[go: up one dir, main page]

KR100864980B1 - 액정표시장치의 잔상방지장치 - Google Patents

액정표시장치의 잔상방지장치 Download PDF

Info

Publication number
KR100864980B1
KR100864980B1 KR1020020032637A KR20020032637A KR100864980B1 KR 100864980 B1 KR100864980 B1 KR 100864980B1 KR 1020020032637 A KR1020020032637 A KR 1020020032637A KR 20020032637 A KR20020032637 A KR 20020032637A KR 100864980 B1 KR100864980 B1 KR 100864980B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
common
pulse
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020032637A
Other languages
English (en)
Other versions
KR20030095113A (ko
Inventor
김현석
이주영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020032637A priority Critical patent/KR100864980B1/ko
Publication of KR20030095113A publication Critical patent/KR20030095113A/ko
Application granted granted Critical
Publication of KR100864980B1 publication Critical patent/KR100864980B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 잔상을 방지할 수 있도록 한 액정표시장치의 잔상방지장치에 관한 것이다.
본 발명의 액정표시장치의 잔상방지장치는 화상이 표시되는 액정패널과; 액정패널에 매트릭스 형태로 배치된 박막 트랜지스터와; 박막 트랜지스터에 접속된 화소전극과; 액정을 사이에 두고 화소전극과 대면되게 배치되는 공통전극을 구비하며; 외부 시스템으로부터 데이터 인에이블 신호를 공급받고, 공급받은 데이터 인에이블 신호를 이용하여 펄스신호를 생성하기 위한 펄스 생성부와; 펄스 생성부에 전원을 공급하기 위한 전원부와; 전원부로부터 공급되는 제 1전압 및 상기 펄스신호를 이용하여 공통전극에 공급될 공통전압을 생성하기 위한 공통전압 생성부를 구비한다.

Description

액정표시장치의 잔상방지장치{APPARATUS FOR PREVENTING AFTERIMAGE IN LIQUID CRYSTAL DISPLAY}
도 1은 종래의 액정표시장치의 구성을 도시한 블록도.
도 2는 도 1에 도시된 감마회로를 나타내는 회로도.
도 3은 도 1에 도시된 공통전압 생성부를 나타내는 회로도
도 4는 액정셀에서 발생되는 누설전류를 나타내는 파형도.
도 5는 본 발명의 실시예에 의한 액정표시장치의 구성을 도시한 블록도.
도 6은 본 발명의 제 1실시예에 의한 공통전압을 나타내는 파형도.
도 7은 본 발명의 실시예에 의한 공통전압 생성부를 나타내는 회로도.
도 8은 본 발명의 제 2실시예에 의한 공통전압을 나타내는 파형도.
도 9는 본 발명의 제 3실시예에 의한 공통전압을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,20 : 액정패널 4,22 : 데이터 드라이버
6,24 : 게이트 드라이버 8,26 : 타이밍 제어부
10,28 : 전원부 12,30 : 감마회로
14,32 : 공통전압 생성부 34 : 펄스 생성부
본 발명은 액정표시장치의 잔상방지장치 및 방법에 관한 것으로 특히, 잔상을 방지할 수 있도록 한 액정표시장치의 잔상방지장치에 관한 것이다.
액정표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 가지는 액정패널과 액정패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.
도 1은 종래의 액정표시장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(6)와, 데이터 및 게이트 드라이버(4,6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 전원을 공급하기 위한 전원부(10)와, 데이터 드라이버(4)에 감마전압을 공급하기 위한 감마회로(12)와, 액정셀에 공통전압(Vcom)을 공급하기 위한 공통전압 공급부(14)를 구비한다.
전원부(10)는 도시되지 않은 외부 시스템으로부터 입력되는 전압을 이용하여 구동에 필요한 구동전압들(베이스 구동전압(Vcc), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl), 감마 기준전압, 공통전압원)을 발생하여 타이밍 제어부(8), 데이터 드라이버(4), 게이트 드라이버(6), 감마회로(12) 및 공통전압 생성부(14)로 공급한다.
타이밍 제어부(8)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(Data Enable ; DE) 및 데이터(Data)를 입력받는다. 데이터를 입력받은 타이밍 제어부(8)는 데이터를 중계하여 데이터 드라이버(4)로 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블를 입력받은 타이밍 제어부(8)는 데이터 및 게이트 드라이버(4,6)의 타이밍을 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생하게 된다.
액정패널(2)은 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(Cst)를 포 함한다.
게이트 드라이버(6)는 타이밍 제어부(8)로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부(8)로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.
감마회로(12)는 비디오신호의 전압레벨에 따라 서로 다른 전압레벨을 가지도록 미리 설정된 감마전압을 데이터 드라이버(4)에 공급한다. 이에 따라 데이터 드라이버(4)는 감마회로(12)로 부터의 감마전압을 이용하여 데이터(R,G,B)를 비디오 신호로 변환하게 된다.
실제로, 감마회로(12)는 도 2와 같이 감마전압(Vr)을 분압하기 위한 다수의 분압저항들(R1 내지 Rj)을 구비한다. 이때, 제 0저항(R0) 및 제 1저항(R0) 사이의 출력단에 인가되는 제 1감마전압(Gamma1)이 가장 높은 전압값을 가지고, 제 j-1저항(Rj-1 ; 도시되지 않음) 및 제 j저항(Rj) 사이의 출력단에 인가되는 제 j감마전압(Gammaj)이 가장 낮은 전압값을 갖는다.
데이터 드라이버(4)는 데이터(R,G,B)의 휘도값에 따라 소정 직류레벨을 가지는 감마전압을 선택하고, 선택된 감마전압을 데이터라인들(DL1 내지 DLm)로 공급한다. 실제로, 데이터 드라이버(4)는 데이터(R,G,B)의 휘도값에 따라 제 1감마전압(Gamma1) 및 제 j감마전압(Gammaj) 중 어느 하나의 감마전압을 선택한다.
공통전압 생성부(14)는 공통전압(Vcom)을 생성하고, 생성된 공통전압(Vcom) 을 액정 캐패시터(Clc)의 일측전극인 공통전극으로 공급한다. 이와 같은 공통전압 생성부(14)는 도 3과 같이 전원부(10)로부터 공급되는 공통전압원(Vc)의 전압을 분압하기 위한 제 3 및 제 4저항(R3,R4)과, 제 3저항(R3)과 공통전압원(Vc) 사이에 설치되는 가변저항(Rv)을 구비한다.
공통전압(Vcom)은 제 3 및 제 4저항(R3,R4) 사이의 출력단에 인가된다. 가변저항(Rv)의 저항값은 원하는 공통전압(Vcom)이 제 4저항(R4)에 인가될 수 있도록 설정된다.
이와 같은 종래의 액정표시장치는 고정패턴이 장시간 화면에 표시될 때, 즉 일정 전압이 장시간 인가될 때 화면상에 잔상이 표시되는 문제점이 있다. 이와 같은 문제점을 도 4를 참조하여 상세히 설명하기로 한다.
도 4를 참조하면, 액정 표시장치는 일반적으로 인버젼방식으로 구동되기 때문에 데이터 라인들(DL1 내지 DLm)에 공급되는 비디오신호는 정 비디오신호 및 부 비디오신호로 나뉘어진다. 즉, 게이트라인들(GL1 내지 GLn)에 순차적으로 게이트신호(Gate Signal)가 공급될 때, 데이터라인들(DL1 내지 DLm)에는 공통적으로 정 또는 부 비디오신호(Video Signal)가 공급된다.
이와 같이 데이터라인들(DL1 내지 DLm)에 공급된 비디오신호들은 다음 비디오신호들이 공급될 때까지 액정셀에 충전된다. 이때, 액정셀에 충전된 비디오신호들은 소정 전류만큼 누설되고, 이때 정 비디오신호의 누설전류(I1)의 양과, 부 비디오신호의 누설전류(I2)의 양이 상이하게 된다.
따라서, 고정패턴을 장시간 화면에 표시할 때 액정셀에 누설전류의 차에 의 하여 액정셀에 직류전압에 발생되고, 이 직류전압에 의하여 화면에 잔상이 표시된다. 종래에는 이와 같은 잔상이 최소화되도록 감마전압(Gamma) 및 공통전압(Vcom)을 조정하고 있다. 하지만, 감마전압(Gamma) 및 공통전압(Vcom)의 조정으로는 근본적으로 화면에 잔상이 표시되는 것을 방지할 수 없다.
따라서, 본 발명의 목적은 잔상을 방지할 수 있도록 한 액정표시장치의 잔상방지장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 액정표시장치의 잔상방지장치는 화상이 표시되는 액정패널과; 액정패널에 매트릭스 형태로 배치된 박막 트랜지스터와; 박막 트랜지스터에 접속된 화소전극과; 액정을 사이에 두고 화소전극과 대면되게 배치되는 공통전극을 구비하며; 외부 시스템으로부터 데이터 인에이블 신호를 공급받고, 공급받은 데이터 인에이블 신호를 이용하여 펄스신호를 생성하기 위한 펄스 생성부와; 펄스 생성부에 전원을 공급하기 위한 전원부와; 전원부로부터 공급되는 제 1전압 및 상기 펄스신호를 이용하여 공통전극에 공급될 공통전압을 생성하기 위한 공통전압 생성부를 구비한다.
상기 공통전압 생성부는 적어도 2가지 이상의 전압값을 가지는 공통전압을 생성한다.
상기 펄스 생성부는, 데이터 인에이블 신호의 로우구간에 동기되도록 기준이 되는 제 2전압보다 낮은 제 3전압 또는 제 2전압보다 높은 제 4전압 중 적어도 하나 이상의 전압값을 가지는 펄스신호를 생성한다.
상기 공통전압 생성부는 제 1전압을 분압하여 제 5전압을 생성하고, 제 5전압에 펄스신호의 전압값을 합하여 공통전극에 공급한다.
상기 데이터 인에이블 신호의 하이구간에 제 5전압이 공통전극에 공급되고, 데이터 인에이블 신호의 로우구간에 제 5전압에 펄스신호의 전압값을 합한 전압값이 공통전극에 공급된다.
상기 제 3전압값을 가지는 펄스신호 및 제 4전압값을 가지는 펄스신호는 라인단위로 교번되게 생성된다.
상기 제 3전압값을 가지는 펄스신호 및 제 4전압값을 가지는 펄스신호는 프레임 단위로 교번되게 생성된다.
본 발명의 액정표시장치의 잔상방지방법은 상기 전원부로부터의 전압을 공급받는 펄스 생성부에서 데이터 인에이블 신호의 로우구간에 동기되는 펄스신호를 생성하는 단계와, 공통전압 생성부에서 상기 전원부로부터 공급되는 기준전압 및 상기 펄스 생성부로부터 공급되는 펄스신호를 이용하여 각 픽셀 내의 공통전극에 공급되는 공통전압을 생성하는 단계를 포함한다.
상기 공통전압은, 데이터 인에이블 신호의 하이구간에 공급되도록 기준전압을 분압하여 생성된 제 2전압과, 데이터 인에이블 신호의 로우구간에 공급되도록 펄스신호와 제 2전압을 합하여 생성된 제 3전압을 포함한다.
상기 펄스신호는, 소정전압보다 높은 전압값을 가지는 제 4전압과 및 소정전 압보다 낮은 전압값을 가지는 제 5전압 중 적어도 하나 이상의 전압값을 갖는다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 의한 액정표시장치를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 의한 액정표시장치는 액정패널(20)과, 액정패널(20)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(22)와, 액정패널(20)의 게이트라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(24)와, 데이터 및 게이트 드라이버(22,24)의 구동 타이밍을 제어하기 위한 타이밍 제어부(26)와, 전원을 공급하기 위한 전원부(28)와, 데이터 드라이버(22)에 감마전압을 공급하기 위한 감마회로(30)와, 데이터 인에이블(DE) 신호를 공급받아 펄스신호를 생성하기 위한 펄스 생성부(34)와, 액정셀에 공통전압(Vcom)을 공급하기 위한 공통전압 공급부(32)를 구비한다.
전원부(28)는 도시되지 않은 외부 시스템으로부터 입력되는 전압을 이용하여 구동에 필요한 구동전압들(베이스 구동전압(Vcc), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl), 감마 기준전압, 공통전압원)을 발생하여 타이밍 제어부(26), 데이터 드라이버(22), 게이트 드라이버(24), 감마회로(30), 공통전압 생성부(32) 및 펄스 생성부(34)로 공급한다.
타이밍 제어부(26)는 외부 시스템으로부터 데이터 클럭(DCLK), 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블(DE) 및 데이터(Data)를 입력받는다. 데이터를 입력받은 타이밍 제어부(26)는 데이터를 중계하여 데이터 드라이버(22)로 공급한다. 데이터 클럭, 수평동기신호, 수직동기신호 및 데이터 인에이블를 입력받은 타이밍 제어부(26)는 데이터 및 게이트 드라이버(22,24)의 타이밍을 제어하기 위한 타이밍 신호들과 극성반전신호 등과 같은 제어신호들을 발생하게 된다.
액정패널(20)은 n개의 게이트라인들(GL1 내지 GLn)과 m개의 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.
박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(Cst)를 포함한다.
게이트 드라이버(24)는 타이밍 제어부(26)로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(22)는 타이밍 제어부(26)로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마 다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.
감마회로(30)는 비디오신호의 전압레벨에 따라 서로 다른 전압레벨을 가지도록 미리 설정된 감마전압을 데이터 드라이버(22)에 공급한다. 이에 따라 데이터 드라이버(22)는 감마회로(30)로 부터의 감마전압을 이용하여 데이터(R,G,B)를 비디오 신호로 변환하게 된다.
펄스 생성부(34)는 외부 시스템으로부터 데이터 인에이블(DE) 신호를 입력받고, 입력받은 데이터 인에이블(DE) 신호를 이용하여 일정 주기의 펄스를 생성한다. 실제로, 펄스 생성부(34)는 도 6과 같이 데이터 인에이블(DE) 신호의 로우 구간 즉, 데이터 블랭킹 구간에 동기되도록 펄스(Pulse)를 생성한다. 다시 말하여, 펄스 생성부(34)는 데이터가 액정패널(20)에 공급되지 않는 데이터 블랭킹 구간에 동기되도록 펄스(Pulse)를 생성하고, 생성된 펄스(Pulse)를 공통전압 생성부(32)로 공급한다.
공통전압 생성부(32)는 펄스 생성부(34)로부터 공급되는 펄스신호(Pulse)를 이용하여 교류의 공통전압(Vcom)을 생성하고, 생성된 공통전압(Vcom)을 액정 캐패시터(Clc)의 일측전극인 공통전극으로 공급한다. 이와 같은 공통전압 생성부(32)는 도 7과 같이 전원부(28)로부터 공급되는 공통전압원(Vc)의 전압을 분압하기 위한 제 1 및 제 2저항(R1,R2)과, 제 1저항(R1)과 공통전압원(Vc) 사이에 설치되는 가변저항(Rv)을 구비한다.
공통전압(Vcom)은 제 1 및 제 2저항(R1,R2) 사이의 출력단으로부터 추출되고, 추출된 공통전압(Vcom)은 공통전극으로 공급된다. 가변저항(Rv)은 공통전압(Vcom)의 전압값이 일정값이 될 수 있도록 그 저항값이 설정된다. 펄스 생성부(34)로부터 공급되는 펄스신호(Pulse)는 제 1저항(R1)으로 공급된다.
따라서, 공통전극으로 공급되는 공통전압(Vcom)은 도 6과 같이 데이터 인에이블 구간에 제 1전압을 유지하고, 데이터 블랭킹 구간에 제 1전압보다 높은 제 2전압을 유지하게 된다. 다시 말하여, 공통전압(Vcom)은 데이터 블랭킹 구간에 높은 전압을 갖도록 교류 형태로 공급되게 된다.
이와 같이 공통전압(Vcom)이 교류 형태로 공급되게 되면 화면상에 잔상이 표시되는 것을 방지할 수 있다. 즉, 화면의 잔상은 고정패턴이 장시간 표시될 때 액정셀에 발생되는 직류전압에 의하여 발생된다. 하지만, 본 발명에서는 공통전압(Vcom)이 교류 형태로 공급되기 때문에 일정패턴이 장시간 화면에 표시될 수 없다.
다시 말하여, 고정 패턴이 장시간 표시될 때 교류의 공통전압(Vcom)이 공급되고(즉, 고정패턴과 다른 패턴 형태를 갖게된다), 이에 따라 액정셀에 직류전압이 발생되는 것을 방지할 수 있다. 특히, 본 발명에서는 데이터 블랭킹 구간에 공통전압(Vcom)이 높은 전압을 갖기 때문에 화질에 영향을 미치지 않는다.
한편, 본 발명에서는 도 8과 같이 펄스 생성부(34)에서 특정 전압으로부터 낮아지는 펄스(Pulse)를 생성하고, 생성된 펄스(Pulse)를 공통전압 생성부(32)로 공급할 수 있다. 이때, 공통전압 생성부(32)에서 생성되는 펄스(Pulse)는 데이터 블랭킹 구간과 중첩되도록 생성된다.
한편, 펄스 공통전압 생성부(32)에 특정 전압으로부터 낮아지는 펄스(Pulse) 가 공급되면 공통전압 생성부(32)에서 생성된 공통전압(Vcom)은 데이터 인에이블 구간에 제 1전압을 유지하고, 데이터 블랭킹 구간에 제 1전압보다 낮은 제 3전압을 유지하게 된다. 따라서, 공통전압(Vcom)이 교류형태로 공급되게 되어 화면상에 잔상이 표시되는 것을 방지할 수 있다.
아울러, 본 발명에서는 프레임 단위로 도 6 및 도 8에 도시된 공통전압(Vcom)을 교번적으로 공통전극에 공급할 수 있다. 예를 들어, 홀수 프레림에는 도 6과 같이 제 1 및 제 2전압값을 가지는 공통전압(Vcom)이 공통전극에 공급되고, 짝수 프레임에는 도 8과 같이 제 1 및 제 3전압값을 가지는 공통전압(Vcom)이 공통전극에 공급될 수 있다.
마찬가지로, 본 발명에서는 도 9와 같이 라인 단위로 전압값이 변하는 공통전압(Vcom)을 공통전극에 공급할 수 있다.
이를 상세히 설명하면, 먼저 펄스 생성부(34)에서는 특정전압으로부터 낮아지는 제 1펄스(P1) 및 특정 전압으로부터 높아지는 제 2펄스(P2)를 교번적으로 생성한다. 이때, 제 1펄스(P1) 및 제 2펄스(P2)는 데이터 블랭킹 구간에 동기되도록 생성된다. 펄스 생성부(34)에서 생성된 제 1펄스(P1) 및 제 2펄스(P2)는 공통전압 생성부(32)로 공급된다.
공통전압 생성부(32)는 펄스 생성부(34)로부터 공급되는 제 1펄스(P1) 및 제 2펄스(P2)를 자신이 생성한 특정 전압에 합하여 공통전압(Vcom)을 생성하고, 생성된 공통전압을 공통전극에 공급한다. 따라서, 공통전압(Vcom)은 교류형태로 공급되게 되어 화면상에 잔상이 표시되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시장치의 잔상방지장치는 공통전극에 교류 형태의 공통전압이 공급되게 되어, 화면상에 잔상이 표시되는 것을 방지할 수 있다.
다시 말하여, 본 발명에서의 공통전압은 데이터 인에이블 구간동안 일정 전압을 유지하고, 데이터 블랭킹 구간동안 일정 전압값보다 낮은 제 1전압 및/또는 일정 전압값보다 높은 제 2전압을 공급함으로써 고정패턴이 장시간 표시되는 것을 방지하고, 이에 따라 화면상에 잔상이 표시되는 것을 방지할 수 있다. 아울러, 본 발명에서는 데이터 블랭킹 구간에 제 1전압 및/또는 제 2전압을 공급함으로써 화질에 영향을 미치지 않는다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (11)

  1. 다수의 픽셀들이 형성되며, 상기 각 픽셀 내에 공통전극과 화소전극이 대향되어 배치된 액정패널과;
    외부 시스템으로부터 입력되는 데이터 인에이블신호를 이용하여 펄스신호를 생성하기 위한 펄스 생성부와;
    상기 펄스 생성부에 전원을 공급하기 위한 전원부와;
    상기 전원부로부터의 제 1전압과 상기 펄스신호를 이용하여 공통전압을 발생하여 상기 공통전극에 공급하는 공통전압 생성부를 구비하는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  2. 제 1항에 있어서,
    상기 공통전압 생성부로부터 생성된 상기 공통전압은 적어도 2가지 이상의 전압값을 갖는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  3. 제 1항에 있어서,
    상기 펄스 생성부는,
    상기 데이터 인에이블 신호의 로우구간에 동기되도록 기준이 되는 제 2전압보다 낮은 제 3전압 또는 상기 제 2전압보다 높은 제 4전압 중 적어도 하나 이상의 전압값을 가지는 펄스신호를 생성하는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  4. 제 3항에 있어서,
    상기 공통전압 생성부는 상기 제 1전압을 분압하여 제 5전압을 생성하고, 상기 제 5전압과 상기 펄스신호의 전압값을 합하여 상기 공통전극에 공급하는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  5. 제 4항에 있어서,
    상기 데이터 인에이블 신호의 하이구간에서 상기 제 5전압이 상기 공통전극에 공급되고, 상기 데이터 인에이블 신호의 로우구간에서 상기 제 5전압과 상기 펄스신호의 전압값을 합한 전압값이 상기 공통전극에 공급되는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  6. 제 3항에 있어서,
    상기 제 3전압값을 가지는 펄스신호 및 상기 제 4전압값을 가지는 펄스신호는 라인 단위로 교번되게 생성되는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  7. 제 3항에 있어서,
    상기 제 3전압값을 가지는 펄스신호 및 상기 제 4전압값을 가지는 펄스신호는 프레임 단위로 교번되게 생성되는 것을 특징으로 하는 액정표시장치의 잔상방지장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020020032637A 2002-06-11 2002-06-11 액정표시장치의 잔상방지장치 Expired - Fee Related KR100864980B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020032637A KR100864980B1 (ko) 2002-06-11 2002-06-11 액정표시장치의 잔상방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032637A KR100864980B1 (ko) 2002-06-11 2002-06-11 액정표시장치의 잔상방지장치

Publications (2)

Publication Number Publication Date
KR20030095113A KR20030095113A (ko) 2003-12-18
KR100864980B1 true KR100864980B1 (ko) 2008-10-23

Family

ID=32386669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032637A Expired - Fee Related KR100864980B1 (ko) 2002-06-11 2002-06-11 액정표시장치의 잔상방지장치

Country Status (1)

Country Link
KR (1) KR100864980B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373582B (zh) * 2007-08-24 2010-08-25 北京京东方光电科技有限公司 液晶显示器抗拖影方法
CN102034439B (zh) 2009-09-28 2013-06-05 北京京东方光电科技有限公司 液晶显示驱动装置
KR102433958B1 (ko) * 2017-12-05 2022-08-19 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950700105A (ko) * 1992-02-12 1995-01-16 게오르그 챠이트, 한스-크리스토프 빌크 과열증기 건조 도중의 개선된 배출 베이퍼 처리방법(improved exhaust vapour disposal process during overheated steam drying)
KR970007424A (ko) * 1995-07-12 1997-02-21 구자홍 액정표시장치의 구조 및 구동방법
KR20000052541A (ko) * 1998-12-21 2000-08-25 이데이 노부유끼 디지털/아날로그 변환기 회로, 레벨 시프트 회로, 레벨시프트 회로를 사용하는 시프트 레지스터, 샘플링 래치회로, 래치 회로, 및 이들을 탑재한 액정 표시 장치
KR20010004574A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터 액정표시소자의 화소전류 보상방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950700105A (ko) * 1992-02-12 1995-01-16 게오르그 챠이트, 한스-크리스토프 빌크 과열증기 건조 도중의 개선된 배출 베이퍼 처리방법(improved exhaust vapour disposal process during overheated steam drying)
KR970007424A (ko) * 1995-07-12 1997-02-21 구자홍 액정표시장치의 구조 및 구동방법
KR20000052541A (ko) * 1998-12-21 2000-08-25 이데이 노부유끼 디지털/아날로그 변환기 회로, 레벨 시프트 회로, 레벨시프트 회로를 사용하는 시프트 레지스터, 샘플링 래치회로, 래치 회로, 및 이들을 탑재한 액정 표시 장치
KR20010004574A (ko) * 1999-06-29 2001-01-15 김영환 박막 트랜지스터 액정표시소자의 화소전류 보상방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20030095113A (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
KR101793284B1 (ko) 표시장치 및 그 구동방법
KR101341905B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101469468B1 (ko) 액정표시장치 및 그의 구동 방법
JP4590390B2 (ja) 液晶表示装置及びその駆動方法
KR101296641B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR100769196B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR100481217B1 (ko) 액정표시소자의 구동방법 및 장치
KR100864980B1 (ko) 액정표시장치의 잔상방지장치
CN100529930C (zh) 液晶显示器件及其驱动方法
US7528821B2 (en) Method of driving liquid crystal display for expanding an effective picture field
KR100920373B1 (ko) 액정표시장치 및 그 구동방법
KR20070059337A (ko) 액정표시장치 및 그의 구동 방법
KR100947770B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101651290B1 (ko) 액정표시장치와 그 데이터 극성 제어방법
KR100947782B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20070121284A (ko) 액정표시장치 및 그의 구동 방법
KR100542763B1 (ko) 액정표시장치의 공통전압 조정장치
KR100389023B1 (ko) 액정표시장치의 감마전압 보정 방법 및 장치
KR101616241B1 (ko) 액정 표시 장치의 구동 장치 및 구동 방법
KR100994229B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101037083B1 (ko) 액정표시장치의 구동장치 및 구동방법
KR20080045468A (ko) 액정표시장치 및 그의 구동 방법
KR100962504B1 (ko) 액정표시장치의 구동방법 및 구동장치
KR20050033279A (ko) 공통전압 발생장치와 이를 이용한 액정표시장치
KR101528921B1 (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020611

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070419

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020611

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080820

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081016

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081017

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110915

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120928

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140918

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190727