KR100864390B1 - 레이크 핑거 프로세싱을 감소시키기 위한 시스템 및 방법 - Google Patents

Abstract

무선 네트워크에서 레이크 핑거 (112) 프로세싱에 사용도는 레이크 수신기 (110) 에서 핑거의 수를 감소시키는 것과 관련된 시스템 및 기술이 개시된다. 송신 전력을 증가시키기 전에 모든 핑거의 캡쳐된 에너지인 E_before 를 결정한다. 송신 전력을 델타 송신 전력만큼 증가시킨다. i 핑거의 캡쳐된 에너지인 E_after 를 결정한다. E_after 가 본질적으로 E_before 이상이 되도록 프로세싱에 필요한 i 핑거를 결정한다.

레이크 수신기, 전력 제어

Description

레이크 핑거 프로세싱을 감소시키기 위한 시스템 및 방법{SYSTEM AND METHOD FOR REDUCING RAKE FINGER PROCESSING}

배경

기술분야

본 개시는 일반적으로 무선 통신에 관한 것이고, 더 상세하게는, 무선 네트워크에서 레이크 핑거 프로세싱을 감소시키기 위한 다양한 시스템 및 기술에 관한 것이다.

배경

다수의 사용자가 공통의 통신 매체에 액세스할 수 있도록 설계되는 통신 시스템은 코드 분할 다중 접속 (CDMA), 시분할 다중 접속 (TDMA), 주파수 분할 다중 접속 (FDMA), 공간 분할 다중 접속 (SDMA), 편광 분할 다중 접속 (PDMA) 또는 당업계에 공지된 다른 변조 기술에 기반할 수도 있다. 이러한 변조 기술들은 통신 시스템의 다수의 사용자로부터 수신된 신호를 복조하여, 통신 시스템 용량의 증가를 가능하게 한다. 이와 관련하여, 예를 들어, AMPS (Advanced Mobile Phone Service) 및 GSM (Global System for Mobile communication) 및 기타 다른 무선 시스템을 포함하는 다양한 무선 시스템이 확립되었다.

통상의 무선 통신에서, 다수의 디바이스에 대한 통신을 지원하기 위해 일반적으로 액세스 네트워크가 이용된다. 통상적으로, 액세스 네트워크는 지리적 영역에 걸쳐 산재된 다수의 고정 사이트 기지국으로 구현된다. 일반적으로 지리적 영역은 셀로서 공지된 더 작은 영역으로 세분화된다. 각각의 기지국은 각각의 셀 내의 디바이스를 서비스하도록 구성될 수도 있다. 상이한 셀룰러 영역에 걸쳐 변화하는 트래픽 요구가 존재하는 경우, 액세스 네트워크는 용이하게 재구성되지 않을 수도 있다.

통상의 액세스 네트워크에 비해, 애드혹 네트워크는 동적이다. 애드혹 네트워크는, 통상 단말로 지칭되는 다수의 무선 통신 디바이스가 함께 모여 네트워크를 형성하는 경우 형성될 수도 있다. 애드혹 네트워크의 단말은 호스트 또는 라우터로서 동작할 수 있다. 따라서, 애드혹 네트워크는 용이하게 재구성되어, 더 효율적인 방식으로 기존의 트래픽 요구를 충족시킬 수도 있다. 또한, 애드혹 네트워크는 통상의 액세스 네트워크에 의해 요구되는 인프라구조를 요구하지 않으며, 이것은 장래에 애드혹 네트워크를 더 매력적인 선택으로 만든다.

통상의 CDMA 통신 시스템에서, 가입자국은 하나 이상의 기지국을 통해 네트워크에 액세스할 수도 있고, 다른 가입자국과 통신할 수도 있다. 또한, 가입자국은 단말로도 지칭된다. 각각의 기지국은 일반적으로 셀로서 지칭되는 특정한 지리적 영역 내의 모든 가입자국을 서비스하도록 구성된다. 일부 고 트래픽 애플리케이션에서, 셀은, 기지국이 각각의 섹터를 서비스하는 섹터로 분할될 수도 있다. 각각의 기지국은, 기지국과의 동기화를 위해 가입자국에 의해 사용되는 파일럿 신호를 송신하며, 가입자국이 기지국에 동기화되면 송신 신호의 코히어런트한 복조를 제공한다. 일반적으로 가입자국은 가장 강한 파일럿 신호를 갖는 기지국과 통신 채널을 확립한다.

가입자국은 수신된 순방향 링크 신호에 대한 신호 대 잡음 간섭비 (C/I) 를 계산한다. 순방향 링크는 기지국으로부터 가입자국으로의 송신을 지칭하고, 역방향 링크는 가입자국으로부터 기지국으로의 송신을 지칭한다. 가입자국의 C/I 는, 기지국으로부터 가입자국으로의 순방향 링크를 위해 지원될 수 있는 데이터 레이트를 결정한다. 즉, 순방향 링크에 대한 성능의 소정 레벨은 대응하는 C/I 레벨에서 달성된다. 데이터 레이트를 선택하는 방법 및 장치는, 2003년 6월 3일 출원되고 본 발명의 양수인에게 양도되었으며, 발명의 명칭이 "고레이트 패킷 송신을 위한 방법 및 장치 (METHOD AND APPARATUS FOR HIGH RATE PACKET TRANSMISSION)" 인 미국 특허 제 6,574,211 호에 개시되어 있다.

기지국이 데이터를 가입자국에 송신하는 전력을 순방향 링크 송신 전력이라 한다. 순방향 링크 송신 전력은 순방향 링크를 통해 데이터를 신뢰할 수 있게 송신하는데 요구되는 레벨이다. 유사하게, 가입자국이 데이터를 기지국에 송신하는 전력을 역방향 링크 송신 전력이라 한다. 역방향 링크 송신 전력은 역방향 링크를 통해 데이터를 신뢰할 수 있게 송신하는데 요구되는 레벨이다.

각각의 가입자국에 대한 간섭은 송신하는 가입자국의 수가 증가함에 따라 증가한다. 따라서, 다른 가입자국 통신과의 불리한 간섭을 회피하기 위해 가입자국 송신 전력을 제어하는 것이 바람직하다.

UWB (Ultra-Wideband) 는, 애드혹 네트워크로 구현될 수도 있는 통신 기술의 예이다. UWB 는 주파수의 광대역폭을 통한 고속 통신을 제공한다. 동시에, UWB 신호는 매우 낮은 전력을 소비하는 매우 단기의 펄스로 송신된다. UWB 신호의 출력 전력은, 다른 RF 기술에 대해서는 잡음으로 보여서 간섭을 거의 발생시키지 않을만큼 낮다.

애드혹 네트워크에서, 단말은 동적으로 추가된다. 더 많은 단말이 추가됨에 따라, 각각의 통신 단말은 통신하고 있는 단말과는 다른 단말에 대해 더 많은 간섭을 생성한다. 따라서, 다른 단말 통신과의 불리한 간섭을 회피하기 위해 단말 송신 전력을 제어하는 것이 바람직하다.

통상적이든 애드혹이든 무관하게, 레이크 수신기를 이용하는 무선 통신 시스템에서, 다이버시티는 분리가능한 다중경로를 결합한다. 레이크 수신기에서는, 복조 엘리먼트, 즉 "핑거" 가 다중경로에 할당된다. 레이크 핑거에서의 전력 소모가 수신 전력 소모에서 지배적인 경우, 레이크 핑거 프로세싱을 감소시키는 시스템 및 방법은 전력 소모 또한 현저하게 감소시킨다.

따라서, 레이크 핑거 프로세싱을 감소시켜 통신 시스템에서의 전력 소모를 감소시키기 위한 시스템 및 방법이 요구된다.

요약

일 양태에서는, 레이크 수신기에서 핑거의 수를 감소시키는 방법으로서, 송신 전력을 증가시키기 전 모든 핑거의 캡쳐된 에너지인 E_before 를 결정하는 단계, 델타 송신 전력만큼 송신 전력을 증가시키는 단계, i 핑거의 캡쳐된 에너지인 E_after 를 결정하는 단계, 및 본질적으로 E_after 가 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거를 결정하는 단계를 포함하는, 레이크 수신기에서 핑거의 수를 감소시키는 방법이 제공된다.

일 양태에서, 델타 송신 전력은 3dB 이다. 또 다른 양태에서, 델타 송신 전력은 수신 전력 소모에서의 소망하는 감소에 기반한다. 또 다른 양태에서, 델타 송신 전력은 신호 대 간섭 잡음비 (SINR) 에 기반한다. 또 다른 양태에서, 델타 송신 전력은 다중경로 전력 프로파일에 기반한다.

본 발명의 또 다른 실시형태들은, 본 발명의 다양한 실시형태들을 예시의 방식으로 나타내고 설명하는 다음의 상세한 설명으로부터 당업자에 의해 자명할 것이다. 실현될 때, 본 발명은 다른 실시형태 및 상이한 실시형태일 수 있고, 다양한 세부사항들은 본 발명의 사상 및 범주로부터 벗어나지 않으면서 다양한 다른 관점에서 변형될 수 있다. 따라서, 도면 및 상세한 설명은 예시로 간주되어야 하며 제한적인 것이 아니다.

본 발명의 양태들은 첨부한 도면에서 한정이 아닌 예시의 방식으로 설명된다.

도면의 간단한 설명

도 1 은 단말의 예를 도시하는 기능 블록도이다.

도 2 는 복조 시스템의 블록도이다.

도 3 은 근접하여 이격된 다중경로 콤포넌트의 효과적 복조를 제공하는 수신기 구조를 도시한다.

도 4 는 일 실시형태에 따른 레이크 수신기에 사용되는 핑거의 수를 결정하는 흐름도이다.

상세한 설명

첨부한 도면에 따라 설명되는 상세한 설명은 본 발명의 다양한 실시형태의 설명으로서 의도되며, 본 발명이 실행될 수도 있는 유일한 실시형태를 나타내도록 의도된 것이 아니다. 본 명세서에 개시되는 각각의 실시형태는 본 발명의 예시 또는 예증으로서만 제공되고, 다른 실시형태에 대해 바람직하거나 이점이 있는 것으로 해석될 필요는 없다. 상세한 설명은 본 발명의 철저한 이해를 제공하기 위한 목적으로 특정한 세부사항들을 포함한다. 그러나, 본 발명이 이러한 특정한 세부사항들 없이 실시될 수도 있음은 당업자에게 자명할 것이다. 일부 예시에서, 공지의 구조 및 디바이스는 본 발명의 개념을 모호하게 하는 것을 방지하기 위해 블록도로 도시되어 있다. 두문자 (acronym) 및 다른 설명적 용어는 편이 및 명확화를 위해 사용될 수도 있으며, 이것은 본 발명의 범주를 한정하려는 의도가 아니다.

본 명세서에서 사용되는 "예시적인" 이란 용어는 "예, 예시, 또는 예증으로서 기능하는" 것을 의미한다. 본 명세서에서 설명하는 "예시적인" 실시형태는 다른 실시형태에 대해 바람직하거나 이점이 있는 것으로 해석될 필요는 없다.

다음의 상세한 설명에서, 본 발명의 다양한 양태는 CDMA 무선 통신 시스템의 문맥에서 설명될 수도 있다. 이러한 창작적 양태는 이러한 애플리케이션에 사용하기에 매우 적절하지만, 통상의 무선 통신을 포함하는 다양한 다른 통신 환경에서의 용도에도 유사하게 적용할 수 있음을 당업자는 인식할 것이다. 따라서, CDMA 통신 시스템을 참조하는 것은 창작적 양태를 설명하기 위한 것으로만 의도되고, 이러한 창작적 양태들은 광범위한 적용예를 가짐을 이해해야 한다.

CDMA 기술은 다양한 이점을 갖는다. 예시적인 CDMA 시스템은, 본 발명의 양수인에게 양도되고 발명의 명칭이 "위성 또는 지상 반복기를 사용하는 확산 스펙트럼 다중 액세스 통신 시스템 (SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS)" 인 미국 특허 제 4,901,307 호에 개시되어 있다.

본 발명의 양수인에게 양도되고 발명의 명칭이 "CDMA 셀룰러 전화 시스템에서 신호 파형을 생성하는 시스템 및 방법 (SYSTEM AND METHOD FOR GENERATING SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHONE SYSTEM)" 인 미국특허 제 5,102,459 호 및 '307 특허에서 설명하는 CDMA 변조 기술은 다중경로 및 페이딩과 같은 지상 채널의 특정 문제를 완화시킨다. 협대역 시스템으로 구성되는 경우, 시스템 성능에 대한 장애가 되는 대신에, 분리가능한 다중경로는, 향상된 모뎀 성능을 위해 이동 레이크 수신기에 결합되는 다이버시티일 수 있다. CDMA 신호의 개선된 수신을 위한 RAKE 수신기의 사용은, 본 발명의 양수인에게 양도되었으며 발명의 명칭이 "CDMA 셀룰러 전화 시스템의 다이버시티 수신기 (DIVERSITY RECEIVER IN A CDMA CELLULAR TELEPHONE SYSTEM)" 인 미국 특허 제 5,109,390 호에 개시되어 있다. 이동 무선 채널에서는, 건물, 나무, 차 및 사람들과 같은 환경의 장애물로부터 신호의 반사에 의해 다중경로가 생성된다. 일반적으로, 이동 무선 채널은, 다중경로를 생성하는 구조물의 상대적 움직임에 기인한 시변 다중경로 채널이다. 예를 들어, 시변 다중경로 채널을 통해 이상적인 임펄스가 송신되면, 수신된 펄스의 스트림은 이상적인 임펄스가 송신된 시간의 함수로서 시간적 위치, 감쇠 및 위상에서 변화할 것이다.

지상 채널의 다중경로 특성은 다수의 개별 전파 경로를 이동한 신호를 수신기에서 생성한다. 다중경로 채널의 하나의 특성은 채널을 통해 송신된 신호에 도입되는 시간 확산이다. '390 특허에 개시된 바와 같이, CDMA 시스템에 사용되는 확산 스펙트럼 의사잡음 (PN) 변조는, 경로 지연의 차이가 PN 칩 지속기간을 초과하면, 동일 신호의 상이한 전파 경로가 구별 및 결합되게 한다. 약 1 MHz 의 PN 칩 레이트가 CDMA 시스템에 사용되면, 시스템 데이터 레이트에 대한 확산 대역폭의 비율과 동일한 전체 확산 스펙트럼 프로세싱 이득이, 1 마이크로세컨드 초과의 상이한 지연을 갖는 경로에 대해 이용될 수 있다. 1 마이크로세컨드 경로 지연 차이는 약 300 미터의 차동 경로 거리에 대응한다.

다중경로 채널의 또 다른 특성은, 채널을 통한 각각의 경로가 상이한 감쇠 팩터를 유발할 수도 있다는 것이다. 예를 들어, 이상적인 임펄스가 다중경로 채널을 통해 송신되면, 일반적으로 수신된 펄스 스트림 각각의 펄스는 다른 수신된 펄스와는 상이한 신호 강도를 갖는다.

다중경로 채널의 또 다른 특성은, 채널을 통한 각각의 경로가 신호 상의 상이한 위상을 유발할 수도 있다는 것이다. 예를 들어, 이상적인 임펄스가 다중경로 채널을 통해 송신되면, 수신된 펄스 스트림 각각의 펄스는 다른 수신된 펄스와는 상이한 위상을 갖는다. 이것은 신호 페이딩을 초래한다.

다중경로 벡터가 소멸적으로 추가되는 경우 페이딩이 발생하여, 개별적 벡터보다 작은 수신 신호를 생성한다. 예를 들어, 제 1 경로는 X dB 의 감쇠 팩터, 및 Q 라디안의 위상 시프트를 갖는 d 의 시간 지연을 갖고, 제 2 경로는 X dB 의 감쇠 팩터, 및 Q + π 라디안의 위상 시프트를 갖는 d 시간 지연을 갖는, 2 개의 경로를 갖는 다중경로 채널을 통해 사인파가 송신되면, 채널의 출력에서는 어떠한 신호도 수신되지 않을 것이다.

전술한 바와 같이, 현재의 CDMA 복조기 구조에서, PN 칩 간격은, 결합되기 위해 2 경로가 가져야하는 최소 분리를 규정한다. 개별 경로가 복조될 수 있기 전에, 수신 신호 경로의 상대적 도달 시간 (또는 오프셋) 이 먼저 결정되어야 한다. 복조기는 오프셋의 시퀀스를 통해 "탐색" 하고 각각의 오프셋에서 수신된 에너지를 측정함으로써 이러한 기능을 수행한다. 잠재적 오프셋에 관련된 에너지가 특정한 임계값을 초과하면, 복조 엘리먼트, 즉 "핑거" 는 그 오프셋에 할당될 수도 있다. 그 후, 그 경로 오프셋에 존재하는 신호는 각각의 오프셋에서 다른 핑거의 기여치에 합산될 수 있다.

도 1 은 단말의 가능한 구성을 도시하는 개념적 블록도이다. 당업자가 인식하는 바와 같이, 단말의 정확한 구성은 특정 애플리케이션 및 전체 설계 제한에 따라 변경될 수도 있다.

단말은, 안테나 (104) 에 결합된 전단 트랜시버 (102) 로 구현될 수도 있다. 기저대역 프로세서 (106) 가 트랜시버 (102) 에 결합될 수도 있다. 기저대역 프로세서 (106) 는 소프트웨어 기반 아키텍쳐, 또는 다른 타입의 아키텍쳐로 구현될 수도 있다. 마이크로프로세서는, 단말이 마스터 또는 멤버 단말로서 동작하게 하는 전체 시스템 관리 기능 및 제어를 제공하는 소프트웨어 프로그램을 실행하는 플랫폼으로서 사용될 수도 있다. 디지털 신호 프로세서 (DSP) 는, 마이크로프로세서에서의 프로세싱 요구를 감소시키기 위해 애플리케이션 특정 알고리즘을 실행시키는 내장 통신 소프트웨어층으로 구현될 수도 있다. DSP 는 파일럿 신호 획득, 시간 동기화, 주파수 트래킹, 확산 스펙트럼 프로세싱, 변조 및 복조 기능, 및 순방향 에러 정정과 같은 다양한 신호 프로세싱 기능을 제공하는데 사용될 수도 있다.

또한, 단말은 기저대역 프로세서 (106) 에 결합된 다양한 사용자 인터페이스 (108) 를 포함할 수도 있다. 사용자 인터페이스는, 키패드, 마우스, 터치스크린, 디스플레이, 링거, 바이브레이터, 오디오 스피커, 마이크로폰, 카메라 및/또는 다른 입/출력 디바이스를 포함할 수도 있다.

본 실시형태에 따라, 도 2 는 팻 (fat) 다중경로를 프로세싱하는데 적합하지 않은 복조 시스템의 블록도이다. 팻 다중경로는, 다중경로가 시간에서의 PN 칩 간격 미만만큼 상이한 경우 존재한다. 본 실시형태에 따라, 도 3 은 팻 다중경로의 효과적인 복조에 제공되는 수신기 구조를 도시한다. 복조 시스템은 당업계에 공지된 다양한 구조적 형태를 가질 수도 있음은 당업자에게 자명할 것이다. 실시형태들의 공통 엘리먼트는 다중경로를 복조하기 위해 요구되는 핑거를 포함한다.

도 2 는, 안테나 (18) 에 도달하는 순방향 링크 신호 (20) 를 수신 및 복조하기 위한 일반적인 레이크 수신기 복조기 (10) 를 도시한다. 아날로그 송신기 및 수신기 (16) 는, 기저대역에서 디지털화된 I 및 Q 채널 샘플 (32) 을 출력하는 QPSK 다운컨버터 체인을 포함한다. 수신 파형을 디지털화하는데 사용되는 샘플 클록, CHIPX8 (40) 은 전압 제어형 온도 보상 로컬 오실레이터 (TCXO) 로부터 유도된다.

복조기 (10) 는 데이터버스 (34) 를 통해 마이크로프로세서 (30) 에 의해 관리된다. 복조기 내에서, I 및 Q 샘플 (32) 은 복수의 핑거 (12a 내지 12c) 및 탐색기 (14) 에 제공된다. 탐색기 (14) 는, 핑거 (12a 내지 12c) 의 할당에 적합한 다중경로 신호를 포함하는 경향이 있는 오프셋의 윈도우를 탐색한다. 탐색 윈도우 각각의 오프셋에 있어서, 탐색기 (14) 는 그 오프셋에서 발견된 파일럿 에너지를 마이크로프로세서에 리포트한다. 그 후, 핑거 (12a 내지 12c) 가 조사되고, 미할당되거나 트래킹하는 더 약한 경로가 마이크로프로세서 (30) 에 의해, 탐색기 (14) 에 의해 식별된 더 강한 경로를 포함하는 오프셋에 할당된다.

할당된 오프셋에서 핑거 (12a 내지 12c) 가 다중경로 신호로 락 (lock) 되면, 내부 시간 트래킹 루프를 사용하여 경로가 재할당되거나 페이딩될 때까지 그 경로를 트래킹한다. 이러한 핑거 시간 트래킹 루프는, 핑거가 현재 복조하고 있는 오프셋에서 피크의 일 측상의 에너지를 측정한다. 이러한 에너지간의 차이는, 필터링되고 적분되는 메트릭을 형성한다.

메트릭을 적분하는데 사용되는 적분기의 출력은, 복조에 사용하기 위해 칩 간격에 대해 입력 샘플 중 하나를 선택하는 데시메이터를 제어한다. 피크가 이동하면, 핑거는 그에 따라 이동하도록 데시메이터 위치를 조절한다. 그 후, 데시메이트된 샘플 스트림은, 핑거가 할당된 오프셋에 일치하는 PN 시퀀스로 역확산된다. 역환산된 I 및 Q 샘플은 심볼에 대해 합산되어 파일럿 벡터 (PI, PQ) 를 생성한다. 이러한 역확산된 I 및 Q 샘플은, 이동 사용자에 고유한 왈시 코드 할당을 사용하여 왈시 언커버링(Walsh uncover)되고, 이러한 언커버링 역확산 I 및 Q 샘플은 심볼에 대해 합산되어 심볼 데이터 벡터 (DI, DQ) 를 생성한다. 도트 프로덕트 연산은:

P(n)·D(n) = P_I(n)D_I(n) + P_Q(n)D_Q(n) (2)

으로 정의되며, 여기서, P_I(n) 및 P_Q(n) 는 각각 심볼 n 에 대한 파일럿 벡터 P 의 I 및 Q 성분이고, D_I(n) 및 D_Q(n) 는 각각 심볼 n 에 대한 데이터 벡터 D 의 I 및 Q 성분이다.

파일럿 신호 벡터가 데이터 신호 벡터보다 매우 강하면, 그 파일럿 신호 벡터는 코히어런트 복조에 대한 정확한 위상 레퍼런스로서 사용될 수 있고, 도트 프로덕트는 파일럿 벡터와 동위상인 데이터 벡터 성분의 크기를 연산한다. 발명의 명칭이 "파일럿 캐리어 도트 프로덕트 회로 (Pilot Carrier Dot Product Circuit)" 이고 본 출원의 양수인에게 양도된 미국 특허 제 5,506,865 호에 개시된 바와 같이, 도트 프로덕트는 효율적 결합을 위한 핑거 기여치를 가중하고, 그 핑거에 의해 수신되는 파일럿의 상대적 강도만큼 각각의 핑거 심볼 출력 (42a 내지 42c) 을 스케일링한다. 따라서, 도트 프로덕트는, 코히어런트 레이크 수신기 복조기에 요구되는 위상 투사 및 핑거 심볼 웨이팅 양쪽의 역할을 수행한다.

각각의 핑거는, 장기간의 평균 에너지가 최소 임계값을 초과하지 않으면 결합기에 출력되는 심볼 (42) 을 마스크하는 락 검출기 회로를 갖는다. 이것은, 신뢰할 만한 경로를 트래킹하는 핑거만 결합된 출력에 기여하고 따라서 복조 성능을 강화하는 것을 보장한다.

각각의 핑거 (12a 내지 12c) 가 할당되는 경로의 도달 시간에서의 상대적 차이때문에, 각각의 핑거 (12a 내지 12c) 는, 심볼 결합기 (22) 가 핑거 심볼 스트림 (42a 내지 42c) 을 합산하여 "소프트 결정" 복조 심볼을 생성할 수 있도록 핑거 심볼 스트림 (42a 내지 42c) 을 정렬하는 디스큐 (deskew) 버퍼를 갖는다. 이러한 심볼은, 원래 송신된 심볼을 정확하게 식별하는 신뢰도만큼 가중된다. 심볼은, 제 1 프레임이 디인터리빙되고 그 후 최대 라이클리후드 비터비 알고리즘을 사용하여 순방향 에러 정정이 심볼 스트림을 디코딩하는 디인터리버/디코더 회로 (28) 에 전송된다. 그 후, 디코딩된 데이터는 마이크로프로세서 (30) 에서 사용가능하게 되고, 추가적인 프로세싱을 위해 스피치 보코더와 같은 다른 콤포넌트에 사용가능하게 된다.

정확하게 복조하기 위해, 데이터를 변조하도록 셀에서 사용되는 클록에 로컬 오실레이터 주파수를 정렬하는 메커니즘이 요구된다. 각각의 핑거는, 크로스 프로덕트 벡터 연산자를 사용하여 QPSK I, Q 공간에서 파일럿 벡터의 회전 레이트를 측정함으로써 주파수 에러를 추정한다.

P(n)×P(n-1) = P_I(n)P_Q(n-1) - P_I(n-1)P_Q(n) (3)

각각의 핑거로부터의 주파수 에러 추정치 (44a 내지 44c) 는 주파수 에러 결합기 (26) 에서 결합되고 적분된다. 그 후, 적분기 출력, LO_ADJ (36) 이 아날로그 송신기 및 수신기 (16) 의 TCXO 의 전압 제어에 제공되어 CHIPX8 클록 (40) 의 클록 주파수를 조절하며, 따라서 로컬 오실레이터의 주파수 에러를 보상하기 위한 폐루프 메커니즘을 제공한다.

전술한 바와 같이, 현재의 복조기 구조에서, 경로는 그 복조에 할당되는 개별 핑거를 갖도록 하나 이상의 PN 칩만큼 상이해야 한다. 그러나, 경로가 시간에서 PN 칩 간격 미만만큼 상이한 경우가 존재하며, 이러한 상황은 "팻 경로" 의 존재를 유발한다. 통상적인 복조기 구성에서는, 팻 경로를 복조하기 위해 하나의 핑거만이 할당될 것이다. 그 이유 중 하나는, 핑거가 경로에 할당되면 독립적으로 경로 이동을 트래킹하기 때문이다. 핑거의 중앙적 조정이 없다면, 다수의 핑거는 팻 경로의 동일한 피크에 수렴할 것이다. 또한, 탐색기는 서로 근접한 경로가 트래킹되는 경우 혼동을 일으킬 것이다.

직교 순방향 링크 상에서는, 기지국으로부터 모든 모바일로의 모든 에너지는 직교 코드 시퀀스를 사용하여 채널화된 동일한 PN 오프셋을 사용하여 송신되기 때문에, 각각의 경로에는 많은 양의 에너지가 존재한다. 또한, 직교 코드 시퀀스 간의 상관이 높다는 면에서, 직교 코드 시퀀스는 불량한 자기상관을 갖는다. 따라서, 순방향 링크 상에서 경로가 PN 칩 간격 미만만큼 상이한 경우, 신호는 외부의 PN 확산에 의해 서로 구별될 수 없거나, 또는 시간 시프트 때문에 실현되는 직교 확산의 코딩 이득이 아니게 된다. 이 경우, 근접한 다중경로 콤포넌트의 에너지는 잡음으로서 기능하고, 팻 경로에 할당된 복조기의 성능을 실질적으로 악 화시킨다. 또한, 역방향 링크 상에서, 근접한 다중경로 콤포넌트는 팻 경로에 할당된 복조기의 악화를 초래할 수 있다.

일 실시형태에 따라, 도 3 은 본 발명의 안테나 (118) 에 도달하는 순방향 링크 신호 (120) 를 수신 및 복조하는 레이크 수신기 복조기 (110) 를 도시한다. 아날로그 송신기 및 수신기 (116) 는, 기저대역에서 디지털화된 I 및 Q 샘플 (132) 을 출력하는 QPSK 다운컨버터 체인을 포함한다. 예시적인 실시형태에서, 수신 파형을 디지털화하는데 사용되는 샘플링 클록 CHIPx8 (140) 은 전압 제어형 온도 보상 로컬 오실레이터 (TCXO) 로부터 유도된다.

복조기 (110) 는 데이터버스 (134) 를 통해 마이크로프로세서 (130) 에 의해 관리된다. 복조기 내에서, I 및 Q 샘플 (132) 은 복수의 핑거 (112a 내지 112c) 및 탐색기 (114) 에 제공된다. 예시적인 실시형태는 QPSK 복조의 면에서 설명했지만, 본 발명은 BPSK, QAM (Quadrature Amplitude Modulation), M-ary PSK, 또는 임의의 다른 공지된 변조 방식에 균등하게 적용가능하다. 탐색기 (114) 는 핑거 (112a 내지 112c) 의 할당에 적합한 다중경로 신호 피크를 포함할 수 있는 오프셋의 윈도우를 탐색한다. 탐색 윈도우 각각의 오프셋에 있어서, 탐색기 (114) 는 그 오프셋의 윈도우에서 발견된 파일럿 에너지를 마이크로프로세서 (130) 에 리포트한다. 본 발명에서, 마이크로프로세서 (130) 는 핑거를 어디에 할당할지를 결정하고, 팻 경로 복조기를 할당할지 여부 및 어디에 할당할지를 결정한다.

탐색기 (114) 는 피크 주위의 윈도우에서 에너지를 리포트한다. 마이크 로프로세서 (130) 는 리포트된 에너지로부터 피크가 협소한지 여부 및 단일 경로 복조기에 의해 성공적으로 복조될 수 있는지 여부를 판정한다. 또한, 마이크로프로세서 (130) 는 팻 경로로서 다중경로 콤포넌트를 식별할 수 있고, 그 복조에 대해 팻 경로 복조기를 할당할 것이다. 따라서, 예를 들어, 핑거 (112a 및 112b) 는 단일 경로를 복조한다. 한편 핑거 (112c) 는 마이크로프로세서 (130) 에 의해 지시되어, 팻 경로 복조를 수행하고 팻 경로를 복조하도록 할당될 것이다.

레이크 핑거에서의 전력 소모가 수신 전력 소모에서 지배적인 경우, 레이크 핑거 프로세싱을 감소시키는 시스템 및 방법은 전력 소모를 현저하게 감소시킨다.

레이크 핑거 프로세싱에서 사용되는 핑거에서의 감소에 기인하여 전력 소모에서의 감소가 발생한다. 이 효과를 정량화하기 위해, 송신 전력 레벨이 증가될 때 불변인 것으로 가정되는 송신 모드에서의 전력 소모를 T 로 나타낸다. 수신 전력 소모 R 은

R = R₀ + n*P_f,

이며, 여기서 R₀ 는 사용된 핑거의 수에 의존하지 않는 수신 전력 소모의 고정부이고, n 은 신호의 수신시에 활성화되는 핑거의 수이고, P_f 는 단일 핑거의 전력 소모이다. 따라서, 수신 전력 소모에서의 감소는 δn*P_f 이며, δn 는 사용된 핑거 수에서의 감소이다. δn 의 추정치를 획득하기 위해, 동작적 신호대 잡음비 (SNR) 는 작을 것이 요구되고, 다중경로 전력 프로파일은 단말에 의해 인식될 것이 요구된다.

수신기에서 획득되는 총 SNR 은, 각각의 핑거에서 획득된 콤포넌트 신호의 SNR 의 합이다. 신호 레벨 h_i 를 갖는 경로 상에 락되는 i 번째 핑거에서 획득된 사후 역확산 SNR 은,

,

이며, 여기서 H = Σ_ih_i (i =1...ktotal) 이고, ktotal 은 다중경로의 총 수이고, PG 는 프로세싱 이득이고, N 은 열 잡음 전력 레벨이다. 분모의 항은 역확산 후 유효 잡음과 간섭의 합이다.

동작적 사전-역확산 SNR 이 낮고 (즉, PG >> 1), 지배적 잡음, 즉 트래킹되는 핑거의 잡음 전력인 N 이 N >> (H-h_i)/PG 이면, 송신 전력에서의 3 dB 증가는 SNR_i 를 3 dB 만큼 증가시킬 것이다. 사용된 변조가 불변이기 때문에, 핑거에서 신호를 합산함으로써 획득되는 목표 SNR 은 불변으로 남는다. 이것은 사용된 핑거의 수에서의 감소를 허용한다. 낮은 사전-역확산 SNR 을 가정하기 때문에, 요구되는 핑거의 수는 캡쳐된 에너지 메트릭에 의해 추정될 수도 있다. 본 실시형태에 따른 캡쳐된 에너지 메트릭 E_captured 는,

E_captured = Σ_ih_i (i = 1....n) 이고, n 은 핑거의 총 수이다.

송신 전력의 증가 후 동일한 사후-역확산 SNR 을 획득하기 위해서는, 캡쳐된 에너지가 송신 전력에서의 증가 전 값과 동일한 값에 도달할 때까지 핑거를 추가하 는 것만이 필요하다.

예를 들어, 다중경로 전력 프로파일이 평탄한 것으로 가정하면, 즉, 수신된 에너지가 M 개의 다중경로를 통해 균일하게 확산되고, 송신 전력이 3 dB 만큼 증가되면, 동일한 E_captured 를 획득하기 위해 요구되는 핑거의 수는 원래 핑거 수의 1/2 이다. 레이크 핑거 전력 소모가 수신 전력 소모에서 지배적이면, 즉,

R₀ << n*P_f 이면,

핑거 수의 1/2 만을 사용하는 것은 전력 소모에서 50 % 를 감소시킬 것이다. 따라서, 평탄한 다중경로 전력 프로파일의 경우, 0.5 의 듀티 사이클이 전력 소모에서 50% 의 감소를 생성하기 때문에, 최상의 전력 소모 감소는 간헐적 송신에서와 동일하다. 간헐적 송신 레이트를 사용함으로써 전력 소모를 감소시키는 방법 및 장치는, 2004년 6월 1일 출원되고 본 발명의 양수인에게 양도된, 발명의 명칭이 "시스템 전력 소모의 감소를 위한 변형된 전력 제어 (MODIFIED POWER CONTROL FOR REDUCTION OF SYSTEM POWER CONSUMPTION)" 인 미국 특허 출원 제 10/859,411 호에 개시되어 있다.

그러나, 초기 다중경로에 집중된 총 에너지에서 다중경로 전력 프로파일이 더 피크인 경우, 핑거의 수를 감소시키는 것은 송신 전력에서 3 dB 증가에 대한 전력 소모에서 50 % 보다 더 큰 감소를 생성할 수 있다. 예를 들어, 옥외 전파에 사용되는 채널 모델의 시뮬레이션에서, 80 % 로부터 40 % 의 에너지 캡쳐는 요구되는 경로의 수를 60 로부터 15 로 변경할 수 있다. 유사하게, 80 % 로부터 40 % 의 에너지 캡쳐는 요구되는 경로의 수를 175 로부터 40 으로 변경할 수 있다. 따라서, 핑거 프로세싱 전력 소모가 지배적이면, 이러한 다중경로 프로파일은 소모 전력에서의 3 dB 증가를 통해 전력 소모에서 약 75 % 의 감소를 생성할 수 있다.

송신 전력에서의 증가가 설계 조건에 따라 3 dB 증가와는 다를 수 있다는 것은 당업자에게 자명할 것이다.

도 4 는 일 실시형태에 따른 레이크 수신기에 사용되는 핑거의 수를 결정하는 흐름도이다. 단계 402 에서는, E_after 및 인덱스 i 가 각각 0 및 1 로 초기화된다. E_after 는, 도 4 에 도시된 알고리즘이 흐름도의 반복 단계를 진행할 때 핑거의 캡처된 에너지이다. 단계 404 에서는, 송신 전력에서의 증가 이전에 E_before 가 E_captured 로 설정된다. 단계 406 에서는, 송신 전력이 델타 송신 전력만큼 증가된다. 일 실시형태에서, 델타 송신 전력은 3 dB 이다. 단계 408 에서는, E_after 가 i 핑거로부터 캡쳐된 에너지로 설정된다.

단계 410 에서는, E_after 가 E_before 이상인지 여부 또는 i 가 N 이상인지 여부를 판정하는 체크가 행해지고, 여기서 N 은 레이크 수신기에서 핑거의 수이다. 2 조건 모두 거짓이면, 제어 흐름은 단계 412 로 진행한다. 그렇지 않으면, 제어 흐름은 단계 414 로 진행한다. 단계 414 에서는, 레이크 수신기의 N 핑거들 중에서 i 핑거가 사용된다. 일 실시형태에서, E_after 가 E_before 이상인지 여부에 관한 판정이 정확할 필요가 없다는 것은 당업자에게 자명할 것이다. 실시형태 및/또는 설계 조건에 따라, E_after 가 대략 E_before 이상인지 여부의 판정일 수 있다.

단계 412 에서는, i 가 증분되고 제어 흐름이 단계 408 로 진행한다.

폐루프 전력 제어 시그널링 메커니즘을 사용하는 시스템에서, 도 4 의 방법은, 송신 전력에서 델타 증가만큼 외부 루프 세트 포인트를 변경시키고, 지연 후 더 적은 세트의 핑거를 유지하면서 외부 루프 세트 포인트를 원래값으로 복귀시키는 수신기와 등가이다. 이러한 과정은 수신기에 의해 자동으로 개시될 수 있으며, 설계 조건은 이러한 결정이 수신기에 의해 독립적이 아닌 시스템 레벨에서 행해질 것을 제안할 수도 있다.

본 명세서에서 개시한 실시형태에 관련하여 설명한 다양한 예시적인 로직, 로직 블록, 모듈 및 회로는 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그램가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 콤포넌트 또는 본 명세서에서 개시된 기능을 수행하도록 설계된 임의의 조합으로 구현되거나 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있고, 또한 프로세서는 임의의 통상적 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수도 있다. 또한, 프로세서는, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 와 관련된 하나 이상의 마이크로프로세서 또는 임의의 다른 구성등 연산 디바이스의 조합으로서 구현될 수도 있다.

본 명세서에서 개시한 실시형태와 관련하여 설명한 방법 또는 알고리즘의 단 계는 하드웨어에서 직접 구체화될 수도 있고, 프로세서에 의해 실행되는 소프트웨어 모듈 또는 둘의 조합으로 구체화될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 공지된 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 예시적인 저장 매체는, 프로세서가 정보를 판독하고, 정보를 기록할 수 있도록 프로세서에 결합된다. 또한, 저장 매체는 프로세서에 집적될 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말에 상주할 수도 있다. 또한, 프로세서 및 저장 매체는 사용자 단말에 이산 콤포넌트로서 상주할 수도 있다.

본 실시형태의 이전의 설명은, 당업자가 본 발명을 실시하거나 사용할 수 있도록 제공된다. 본 실시형태들에 대한 다양한 변형예는 당업자에게 자명하고, 본 명세서에서 정의된 고유의 원리는 본 발명의 사상 또는 범주로부터 벗어나지 않으면서 다른 애플리케이션 등에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 나타낸 실시형태에 한정되도록 의도된 것이 아니며, 본 명세서에서 개시한 원리 및 신규 특성에 부합하는 최광의에 부합하도록 의도된 것이다.

Claims (18)

1. 수신기에서의 레이크 핑거 프로세싱을 제어하는 방법으로서,

   송신 전력에 있어서의 증가 이전 모든 핑거의 캡쳐된 에너지인 E_before 를 결정하는 단계;

   상기 송신 전력에 있어서의 증가 이후 i 핑거의 캡쳐된 에너지인 E_after 를 결정하는 단계; 및

   상기 E_after 가 본질적으로 상기 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거를 결정하는 단계를 포함하는, 레이크 핑거 프로세싱 제어 방법.
2. 제 1 항에 있어서,

   상기 송신 전력에 있어서의 증가는 3 dB 인, 레이크 핑거 프로세싱 제어 방법.
3. 제 1 항에 있어서,

   상기 송신 전력에 있어서의 증가는 수신 전력 소모에서의 원하는 감소에 기초하는, 레이크 핑거 프로세싱 제어 방법.
4. 제 1 항에 있어서,

   상기 송신 전력에 있어서의 증가는 신호 대 간섭 잡음비 (SINR) 에 기초하는, 레이크 핑거 프로세싱 제어 방법.
5. 제 1 항에 있어서,

   상기 송신 전력에 있어서의 증가는 다중경로 전력 프로파일에 기초하는, 레이크 핑거 프로세싱 제어 방법.
6. 송신 전력에 있어서의 증가 이전 모든 핑거의 캡쳐된 에너지인 E_before 를 결정하는 수단;

   상기 송신 전력에 있어서의 증가 이후 i 핑거의 캡쳐된 에너지인 E_after 를 결정하는 수단; 및

   상기 E_after 가 본질적으로 상기 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거를 결정하는 수단을 구비하는, 무선 단말.
7. 제 6 항에 있어서,

   상기 송신 전력에 있어서의 증가는 3 dB 인, 무선 단말.
8. 제 6 항에 있어서,

   상기 송신 전력에 있어서의 증가는, 수신 전력 소모에서의 원하는 감소, 신호 대 간섭 잡음비 (SINR) 또는 다중경로 전력 프로파일 중 하나, 또는 그 조합에 기초하는, 무선 단말.
9. 컴퓨터 프로그램에 의해 실행가능한 명령의 프로그램을 수록하는 컴퓨터 판독가능 매체로서,

   송신 전력에 있어서의 증가 이전 모든 핑거의 캡쳐된 에너지인 E_before 를 결정하는 컴퓨터 판독가능 프로그램 코드 수단;

   상기 송신 전력에 있어서의 증가 이후 i 핑거의 캡쳐된 에너지인 E_after 를 결정하는 컴퓨터 판독가능 프로그램 코드 수단; 및

   상기 E_after 가 본질적으로 상기 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거를 결정하는 컴퓨터 판독가능 프로그램 코드 수단을 포함하는, 컴퓨터 판독가능 매체.
10. 제 9 항에 있어서,

    상기 송신 전력에 있어서의 증가는 3 dB 인, 컴퓨터 판독가능 매체.
11. 제 9 항에 있어서,

    상기 송신 전력에 있어서의 증가는, 수신 전력 소모에서의 원하는 감소, 신호 대 간섭 잡음비 (SINR) 또는 다중경로 전력 프로파일 중 하나, 또는 그 조합에 기초하는, 컴퓨터 판독가능 매체.
12. 수신기에서의 레이크 핑거 프로세싱을 제어하는데 사용하기 위한 장치로서,

    복수의 핑거와; 피크 주위의 윈도우에서 에너지를 리포트하도록 구성되는 탐색기를 갖는, 복조기; 및

    상기 리포트된 에너지에 기초하여, 핑거를 어디에 할당할지를 결정하고, 팻 경로 복조기를 할당할지 여부 및 어디에 할당할지를 결정하도록 구성되는 마이크로프로세서를 구비하며,

    상기 마이크로프로세서는,

    송신 전력에 있어서의 증가 이전 모든 핑거의 캡쳐된 에너지인 E_before 를 결정하고;

    상기 송신 전력에 있어서의 증가 이후 i 핑거의 캡쳐된 에너지인 E_after 를 결정하고;

    상기 E_after 가 본질적으로 상기 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거를 결정하도록 구성되는, 레이크 핑거 프로세싱 제어 장치.
13. 삭제
14. 제 12 항에 있어서,

    상기 송신 전력에 있어서의 증가는 3 dB 인, 레이크 핑거 프로세싱 제어 장치.
15. 제 12 항에 있어서,

    상기 송신 전력에 있어서의 증가는, 수신 전력 소모에서의 원하는 감소, 신호 대 간섭 잡음비 (SINR) 또는 다중경로 전력 프로파일 중 하나, 또는 그 조합에 기초하는, 레이크 핑거 프로세싱 제어 장치.
16. 수신기에서의 레이크 핑거 프로세싱을 제어하는데 사용하기 위한 마이크로프로세서로서,

    송신 전력에 있어서의 증가 이전 모든 핑거의 캡쳐된 에너지인 E_before 의 결정;

    상기 송신 전력에 있어서의 증가 이후 i 핑거의 캡쳐된 에너지인 E_after 의 결정; 및

    상기 E_after 가 본질적으로 상기 E_before 이상이 되도록 프로세싱에 요구되는 i 핑거의 결정을 제어하도록 구성되는, 마이크로프로세서.
17. 제 16 항에 있어서,

    상기 송신 전력에 있어서의 증가는 3 dB 인, 마이크로프로세서.
18. 제 16 항에 있어서,

    상기 송신 전력에 있어서의 증가는, 수신 전력 소모에서의 원하는 감소, 신호 대 간섭 잡음비 (SINR) 또는 다중경로 전력 프로파일 중 하나, 또는 그 조합에 기초하는, 마이크로프로세서.

Images