[go: up one dir, main page]

KR100864001B1 - 유기 전계발광장치 - Google Patents

유기 전계발광장치 Download PDF

Info

Publication number
KR100864001B1
KR100864001B1 KR1020020033326A KR20020033326A KR100864001B1 KR 100864001 B1 KR100864001 B1 KR 100864001B1 KR 1020020033326 A KR1020020033326 A KR 1020020033326A KR 20020033326 A KR20020033326 A KR 20020033326A KR 100864001 B1 KR100864001 B1 KR 100864001B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric constant
insulating film
low dielectric
organic electroluminescent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020033326A
Other languages
English (en)
Other versions
KR20030095765A (ko
Inventor
정진구
최준후
김상갑
최희환
최범락
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020020033326A priority Critical patent/KR100864001B1/ko
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CNA028291409A priority patent/CN1628494A/zh
Priority to US10/517,936 priority patent/US7592635B2/en
Priority to JP2004514116A priority patent/JP4315902B2/ja
Priority to PCT/KR2002/002418 priority patent/WO2003107394A2/en
Priority to AU2002359027A priority patent/AU2002359027A1/en
Priority to TW091138017A priority patent/TWI268119B/zh
Publication of KR20030095765A publication Critical patent/KR20030095765A/ko
Application granted granted Critical
Publication of KR100864001B1 publication Critical patent/KR100864001B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/173—Passive-matrix OLED displays comprising banks or shadow masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 효율을 향상시킨 유기 전계발광장치가 개시되어 있다. 기판 상에 제1 전극이 형성된다. 상기 제1 전극 및 기판 상에 제1 전극을 노출하는 개구부를 갖는 저유전율의 화학기상증착(CVD) 절연막이 형성된다. 상기 개구부 상에 유기 전계발광층 및 제2 전극이 순차적으로 적층된다. 유기 EL층이 형성되는 영역을 둘러싸는 장벽층을 저유전율의 CVD 절연막으로 형성함으로써, 산소 플라즈마에 의한 화소 전극의 표면 처리를 실시하여 발광 특성을 향상시킬 수 있다.

Description

유기 전계발광장치{Organic electroluminescent device}
도 1은 본 발명의 제1 실시예에 의한 액티브 매트릭스형 유기 전계발광장치의 단면도이다.
도 2a 내지 도 2f는 도 1에 도시한 액티브 매트릭스형 유기 전계발광장치의 제조방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 제2 실시예에 의한 패시브 매트릭스형 유기 전계발광장치의 단면도이다.
도 4는 본 발명에 의한 유기 전계발광장치의 전류-전압 특성을 나타낸 그래프이다.
도 5는 본 발명에 의한 유기 전계발광장치의 휘도-전압 특성을 나타낸 그래프이다.
도 6은 본 발명에 의한 유기 전계발광장치의 휘도-전류 특성을 나타낸 그래프이다.
<도면의 주요 부분에 대한 부호의 설명〉
100, 200 : 기판 102 : 차단막
104 : 액티브 패턴 105S, 105D : 소오스/드레인 영역
105C : 채널 영역 106 : 게이트 절연막
108 : 게이트 전극 110 : 층간 절연막
112, 114 : 콘택홀 116, 118 : 소오스/드레인 전극
120 : 박막 트랜지스터 122 : 보호막
124 : 비어홀 126, 210 : 화소 전극
128, 218 : CVD 절연막 215 : 절연막
130, 240 : 개구부 132, 220 : 유기 EL층
134, 225 : 금속 전극 135 : 섀도우 마스크
본 발명은 유기 전계발광(electroluminescent) 장치에 관한 것으로, 보다 상세하게는 저유전율의 CVD 절연막을 사용하여 발광 효율을 향상시킬 수 있는 유기 전계발광장치에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당 하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판(flat panel) 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
이러한 평판 디스플레이의 하나로서 전계발광 장치(EL device)가 주목되고 있다. 전계발광 장치는 사용하는 재료에 따라 무기 전계발광장치와 유기 전계발광장치로 크게 나뉘어진다.
무기 전계발광장치는 일반적으로 발광부에 높은 전계를 인가하고 전자를 높은 전계 중에서 가속하여 발광 중심으로 충돌시켜 이에 의해 발광 중심을 여기 함으로써 발광하는 장치이다.
유기 전계발광장치는 음극 전극(cathode)과 양극 전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광부 내로 주입시켜 주입된 전자와 정공이 재결합하여 여기자(exciton)를 생성하고, 이 여기자가 여기상태로부터 기저상태로 떨어질 때 빛을 방출하는 장치이다.
상기와 같은 동작원리로 인해 무기 전계발광장치는 100∼200V의 높은 구동전압을 필요로 하는 반면, 유기 전계발광장치는 5∼20V정도의 낮은 전압으로 구동할 수 있다는 장점 때문에 이에 대한 연구가 더욱 활발하게 진행되고 있다. 또한, 유기 전계발광장치는 넓은 시야각, 고속 응답성, 고 콘트라스트(high contrast) 등의 우수한 특징을 갖고 있다.
유기 전계발광장치는 단색(monochrome) 또는 다색(multi-color) 디스플레이, 스틸 영상 디스플레이, 단편 디스플레이 또는 패시브나 액티브 형태의 매트릭스 디스플레이와 같은 디스플레이 용도들에 적합한 복수개의 유기 EL 소자들(즉, 화소들)을 포함한다.
액티브 매트릭스형 유기 전계발광장치는 박막 트랜지스터와 같은 스위칭 소 자들에 의해 복수개의 화소들에 대응하는 유기 EL 소자들을 서로 독립적으로 구동시키는 디스플레이 장치이다.
액티브 매트릭스형 유기 전계발광장치에 의하면, 투명 절연 기판 상에 액티브 패턴, 게이트 전극 및 소오스/드레인 전극을 갖는 박막 트랜지스터가 형성된다. 상기 박막 트랜지스터를 포함한 기판의 전면에는 박막 트랜지스터의 소오스/드레인 전극 중의 어느 하나, 예를 들어 드레인 전극을 노출하는 비어홀을 갖는 보호막이 형성된다. 상기 보호막 상에는 상기 비어홀을 통해 박막 트랜지스터의 드레인 전극과 접속되는 화소 전극이 형성된다. 인듐-주석-산화물(indium-tin-oxide; ITO) 또는 인듐-아연-산화물(indium-zinc-oxide; IZO)과 같은 투명 도전막으로 이루어진 화소 전극은 정공을 주입하는 양극 전극으로 제공된다.
상기 화소 전극을 포함한 보호막 상에는 화소 전극의 일부분을 노출시키는 개구부를 갖는 절연막이 형성된다. 상기 개구부 상에는 유기 EL층이 형성되고, 그 위에 음극 전극용 금속 전극이 형성된다. 여기서, 상기 절연막은 유기 EL층이 형성되는 영역을 둘러싸는 장벽(wall) 또는 뱅크층(bank layer)으로 사용된다. 이러한 장벽층은 섀도우 마스크(shadow mask)를 이동시키면서 적색(R), 녹색(G) 및 청색(B) EL층들을 연속적으로 형성할 때, 기 형성된 EL층 및 비화소 영역의 막들이 상기 섀도우 마스크와 접촉하는 것을 방지하는 역할을 한다. 또한, 상기 장벽층은 화소 전극과 음극 전극 사이의 커플링 캐패시턴스(coupling capacitance)를 감소시키기 위해 사용된다.
종래의 유기 전계발광장치에 의하면, 저유전율을 갖는 고분자 계열 유기 절 연물질, 예를 들어 이미드(imide) 또는 아크릴(acryl) 계열의 유기 절연물질을 이용하여 장벽층을 형성한다. 그러나, 이러한 유기 절연막은 다음과 같은 문제점들을 발생시킨다.
(1) 유기 절연막 위에 금속 전극을 형성할 때, 유기 절연막의 접착성(adhesion)이 불량하기 때문에 금속 전극이 박리될 가능성이 있다.
(2) 발광 효율을 높이기 위한 화소 전극의 표면 처리 공정, 예컨대 산소(O2) 플라즈마 처리를 사용할 수 없다. 이것은 유기 절연막의 고분자들이 플라즈마에 의해 쉽게 손상받기 때문이다. 즉, 산소 플라즈마에 의해 화소 전극의 표면 처리를 실시하면, 장벽층의 표면이 손상되어 콘택 영역에 미세 유기막이 증착됨으로써 콘택 저항이 증가하고 소자의 성능이 저하된다. 따라서, 장벽층을 유기 절연막으로 형성할 경우, 화소 전극의 표면 처리 공정을 사용하지 못하므로 유기 EL 소자의 발광 특성이 저하된다.
(3) 고분자들의 미세 수분 함유에 의해 유기 EL 소자의 구동시 소자의 열화가 발생할 수 있으므로, 추가적인 열처리 공정이 필요할 수 있다.
따라서, 본 발명은 상술한 종래 방법의 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 발광 특성(luminance property)을 향상시킬 수 있는 유기 전계발광장치를 제공하는데 있다.
상술한 목적을 달성하기 위하여 본 발명의 유기 전계발광장치는 기판; 상기 기판 상에 형성된 제1 전극; 상기 제1 전극 및 기판 상에 상기 제1 전극을 노출하는 개구부를 갖고 형성된 커플링 커패시턴스의 생성을 억제하기 위하여 저유전율의 화학기상증착(CVD) 절연막; 상기 개구부 상에 형성된 유기 전계발광층; 및 상기 유기 전계발광층 상에 형성된 제2 전극을 구비하는 것을 특징으로 한다.
바람직하게는, 상기 저유전율의 CVD 절연막은 SiOC로 이루어지고, 3.5 이하의 유전율을 갖는다. 상기 저유전율의 CVD 절연막은 1㎛ 이상의 두께로 형성된다.
또한, 본 발명의 상술한 목적은 기판; 상기 기판 상에 액티브 패턴, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하여 형성된 박막 트랜지스터; 상기 박막 트랜지스터 및 기판 상에 형성된 보호막; 상기 보호막 상에 상기 박막 트랜지스터와 연결되도록 형성된 화소 전극; 상기 화소 전극 및 보호막 상에 상기 화소 전극을 노출하는 개구부를 갖고 형성된 저유전율의 CVD 절연막; 상기 개구부 상에 형성된 유기 전계발광층; 및 상기 유기 전계발광층 및 저유전율의 CVD 절연막 상에 형성된 금속 전극을 구비하는 것을 특징으로 하는 유기 전계발광 표시장치에 의해 달성될 수 있다.
또한, 상술한 목적을 달성하기 위하여 본 발명은, 기판; 상기 기판 상에 스트라이프(stripe) 형태로 형성된 제1 전극; 상기 제1 전극 상에 테이퍼 기울기(tapered slope)의 개구부를 형성하도록 상기 제1 전극 및 기판 상에 형성된 저유전율의 CVD 절연막; 상기 개구부 상에 형성된 유기 전계발광층; 및 상기 유기 전계발광층 상에 상기 제1 전극과 교차하는 스트라이프 형태로 형성된 제2 전극을 구비하는 것을 특징으로 하는 유기 전계발광 표시장치를 제공한다.
본 발명에 의하면, 유기 EL층이 형성되는 영역을 둘러싸는 장벽층을 저유전율의 CVD 절연막으로 형성한다. 상기 저유전율의 CVD 절연막은 플라즈마에 의한 표면 손상이 거의 발생하지 않으므로, 산소 플라즈마에 의한 화소 전극의 표면 처리를 실시하여 발광 효율(luminous efficiency) 및 휘도와 같은 발광 특성을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1은 본 발명의 제1 실시예에 의한 액티브 매트릭스형 유기 전계발광장치의 단면도이다.
도 1을 참조하면, 유리, 석영, 사파이어와 같은 투명 절연 기판(100)의 전면에 실리콘 산화물로 이루어진 차단막(blocking layer)(102)이 형성된다. 상기 차단막(102)은 생략될 수 있지만, 후속의 비정질실리콘막 결정화 동안에 상기 기판(100) 내의 각종 불순물들이 실리콘막으로 침투하는 것을 방지하기 위해 사용하는 것이 바람직하다.
상기 차단막(102) 상에는 액티브 패턴(104), 게이트 전극(108) 및 소오스/드레인 전극(116, 118)을 구비하는 박막 트랜지스터(120)가 형성된다.
구체적으로, 상기 차단막(102) 상에 다결정실리콘 액티브 패턴(104)이 형성된다. 상기 액티브 패턴(104) 및 차단막(102) 상에 실리콘 질화물 또는 실리콘 산화물로 이루어진 게이트 절연막(106)이 형성된다. 상기 게이트 절연막(106) 상에 상기 액티브 패턴(104)을 가로질러 소오스/드레인 영역(105S, 105D)과 채널 영역(105C)을 한정하는 게이트 전극(108)이 형성된다. 즉, 액티브 패턴(104)과 게이트 전극(108)이 겹치는 부분은 트랜지스터의 채널 영역(105C)이 되며, 상기 채널 영역(105C)을 사이에 두고 분할된 액티브 패턴(104)의 한 쪽이 소오스 영역(105S), 다른 쪽이 드레인 영역(105D)이 된다. 이때, 상기 소오스 영역(105S)과 드레인 영역(105D)은 그 위치가 서로 바뀔 수 있다.
상기 게이트 전극(108) 및 게이트 절연막(106) 상에는 실리콘 산화물(SiO2)이나 실리콘 질화물(SiN3)과 같은 무기 절연물질로 이루어진 층간 절연막(110)이 형성된다. 상기 층간 절연막(110) 상에는 콘택홀(112, 114)을 통해 상기 액티브 패턴(104) 내의 소오스/드레인 영역(105S, 105D)과 각각 접속되는 소오스/드레인 전극(116, 118)이 형성된다.
상기 소오스/드레인 전극(116, 118) 및 층간 절연막(110) 상에는 실리콘 질화물과 같은 무기 절연물질이나 아크릴계 감광성 유기 절연물질로 이루어진 보호막(122)이 형성된다. 상기 보호막(122) 상에는 비어홀(124)을 통해 소오스/드레인 전극(116, 118) 중 하나, 예를 들어 드레인 전극(118)과 연결되는 화소 전극(126)이 형성된다. ITO 또는 IZO와 같은 투명 도전막으로 이루어진 화소 전극(126)은 유기 EL 소자의 양극 전극으로 제공된다.
상기 화소 전극(126)을 포함한 보호막(122) 상에는 화소 전극(126)의 일부분을 노출시키는 개구부(130)를 갖는 저유전율의 CVD 절연막(128)이 형성된다. 상기 개구부(130) 상에는 적색, 녹색 및 청색 유기 EL층들(132R, 132G)이 형성된다. 상기 유기 EL층들(132R, 132G) 위에는 유기 EL 소자의 음극 전극으로 제공되는 금속 전극(134)이 형성된다.
상기 유기 EL층은 하나 이상의 유기 박막으로 구성된다. 즉, 정공 주입층(hole injection layer; HIL), 정공 수송층(hole transfer layer; HTL), 발광층(emission layer; EML), 전자 수송층(electron transfer layer; ETL) 및 전자 주입층(electron injection layer; EIL)이 순차적으로 적층되어 유기 EL층을 구성한다. 여기서, 상기 발광층(EML)은 적색, 녹색 및 청색 발광층을 포함한다.
액티브 매트릭스형 유기 전계발광장치는 스위칭 소자인 박막 트랜지스터의 게이트 전극 및 소오스/드레인 전극에 인가되는 신호들에 의해 각각의 화소들이 구동되기 때문에, 상기 금속 전극(134)은 공통 전극으로 형성된다.
상기 저유전율의 CVD 절연막(128)은 유기 EL층이 형성되는 영역을 둘러싸는 장벽층으로 제공된다. 또한, 상기 저유전율의 CVD 절연막(128)은 섀도우 마스크를 이동시키면서 적색(R), 녹색(G) 및 청색(B) 유기 EL층들을 연속적으로 형성할 때, 기 형성된 유기 EL층 및 비화소 영역의 막들이 상기 섀도우 마스크와 접촉하는 것을 방지하는 역할을 한다.
본 발명에 의하면, 상기 저유전율의 CVD 절연막(128)은 화소 전극(126)과 금속 전극(134) 사이의 커플링 캐패시턴스를 생성을 억제하기 위해 (감소시키기 위해) 3.5 이하의 유전율을 갖는 SiOC막으로 형성한다. 상기 저유전율의 CVD 절연막(128)은 화소 전극(126)과 금속 전극(134) 간의 수직 이격 겨리를 확보하기 위하여 1㎛ 이상의 두께로 형성된다. 또한, 상기 유기 EL층의 얼라인 마진을 확보하기 위하여 상기 저유전율의 CVD 절연막(128)은 화소 전극(126)의 에지부와 1㎛ 이상 오버랩되도록 형성하는 것이 바람직하다.
일반적으로, CVD 막은 다른 막과의 접착성 및 단차 도포성이 우수하기 때문에, 상기 저유전율의 CVD 절연막(128) 위에서 금속 전극(134)의 박리 현상이 발생하지 않는다. 또한, CVD 막은 플라즈마에 의한 표면 손상이 거의 발생하지 않기 때문에, 저유전율의 CVD 절연막(128)으로 장벽층을 형성하면 산소 플라즈마에 의한 화소 전극(126)의 표면 처리를 실시할 수 있다. 장벽층의 손상 없이 발광 효율 및 휘도와 같은 발광 특성을 향상시킬 수 있다.
또한, CVD 막은 유기막에 비해 흡습률이 낮고 내열성이 높기 때문에, 유기 EL 소자의 구동시 소자의 열화가 발생하지 않는다.
특히, 플라즈마-강화 화학기상증착(PECVD) 방법으로 저유전율의 무기 절연막을 증착하여 장벽층을 형성할 경우, 증착 조건을 조절하여 유전율을 더욱 낮게 만들 수 있으므로 장벽층의 두께를 얇게 하여 수직 단차를 감소시키고 후속 공정의 마진을 증가시킬 수 있다.
도 2a 내지 도 2f는 도 1에 도시한 유기 전계발광장치의 제조방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 유리, 석영, 사파이어와 같은 투명 절연 기판(100)의 전면에 실리콘 산화물을 플라즈마-강화 화학기상증착(PECVD) 방법에 의해 약 1000Å의 두께로 증착하여 차단막(102)을 형성한다. 상기 차단막(102)은 후속의 비정질실 리콘막 결정화 동안에 상기 기판(100) 내의 각종 불순물들이 실리콘막으로 침투하는 것을 방지하는 역할을 한다.
상기 차단막(102) 상에 비정질실리콘막을 저압 화학 기상 증착(low pressure CVD; LPCVD) 또는 PECVD 방법에 의해 약 500Å의 두께로 증착하여 액티브층을 형성한 후, 레이저 어닐링을 실시하여 상기 액티브층을 다결정실리콘으로 결정화시킨다. 이어서, 사진식각 공정으로 상기 다결정실리콘 액티브층을 패터닝하여 단위 화소 내의 박막 트랜지스터 영역에 액티브 패턴(104)을 형성한다.
상기 액티브 패턴(104) 및 차단막(102) 상에 실리콘 산화물을 PECVD 방법에 의해 1000Å∼2000Å의 두께로 증착하여 게이트 절연막(106)을 형성한다. 상기 게이트 절연막(106) 상에 게이트막으로서, 예컨대 알루미늄(Al) 또는 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 함유 금속의 단일층이나, 크롬(Cr)이나 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층을 증착한 후, 사진식각 공정으로 상기 게이트막을 패터닝한다. 그러면, 제1 방향으로 신장되는 게이트 라인(도시하지 않음)과 상기 게이트 라인으로부터 분기된 박막 트랜지스터의 게이트 전극(108)이 형성된다.
이때, 상술한 게이트막의 패터닝 공정시 사용되는 포토마스크를 이용하여 불순물 이온주입을 실시함으로써, 액티브 패턴(104)의 양측 표면에 박막 트랜지스터의 소오스/드레인 영역(105S, 105D)을 형성한다. 상기 소오스/드레인 이온주입시 상기 게이트 전극(108)은 불순물을 차단하여 그 하부의 액티브 패턴(104)에 채널 영역(105C)을 정의한다.
도 2b를 참조하면, 상기 소오스/드레인 영역의 도핑된 이온을 활성화시키고 실리콘층의 손상을 큐어링하기 위하여 레이저 어닐링 또는 퍼니스 어닐링을 실시한 후, 결과물의 전면에 실리콘 질화물을 약 8000Å의 두께로 증착하여 층간 절연막(110)을 형성한다.
사진식각 공정으로 상기 층간 절연막(110)을 식각하여 소오스/드레인 영역(105S, 105D)을 각각 노출시키는 콘택홀들(112, 114)을 형성한다. 상기 콘택홀들(112, 114) 및 층간 절연막(110) 상에 데이터막으로서, 예컨대 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(AlNd)을 약 3000Å∼6000Å의 두께로 증착한 후, 사진식각 공정으로 상기 데이터막을 패터닝한다. 그러면, 상기 제1 방향과 직교하는 제2 방향으로 신장되는 데이터 라인(도시하지 않음) 및 전원 공급 라인(Vdd)(도시하지 않음), 그리고 상기 콘택홀들(112, 114)을 통해 소오스/드레인 영역(105S, 105D)과 각각 접속되는 소오스/드레인 전극(116, 118)이 형성된다.
상술한 공정들을 통해, 액티브 패턴(104), 게이트 절연막(106), 게이트 전극(108) 및 소오스/드레인 전극(116, 118)으로 구성된 박막 트랜지스터(120)가 형성된다.
도 2c를 참조하면, 상기 박막 트랜지스터(120)를 포함한 층간 절연막(110) 상에 실리콘 질화물을 약 2000Å∼3000Å의 두께로 증착하여 보호막(122)을 형성한다. 이어서, 사진식각 공정으로 상기 보호막(122)을 식각하여 소오스/드레인 전극(116, 118) 중 어느 하나, 예를 들어 드레인 전극(118)을 노출시키는 비어홀(124)을 형성한다.
상기 비어홀(124) 및 보호막(122) 상에 ITO 또는 IZO와 같은 투명 도전막을 증착하고 이를 사진식각 공정으로 패터닝함으로써, 상기 비어홀(124)을 통해 박막 트랜지스터(120)의 드레인 전극(118)과 연결되는 화소 전극(126)을 형성한다. 상기 화소 전극(126)은 유기 EL 소자의 양극 전극으로 제공된다.
도 2d를 참조하면, 상기 화소 전극(126) 및 보호막(122) 상에 3.5 이하의 유전율을 갖는 CVD 절연막(128), 예를 들어 SiOC막을 증착한 후, 사진식각 공정으로 상기 저유전율의 CVD 절연막(128)을 패터닝함으로써 화소 전극(126)의 일부분을 노출하는 개구부(130)를 형성한다.
그런 다음, 유기 EL 소자의 발광 특성을 향상시키기 위하여 산소(O2) 플라즈마에 의한 화소 전극(126)의 표면 처리를 실시한다.
도 2e를 참조하면, 상기 개구부(130)를 갖는 저유전율의 CVD 절연막(128) 위에 섀도우 마스크(135)를 위치시킨 후, 적색 유기 EL층(132R)을 형성한다.
도 2f를 참조하면, 상기 섀도우 마스크(135)를 이동시킨 후, 녹색 유기 EL층(132G)을 형성한다. 이어서, 도시하지는 않았으나, 상기 섀도우 마스크(135)를 다시 이동시켜 청색 유기 EL층을 형성한다.
이와 같이 적색, 녹색 및 청색 유기 EL층들을 연속적으로 형성한 후, 결과물의 전면에 유기 EL 소자의 음극 전극으로 제공되는 금속 전극(134)을 형성한다.
도 3은 본 발명의 제2 실시예에 의한 패시브 매트릭스형 유기 전계발광장치 의 단면도이다.
도 3을 참조하면, 유리, 석영, 사파이어와 같은 투명 절연 기판(200) 상에 ITO와 같은 투명 도전막으로 이루어진 제1 전극(즉, 양극 전극)(210)이 형성된다. 상기 제1 전극(210)은 제1 방향으로 신장되는 스트라이프 형상으로 형성된다.
상기 제1 전극(210) 및 기판(200) 상에 제1 전극(210)을 노출하는 개구부(240)를 갖는 저유전율의 CVD 절연막(218), 바람직하게는 SiOC막이 형성된다. 바람직하게는, 상기 저유전율의 CVD 절연막(218)은 제1 전극(210)과 음극 전극으로 제공되는 제2 전극의 사이에 커플링 캐패시턴스의 생성을 억제하기 위하여 3.5 이하의 낮은 유전율을 가지며, 1㎛ 이상의 두께로 형성된다.
상기 저유전율의 CVD 절연막(218)은 유기 EL층이 형성되는 영역을 둘러싸는 장벽층으로 제공되면서, 그 위에 증착되는 제2 전극을 화소 별로 분리시키는 역할을 한다. 또한, 상기 저유전율의 CVD 절연막(218)은 섀도우 마스크를 이동시키면서 적색(R), 녹색(G) 및 청색(B) 유기 EL층들을 연속적으로 형성할 때, 기 형성된 유기 EL층 및 비화소 영역의 막들이 상기 섀도우 마스크와 접촉하는 것을 방지하는 역할을 한다.
바람직하게는, 상기 저유전율의 CVD 절연막(218)은 역 테이퍼 기울기를 갖도록 패터닝된다. 따라서, 상기 제1 전극(210)을 노출하는 개구부(240)는 테이퍼 기울기로 형성된다.
상기 제1 전극(210)과 저유전율의 CVD 절연막(218)의 사이에는 제1 전극(210)의 에지부를 커버하기 위한 절연막(215)이 형성된다. 즉, 상기 절연막(215)은 제1 전극(210)의 단차 부위에 유기 EL층이 적층되는 것을 방지하는 역할을 한다.
상기 개구부(240) 상에는 적색, 녹색 및 청색 유기 EL층들(220R, 220G, 220G)이 형성된다. 상기 유기 EL층들(220R, 220G, 220B) 위에는 상기 제1 방향과 직교하는 제2 방향으로 신장되는 스트라이프 형상의 제2 전극(225)이 형성된다. 따라서, 상기 제1 전극(210)과 제2 전극(225)이 교차하는 영역이 단위 화소 영역이 된다.
상기 유기 EL층(220R, 220G, 220B)은 하나 이상의 유기 박막, 즉 정공 주입층(HIL), 정공 수송층(HTL), 발광층(EML), 전자 수송층(ETL) 및 전자 주입층(EIL)으로 구성된다.
패시브 매트릭스형 유기 전계발광장치는 각각의 화소를 구동시키기 위한 스위칭 소자가 없기 때문에, 제2 전극(225)을 화소 별로 분리시켜야만 각각의 화소에 개별적인 신호를 인가할 수 있다. 따라서, 저유전율의 CVD 절연막(218)을 역 테이퍼 기울기로 형성하면, 상기 제2 전극(225)이 테이퍼 기울기를 갖는 개구부(240)의 측벽에는 증착되지 않고 저유전율의 CVD 절연막(218)의 상면 및 개구부(240)의 바닥면 위에만 증착된다. 따라서, 제2 전극(225)의 증착과 동시에, 상기 제2 전극(225)은 각 화소 별로 분리된다.
종래의 패시브 매트릭스형 유기 전계발광장치에 의하면, 저유전율의 고분자 유기 절연막으로 제2 전극 격리판(separator) 및 장벽층을 형성한다. 따라서, 유기 절연막의 고분자들이 플라즈마에 의해 쉽게 손상받기 때문에, 발광 효율을 높이기 위한 제1 전극(210)의 산소 플라즈마 처리를 실시할 수 없게 된다.
이에 반하여, 본 발명의 패시브 매트릭스형 유기 전계발광장치에 의하면, 저유전율의 CVD 절연막으로 제2 전극 격리판 및 장벽층을 형성하기 때문에, 산소 플라즈마에 의한 제1 전극(210)의 표면 처리를 실시하여 유기 EL 소자의 발광 효율을 향상시킬 수 있다.
또한, 상기 저유전율의 CVD 절연막(218)은 다른 막과의 접착성이 우수하기 때문에, 제2 전극(225)의 박리 현상이 발생하지 않는다. 또한, 상기 저유전율의 CVD 절연막(218)은 유기 절연막에 비해 흡습률이 낮고 내열성이 높기 때문에, 유기 EL 소자의 구동시 소자의 열화가 발생하지 않는다.
도 4는 본 발명에 의한 유기 전계발광장치의 전류-전압 특성을 나타낸 그래프이다. 여기서, ◆는 투명 절연 기판의 전면에 ITO로 이루어진 제1 전극만을 형성한 경우이고, ■는 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다. ▲는 상기 제1 전극 위에 저유전율의 CVD 절연막, 예컨대 SiOC막을 증착한 경우이고, ×는 상기 SiOC막의 증착 후 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다.
도 4를 참조하면, ITO로 이루어진 제1 전극 상에 SiOC로 이루어진 저유전율의 CVD 절연막을 증착하면(▲) 전류-전압 특성이 제1 전극만 형성한 경우(◆)보다 더 저하된다. 그러나, SiOC막의 증착 후 산소 플라즈마 처리를 실시하면(×), 제1 전극만 형성되어 있는 기판에 산소 플라즈마 처리를 실시한 경우(■)와 동일한 수 준으로 전류-전압 특성이 향상됨을 알 수 있다.
도 5는 본 발명에 의한 유기 전계발광장치의 휘도-전압 특성을 나타낸 그래프이다. 여기서, ◆는 투명 절연 기판의 전면에 ITO로 이루어진 제1 전극만을 형성한 경우이고, ■는 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다. ▲는 상기 제1 전극 위에 저유전율의 CVD 절연막, 예컨대 SiOC막을 증착한 경우이고, ×는 상기 SiOC막의 증착 후 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다.
도 5를 참조하면, ITO로 이루어진 제1 전극 상에 SiOC로 이루어진 저유전율의 CVD 절연막을 증착하면(▲) 휘도-전압 특성이 제1 전극만 형성한 경우(◆)보다 더 저하된다. 그러나, SiOC막의 증착 후 산소 플라즈마 처리를 실시하면(×), 제1 전극만 형성되어 있는 기판에 산소 플라즈마 처리를 실시한 경우(■)와 동일한 수준으로 휘도-전압 특성이 향상됨을 알 수 있다.
도 6은 본 발명에 의한 유기 전계발광장치의 휘도-전류 특성을 나타낸 그래프이다. 여기서, ◆는 투명 절연 기판의 전면에 ITO로 이루어진 제1 전극만을 형성한 경우이고, ■는 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다. ▲는 상기 제1 전극 위에 저유전율의 CVD 절연막, 예컨대 SiOC막을 증착한 경우이고, ×는 상기 SiOC막의 증착 후 상기 제1 전극의 표면을 산소 플라즈마로 처리한 경우를 나타낸다.
도 6을 참조하면, ITO로 이루어진 제1 전극 상에 SiOC막을 증착하고 산소 플라즈마 처리를 실시한 경우(×), 제1 전극만 형성되어 있는 기판에 산소 플라즈마 처리를 실시한 경우(■)보다 우수한 휘도-전류 특성을 나타낸다.
상술한 바와 같이 본 발명에 의하면, 유기 EL층이 형성되는 영역을 둘러싸는 장벽층을 저유전율의 CVD 절연막으로 형성한다. 상기 저유전율의 CVD 절연막은 플라즈마에 의한 표면 손상이 거의 발생하지 않으므로, 산소 플라즈마에 의한 화소 전극의 표면 처리를 실시하여 발광 효율 및 휘도와 같은 발광 특성을 향상시킬 수 있다.
또한, 우수한 접착성 및 단차 도포성을 갖는 저유전율의 CVD 절연막을 사용함으로써, 금속 전극(제2 전극)의 박리 현상이 발생하지 않는다. 또한, 상기 저유전율의 CVD 절연막은 유기 절연막에 비해 흡습률이 낮고 내열성이 높기 때문에, 유기 EL 소자의 구동시 소자의 열화가 발생하지 않는다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 기판;
    상기 기판 상에 형성된 제1 전극;
    3.5 이하의 유전율을 갖으며, 상기 제1 전극 및 기판 상에 상기 제1 전극을 노출하는 개구부를 갖고 형성된 저유전율의 화학기상증착(CVD) 절연막;
    상기 개구부 상에 형성된 유기 전계발광층; 및
    상기 유기 전계발광층 상에 형성된 제2 전극을 구비하는 것을 특징으로 하는 유기 전계발광 표시장치.
  2. 제1항에 있어서, 상기 저유전율의 CVD 절연막은 SiOC로 이루어진 것을 특징으로 하는 유기 전계발광 표시장치.
  3. 삭제
  4. 제1항에 있어서, 상기 저유전율의 CVD 절연막은 1㎛ 이상의 두께로 형성된 것을 특징으로 하는 유기 전계발광 표시장치.
  5. 기판;
    상기 기판 상에 액티브 패턴, 게이트 절연막, 게이트 전극 및 소오스/드레인 전극을 포함하여 형성된 박막 트랜지스터;
    상기 박막 트랜지스터 및 기판 상에 형성된 보호막;
    상기 보호막 상에 상기 박막 트랜지스터와 연결되도록 형성된 화소 전극;
    3.5 이하의 유전율을 갖으며, 상기 화소 전극 및 보호막 상에 상기 화소 전극을 노출하는 개구부를 갖고 형성된 저유전율의 CVD 절연막;
    상기 개구부 상에 형성된 유기 전계발광층; 및
    상기 유기 전계발광층 및 저유전율의 CVD 절연막 상에 형성된 금속 전극을 구비하는 것을 특징으로 하는 유기 전계발광 표시장치.
  6. 제5항에 있어서, 상기 저유전율의 CVD 절연막은 SiOC로 이루어진 것을 특징으로 하는 유기 전계발광 표시장치.
  7. 삭제
  8. 제5항에 있어서, 상기 저유전율의 CVD 절연막은 1㎛ 이상의 두께로 형성된 것을 특징으로 하는 유기 전계발광 표시장치.
  9. 제5항에 있어서, 상기 저유전율의 CVD 절연막은 상기 화소 전극의 에지부와 1㎛ 이상 오버랩되어 형성된 것을 특징으로 하는 유기 전계발광 표시장치.
  10. 기판;
    상기 기판 상에 스트라이프 형태로 형성된 제1 전극;
    3.5 이하의 유전율을 갖으며, 상기 제1 전극 상에 테이퍼 기울기의 개구부를 형성하도록 상기 제1 전극 및 기판 상에 형성된 저유전율의 CVD 절연막;
    상기 개구부 상에 형성된 유기 전계발광층; 및
    상기 유기 전계발광층 상에 상기 제1 전극과 교차하는 스트라이프 형태로 형성된 제2 전극을 구비하는 것을 특징으로 하는 유기 전계발광 표시장치.
  11. 제10항에 있어서, 상기 저유전율의 CVD 절연막은 SiOC로 이루어진 것을 특징으로 하는 유기 전계발광 표시장치.
  12. 삭제
  13. 제10항에 있어서, 상기 저유전율의 CVD 절연막은 1㎛ 이상의 두께로 형성된 것을 특징으로 하는 유기 전계발광 표시장치.
KR1020020033326A 2002-06-14 2002-06-14 유기 전계발광장치 Expired - Fee Related KR100864001B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020020033326A KR100864001B1 (ko) 2002-06-14 2002-06-14 유기 전계발광장치
US10/517,936 US7592635B2 (en) 2002-06-14 2002-12-24 Organic electroluminescent device
JP2004514116A JP4315902B2 (ja) 2002-06-14 2002-12-24 有機電界発光装置
PCT/KR2002/002418 WO2003107394A2 (en) 2002-06-14 2002-12-24 Organic electroluminescent device
CNA028291409A CN1628494A (zh) 2002-06-14 2002-12-24 有机电致发光器件
AU2002359027A AU2002359027A1 (en) 2002-06-14 2002-12-24 Organic electroluminescent device
TW091138017A TWI268119B (en) 2002-06-14 2002-12-31 Organic electroluminescent device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020033326A KR100864001B1 (ko) 2002-06-14 2002-06-14 유기 전계발광장치

Publications (2)

Publication Number Publication Date
KR20030095765A KR20030095765A (ko) 2003-12-24
KR100864001B1 true KR100864001B1 (ko) 2008-10-16

Family

ID=29728663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020033326A Expired - Fee Related KR100864001B1 (ko) 2002-06-14 2002-06-14 유기 전계발광장치

Country Status (7)

Country Link
US (1) US7592635B2 (ko)
JP (1) JP4315902B2 (ko)
KR (1) KR100864001B1 (ko)
CN (1) CN1628494A (ko)
AU (1) AU2002359027A1 (ko)
TW (1) TWI268119B (ko)
WO (1) WO2003107394A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222936B2 (en) 2018-12-26 2022-01-11 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US12356846B2 (en) 2018-12-17 2025-07-08 Samsung Display Co., Ltd. Organic light-emitting display device, and method for manufacturing organic light-emitting display device

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291967B2 (en) * 2003-08-29 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting element including a barrier layer and a manufacturing method thereof
US7492090B2 (en) 2003-09-19 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7902747B2 (en) * 2003-10-21 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device having a thin insulating film made of nitrogen and silicon and an electrode made of conductive transparent oxide and silicon dioxide
KR100608403B1 (ko) * 2004-03-24 2006-08-03 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
KR100903101B1 (ko) * 2005-02-07 2009-06-16 삼성모바일디스플레이주식회사 유기전계 발광표시장치 및 그의 제조방법
KR100751334B1 (ko) * 2005-05-27 2007-08-22 삼성에스디아이 주식회사 유기전계 발광소자 및 그의 제조방법
KR20060133670A (ko) * 2005-06-21 2006-12-27 삼성전자주식회사 발광 소자 및 이의 제조 방법과, 이를 구비한 표시 기판
KR100745346B1 (ko) * 2005-09-20 2007-08-02 삼성에스디아이 주식회사 박막 증착장치 및 이를 이용한 박막 증착방법
EP1830421A3 (en) 2006-03-03 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, manufacturing method of light emitting device, and sheet-like sealing material
KR100815765B1 (ko) * 2007-05-15 2008-03-20 삼성에스디아이 주식회사 발광표시장치 및 그의 제조방법
JP2010027480A (ja) * 2008-07-23 2010-02-04 Saitama Univ エレクトロルミネッセンス材料、その製造方法及びエレクトロルミネッセンス素子
CN102651455B (zh) * 2012-02-28 2015-11-25 京东方科技集团股份有限公司 Oled器件、amoled器件及其制造方法
DE102012223904A1 (de) * 2012-10-05 2014-04-10 Continental Automotive Gmbh Verfahren zum Herstellen eines elektronischen Hochstrom-Schaltkreises mittels Gasspritz-Technologie und Abdichten mit isolierendem Polymer
US9142779B2 (en) * 2013-08-06 2015-09-22 University Of Rochester Patterning of OLED materials
KR102411542B1 (ko) * 2015-05-19 2022-06-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 픽셀 패터닝 및 픽셀 위치 검사 방법과 그 패터닝에 사용되는 마스크
JP7332709B2 (ja) * 2019-03-19 2023-08-23 アプライド マテリアルズ インコーポレイテッド 疎水性及び疎氷性コーティング
KR102643651B1 (ko) * 2019-03-26 2024-03-06 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049030A1 (en) * 1996-11-20 2001-12-06 Hiroyuki Okada Organic electroluminescence (el) device
KR20010109639A (ko) * 2000-05-31 2001-12-12 주식회사 현대 디스플레이 테크놀로지 유기전계발광표시소자의 제조 방법
US20020036462A1 (en) * 2000-06-13 2002-03-28 Takashi Hirano Display apparatus
US20020043932A1 (en) * 2000-08-22 2002-04-18 Toshitaka Kawashima Organic electroluminescence device and manufacturing method therefor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW364275B (en) 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
KR100608543B1 (ko) * 1998-03-17 2006-08-03 세이코 엡슨 가부시키가이샤 표시장치의 제조방법 및 박막발광소자의 제조방법
JP4507305B2 (ja) * 1999-08-24 2010-07-21 Ｔｄｋ株式会社 有機ｅｌ素子およびその製造方法
JP2001118675A (ja) * 1999-10-21 2001-04-27 Tdk Corp 有機ｅｌ素子
JP2001126867A (ja) 1999-10-26 2001-05-11 Seiko Epson Corp 表示装置の製造方法
JP2001196367A (ja) 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002083689A (ja) 2000-06-29 2002-03-22 Semiconductor Energy Lab Co Ltd 発光装置
JP4670174B2 (ja) 2000-06-30 2011-04-13 株式会社デンソー セラミックシートの成形方法及び成形装置
US6372661B1 (en) * 2000-07-14 2002-04-16 Taiwan Semiconductor Manufacturing Company Method to improve the crack resistance of CVD low-k dielectric constant material
JP2002084723A (ja) 2000-09-01 2002-03-22 Mitsubishi Electric Corp 車両用交流発電機
JP2002164181A (ja) * 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
TW522577B (en) 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
SG111923A1 (en) * 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US20020172766A1 (en) * 2001-03-17 2002-11-21 Laxman Ravi K. Low dielectric constant thin films and chemical vapor deposition method of making same
JP2002373781A (ja) * 2001-03-29 2002-12-26 Hitachi Ltd 有機ｅｌ表示体、及びカラーフィルターの製造装置
JP4015045B2 (ja) * 2002-03-20 2007-11-28 セイコーエプソン株式会社 配線基板、電子装置及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010049030A1 (en) * 1996-11-20 2001-12-06 Hiroyuki Okada Organic electroluminescence (el) device
KR20010109639A (ko) * 2000-05-31 2001-12-12 주식회사 현대 디스플레이 테크놀로지 유기전계발광표시소자의 제조 방법
US20020036462A1 (en) * 2000-06-13 2002-03-28 Takashi Hirano Display apparatus
US20020043932A1 (en) * 2000-08-22 2002-04-18 Toshitaka Kawashima Organic electroluminescence device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12356846B2 (en) 2018-12-17 2025-07-08 Samsung Display Co., Ltd. Organic light-emitting display device, and method for manufacturing organic light-emitting display device
US11222936B2 (en) 2018-12-26 2022-01-11 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US11678522B2 (en) 2018-12-26 2023-06-13 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR20030095765A (ko) 2003-12-24
AU2002359027A8 (en) 2003-12-31
WO2003107394A3 (en) 2004-07-22
US7592635B2 (en) 2009-09-22
TWI268119B (en) 2006-12-01
JP4315902B2 (ja) 2009-08-19
US20050242714A1 (en) 2005-11-03
WO2003107394A2 (en) 2003-12-24
AU2002359027A1 (en) 2003-12-31
JP2005530319A (ja) 2005-10-06
TW200308178A (en) 2003-12-16
CN1628494A (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
KR100864001B1 (ko) 유기 전계발광장치
KR100892945B1 (ko) 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
KR100845557B1 (ko) 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
EP2216840B1 (en) Organic light emitting diode display
KR100936908B1 (ko) 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
EP1742515B1 (en) Organic electroluminescent display device
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
KR20110035049A (ko) 유기전계발광소자 및 이의 제조방법
US7233020B2 (en) Design for an organic light-emitting display that eliminates deterioration of the emission layer due to outgassing from an underlying layer
US8766530B2 (en) Organic light emitting diode display and manufacturing method thereof
US20100141566A1 (en) Organic light emitting diode display
KR20110004170A (ko) 유기전계발광소자 및 그 제조방법
US7321134B2 (en) Organic electroluminescent display device and method for fabricating the same
KR20080070429A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100885842B1 (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20090045536A (ko) 유기전계발광소자
EP3098856B1 (en) Active matrix electroluminescence device and method for fabricating the same
KR100615205B1 (ko) 광투과율을 개선시키는 구조의 유기 전계 발광 디스플레이소자 및 이의 제조 방법
KR20090046129A (ko) 유기전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020614

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070515

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020614

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20081010

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20081013

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120914

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130930

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20141001

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150930

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170720