[go: up one dir, main page]

KR100860214B1 - 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법 - Google Patents

집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법 Download PDF

Info

Publication number
KR100860214B1
KR100860214B1 KR1020037000957A KR20037000957A KR100860214B1 KR 100860214 B1 KR100860214 B1 KR 100860214B1 KR 1020037000957 A KR1020037000957 A KR 1020037000957A KR 20037000957 A KR20037000957 A KR 20037000957A KR 100860214 B1 KR100860214 B1 KR 100860214B1
Authority
KR
South Korea
Prior art keywords
subset
test
power supply
subsets
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020037000957A
Other languages
English (en)
Other versions
KR20030020941A (ko
Inventor
드종프란시스쿠스지엠
슈테르트로저에프
드윌데요하네스
덴베스텐제리트더블유
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20030020941A publication Critical patent/KR20030020941A/ko
Application granted granted Critical
Publication of KR100860214B1 publication Critical patent/KR100860214B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Glass Compositions (AREA)
  • Air Bags (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

집적 회로로의 전력 공급 접속부가 테스트된다. 전력 공급 접속부는 집적 회로의 전력 공급 도전체에 접속된다. 테스트를 위해서, 전류 인입 회로의 조합은 피 시험 전력 공급 접속부가 전력 공급 도전체에 접속되는 지점 부근에서 켜진다. 전류 인입 회로는 상당한 전류를 인입해서, 전력 공급 접속부가 사용중일 때는, 전력 공급 접속부에서의 감지가능한 전압 강하를 발생시킨다. 전류 인입 회로의 상이한 서브셋은 연속해서 작동된다. 에러에 의해서 모든 전류 인입 회로가 동시에 켜지는 것을 방지하기 위해, 각각의 서브셋의 작동은 이전의 서브셋의 작동의 완료를 나타내는 신호에 의해서 제어된다. 각각의 신호선이 각각의 서브셋에 제공되어서, 신호를 서브셋에 제공한다.

Description

집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법{TEST CIRCUIT}
본 발명은 집적 회로 및 이러한 집적 회로로의 다중 전력 공급 접속부의 동작을 테스트하는 것에 관한 것이다.
최근 집적 회로는 동일 전력 공급 전압용으로 상당수의 외부 전력 공급 핀을 구비하고 있다. 이 복수의 전력 공급 핀은, 전력 공급의 핀의 일부의 기능 불량이 통상적으로 회로 기능 테스트 중에는 나타나는 것이 아니기 때문에, 회로를 테스트하는 동안에 문제가 된다.
미국 특허 5,068,604호에는, 전력 공급 도전체에 따른 전압 강하를 관찰함으로써 집적 회로의 동일한 공급 전압용 다중 전력 공급 접속의 동작을 테스트하는 것이 공지되어 있다. 이를 위해, 관찰 가능한 전압 강하를 생성하기 위해 전력 공급으로부터 상당한 전류를 인입하는 전류 인입 회로(current drawing circuit)가 작동된다.
따라서, 전력 공급 접속은 예컨대, 집적 회로가 장착된 인쇄 회로 기판상의, 집적 회로의 내부와 집적 회로의 외부 모두에서 테스트될 수 있다.
추가 단계에서, 본 발명에 참조로 포함되고 본 출원의 발명자에 의한, 공개되지 않은 미국 출원 번호 90/790419호 및 대응하는 공개되지 않은 PCT 출원 번호 EP01/01508(출원인의 참조번호 PHNL 000063)에 공지된 바와 같이, 다른 외부 전력 공급 핀의 다른 위치에 접속된 집적 회로에 전력 공급 도전체를 제공하는 것이 공지되어 있다. 다수 전류 인입 회로가 전력 공급 도전체에 접속된 집적 회로에 접속되고, 각각의 외부 회로는 전력 공급 핀이 전력 공급 도전체에 접속되는 위치 중 각각의 하나 부근에 접속된다.
다른 전류 인입 회로를 다른 위치에 제공함으로써, 인입된 전류의 균형을 맞추는 공급 전류가 주로 피시험 공급 핀으로부터의 전력 공급 접속에 의해 전력 공급 도전체로 공급되는 것이 보장된다. 단일 위치에서 전력 공급 도전체로 접속된, 단일 전류 인입 회로가 제공된다면, 공급 전류는 그 위치에 인접한 전력 공급 도전체에 접속된 전력 공급 핀으로부터 주로 인입되어서, 다른 전력 공급 핀으로부터의 전류의 검출을 어렵게 한다.
일반적으로, 다수의 전류 입인 회로가 동시에 작동되어서는 안 된다. 각각의 전류 인입 회로는 상당한 전류를 인입시켜서 감지가능한 전압 강하를 생성한다. 모든 또는 다수의 전압 인입 회로를 동시에 작동시키는 것은 큰 합성 전류 및/또는 전압 소모로 인해서, 집적 회로를 손상시킨다. 전력 공급 도전체에 접속된 몇 개의 전류 인입 회로만을, 피시험 핀이 상기 전력 공급 도전체에 접속되는 위치 부근에서 동작시키면서, 한 번에 하나 또는 몇 개의 공급 핀만이 테스트된다.
공지된 테스트 회로의 동작은 바운더리 스캔 인터페이스(Boundary Scan Interface)을 통해서 입력된 커맨드에 의해 제어된다. 커맨드는 전류 인입 회로의 작동을 제어해서 과도한 전류 인입 회로가 동시에 작동되지 않는 것을 보장한다. 그러나, 예컨대 전력 공급 접속의 과도한 결함으로 인해서 또는 커맨드상의 에러 때문에 제어 인터페이스가 적절하게 동작하지 않으면, 과도한 수의 전류 인입 회로가 동시에 작동되어서 집적 회로에 손상을 가한다.
무엇보다도, 본 발명의 목적은 과도한 수의 전류 인입 회로가 동시에 동작하는 것에 기인한 손상으로부터 집적 회로를 보호하는 것이다.
본 발명은
- 전력 공급 도전체와,
- 각각의 위치에서 전력 공급 도전체에 연결된 스위칭 가능 테스트 전류 인입 회로와,
- 일 이상의 테스트 전류 인입 회로의 연속된 서로 다른 서브셋을 번갈아 작동시키고, 작동중에 흐르는 전류를 테스트하도록 배열된 테스트 회로 - 상기 테스트 회로는, 상기 서브셋 중 첫번째 서브셋의 작동의 완료를 나타내는 신호를 전송하기 위한, 상기 서브셋 중 첫번째 서브셋에 특정된 신호선을 포함하고, 적어도, 서브셋 중 첫번째 서브셋을 사용한 테스트가 오류 없음을 나타냈을 때 상기 연속된 서브셋 중 두번째 서브셋의 작동은 상기 신호선의 신호에 의해 제어됨-
를 포함하는 집적 회로를 제공한다.
따라서, 에러가 있는 경우에도, 전류 인입 회로의 서로 다른 서브셋에 대해 각각의 신호선을 사용하고 이전의 서브셋의 신호선이 이전의 서브셋이 동작 정지되어 있다는 것을 나타낼 때만 다음 서브셋이 동작될 수 있다는 것을 보장함으로써, 전류 인입 회로의 첫번째 및 두번째 서브셋이 동시에 작동될 수 없는 것이 보장된다.
본 발명에 따른 집적 회로의 실시예에서, 테스트 회로는 회로의 리셋에 의해 트리거된다(예컨대, 파워 온 리셋 또는 다른 타입의 리셋). 따라서, 전력 공급 접속부의 테스트는 심지어 스캔 체인을 로딩하지 않고도, 어떤 다른 테스트에 앞서서 수행될 수 있다. 다른 테스트에서 에러 결과를 내는 전력 공급 오류는 이들 다른 테스트가 수행되기 이전에 검출될 수 있다.
본 발명에 따른 집적 회로의 다른 실시예에 있어서, 전류 인입 회로의 서브셋의 작동은 전류 인입 회로의 이전의 서브셋을 사용한 테스트가 오류를 검출하지 않았다는 표시에 의해 트리거된다. 따라서, 전류 인입 회로의 서로 다른 서브셋의 작동의 순서를 정하기 위한 추가적인 신호선이 필요없다. 테스트 중 하나가 오류를 나타내는 경우에, 더 이상의 테스트는 수행되지 않아서, 데미지의 위험성을 감소시킨다.
도 1은 회로를 도시하는 도면,
도 2는 다른 회로를 도시하는 도면.
도 1은 집적 회로의 일부를 도시하는 도면이다. 이 집적 회로는 집적 회로의 전력 공급 핀(10a-c) 및 각각의 전력 공급 접속부(18a-c)를 통해서 접속된 전력 공급 도전체(12)를 포함한다. 집적 회로는 또한 전압 강하 측정 회로(11a-c), 제어 스위치(13a-k), 전류원(14a-e), 제어 회로(16a-c) 및 추가 전력 공급 도전체(17)를 포함한다. 전력 공급 도전체(12)는 다수의 전류원(14a-e)을 통해서 추가 전력 공급 도전체(17)에 연결되어 있다. 제어 스위치(13a-k)는 제어 회로(16a-c)에 의해 제어된다. 전압 강하 측정 회로(11a-c)는 전력 공급 접속부(18a-c) 각각으로 두 지점에서 연결된다. 제어 회로(16a-c)는 체인으로 연결되며, 이 체인의 각각의 제어 회로는 체인형으로 다음 제어 회로(16a-c)에 연결된 출력단을 갖는다.
전력 공급 도전체(12)는 집적 회로에서 메모리, 프로세서 코어 등과 같은 일반 동작 회로(도시 생략)에 공급 전력 및 공급 전류를 분배하는 역할을 한다. 집적 회로가 인쇄 회로 기판(도시 생략)과 같은 캐리어에 장착될 때, 공급 핀(10a-c)은 인쇄 회로 기판상의 일 이상의 공급선(도시 생략)에 전기적으로 접속된다. 전류는 공급 핀(10a-c)을 통해서 인쇄 회로 기판으로부터 전력 공급 도전체(12)로 공급된다.
도 1에 도시된 구성요소는 전류가 전력 공급 핀(10a-c) 각각으로부터 일정하게 공급되는지를 테스트하는 역할을 한다.
동작시에, 각각의 전력 공급 핀(10a-c)으로부터의 전류는 연속적으로 검출된다. 공급 핀(10a-c)으로부터의 전류를 테스트하기 위해, 제어 회로(16a-c)는 전류원들(14a-e) 중 하나 이상의 전류원으로 이루어진 서브셋을 작동시켜서(도전시켜서), 전류원(14a-e)의 이 서브셋만이 전력 공급 도전체(12)로부터 전류를 인입한다.
제 1 제어 회로(16a)는 예컨대 제 1, 제 2, 및 제 3 전류원(14a-c)이 전력 공급 도전체(12)로부터 전류를 인입하게 한다. 제 2 전류원(14b)은 주로 제 1 전력 공급 접속부(18a)로부터 전류를 인입한다. 제 1 및 제 3 전류원은 제 2 전류원(14b)이 인입하는 이 전류가 다른 전력 공급 접속부로부터의 전류로 인해서 상당히 감소되는 것을 방지한다. 제 1 제어 회로(16a)가 제 1, 제 2, 제 3 전류원(14a-c)을 작동시켰을 때, 제 1 제어 회로(16a)는 제 1 전압 강하 측정 회로(11a)로부터의 전류 검출 결과를 판독한다.
제 1 전압 강하 측정 회로(11a)는 전력 공급 접속부(18a)의 일부분(19)에 대한 전압 강하를 임계값과 비교해서, 그 비교 결과를 제 1 제어 회로(16a)에 출력한다. 이 전압 강하는 (존재한다면) 일부분(19)의 (작은) 기생 저항과 접속부(18a)를 지나는 공급 전류의 결과이다. 일단 비교 결과가 획득되면, 제 1 제어 회로(16a)는 제 1, 제 2, 제 3 전류원(14a-c)의 동작을 중지시킨다.
제 1 제어 회로(16a)는 그 출력단에서 전류원(14a-c)이 작동을 멈추었음을 신호선(5a)을 통해서 제 2 제어 회로(16b)로 알린다. 이에 응답해서, 제 2 제어 회로는 테스트의 일부를 개시하고, 제 2, 제 3 및 제 4 전류원(14b-d)을 작동시키고, 제 2 전력 공급 접속부(18b)를 지나는 전류를 측정한다. 이 측정이 종료되면, 제 2 제어 회로(16b)는 전류원(14b-d)의 작동을 중지시키고, 완료 신호를 신호선(5b)을 통해서 다음 제어 회로(16c)로 전송한다. 이 제어 회로(16a-c)는 하나씩 차례로 동작하며, 각 제어 회로는 전류원(14a-e)의 서브셋을 작동시킨다. 모든 전류원(14a-e)이 동시에 작동되지는 않는다.
일 실시예에서, 제어 회로는 클록(도시 생략)의 제어 하에 있고, 제어 신호를 수신해서 클록 에지에서 이전 회로로부터의 테스트를 개시한다. 다른 실시예에서, 제어 회로는 비동기식이고, 이전 제어 회로부터의 신호의 트랜지션에 대한 테스트를 개시한다.
비록 도 1에서 특정 실시예를 도시했지만, 본 발명을 벗어남 없이 다른 실시예가 가능하다는 것은 자명하다. 예컨대, 일반적으로 더 많은 수의 전력 공급 접속부(18a-c) 및 전류원(14a-e)이 전력 공급 도전체(12)에 접속될 것이다. 또한, 작동되는 전류원의 수는 다양하다. 예컨대, 어떤 경우에는, 제어 회로는 단일 전류원만을 작동시키고, 다른 경우에는, 제어 회로는 세 개이상의 전류원을 작동시킨다. 이는 다른 전력 공급 접속부의 영향을 차단할 필요가 있는 정도에 달려 있고, 이는 집적 회로의 소망의 정확성 및 토폴로지에 달려 있다. 전류원(14a-e) 대신에, 다른 전류 인입 구성요소 등이 사용될 수 있다.
도 1에는 단일 체인에서 서로 작동시키는 제어 회로(16a-c)가 도시되어 있다. 그러나, 본 발명을 벗어남 없이, 제어 회로는 더 복잡한 순서로 서로 작동시킬 수 있다.
도 2에는 제어 회로(20, 22a-c, 24a-c) 사이의 접속이 도시되어 있다. 이 배열에서, 제 1 체인의 제어 회로들(22a-c)은 신호선(26a-b)을 통해 순서대로 후속 제어 회로를 작동시키고, 제 2 분기의 제어 회로들(24a-c)은 신호선(28a, b)을 통해 순서대로 후속 제어 회로를 작동시킨다. 이러한 구조는 예컨대, 집적 회로에서 제 1 체인의 제어 회로(22a-c)에 의해 제어되는 전류 인입 회로가 제 2 체인의 제어 회로(24a-c)에 의해 제어되는 전류 인입 회로로부터 충분한 거리에 있을 때 사용될 수 있다. 따라서 테스트 속도는 증가된다.
제어 회로(16a-c, 20, 22a-c, 24a-c)로부터 다른 제어 회로로 제어 신호를 전송하기 위해 다양한 타입의 신호선(5a-c, 26a-b, 28a-b)이 사용될 수 있다. 일 실시예에서, 테스트가 완료되었음을 나타내기 위해, "준비" 신호 출력이 사용된다. 본 실시예에서, 테스트는 모든 전력 공급 접속에 대해 수행되는 것이 바람직하고, 이들 테스트의 결과는 시프트 레지스터를 통해서 판독되거나, "논리합(and)"되어서 전력 공급 접속부에 오류가 있는지 여부를 나타내는 단일 오류(single fail)/오류 없음(no fail) 결과를 형성한다.
바람직한 실시예에서, 이를 위해 제어 회로의 테스트 결과 출력이 사용된다. 본 실시예에서, 모든 제어 회로는 테스트 개시시에 "오류" 상태로 리셋된다. 전압 강하 측정 회로(11a-c)가 피시험 회로에 전류가 흐른다는 것을 감지했을 때, 제어 회로는 오류 없음 상태로 설정된다. 제어 회로의 상태를 나타내는 신호는 테스트의 개시를 제어하기 위해서 다음 제어 회로로 전송된다. 따라서, 제어 회로는 이전 단계 중 어느 것에서 오류를 검출했을 때, 테스트를 개시하지 않을 것이다. 제어 회로의 체인(또는 체인들)의 끝에서, 마지막 제어 회로의 출력은 집적 회로가 전력 공급 오류를 가지고 있지 않은지를 판정하기 위해 판독될 필요가 있다.
테스트의 개시는 스캔 체인(도시 생략)으로부터의 커맨드에 의해 제어될 수 있다. 그러나 바람직한 실시예에서, 테스트는 집적 회로의 리셋 입력단(도시 생략) 의 신호에 의해 또는 전력 상승을 검출해서 이를 리셋 입력단에 신호 전송하는 회로에 의해 개시된다. 이러한 리셋 입력단은 집적 회로의 다양한 기능 소자(도시 생략)에 연결되고, 집적 회로의 일반(비-테스트) 작동시에는, 일반 동작을 개시하는 적절한 초기 상태로 이들 기능 소자를 설정하는 기능을 가진다. 전력 공급 테스트를 트리거하기 위해 리셋 입력을 사용함으로써(바람직하게는 테스트에 따라서, 집적 회로로의 신호가 리셋 중에 확인됨), 전력 공급 테스트가 집적 회로의 개시시에 수행되고, 다른 테스트보다 앞서서 시작된다.
테스트의 개시시에 임의의 에러에 대한 영향을 제거하고, 다른 테스트를 방해하는 전력 공급 오류가 있는 경우에 테스트의 개시시에 테스트를 중지시키는 것을 가능하게 하는 이점을 가진다. 전류 인입 회로(14a-e)의 동시 작동을 방지하기 위한 특정 측정(신호선(5a-c)과 같은)이 제공되지 않을 때, 이러한 이점이 유지된다는 것은 자명할 것이다. 이러한 신호선의 사용이 리셋시의 전력 공급 테스트의 경우에 특히 유익하지만, 이런 경우에 에러로 인한 손상의 위험을 검출하기 위해 전류 인입 회로를 켜기 전에 테스트 회로는 독립적으로 테스트될 수 없다.

Claims (5)

  1. 전력 공급 접속부가 접속된 전력 공급 도전체와,
    각각의 위치에서 상기 전력 공급 도전체에 연결된 스위칭 가능한 테스트 전류 인입 회로와,
    일 이상의 테스트 전류 인입 회로의 연속된 서로 다른 서브셋을 번갈아 작동시키고, 작동중에 흐르는 전류를 테스트하도록 배열된 테스트 회로 - 상기 테스트 회로는, 상기 서브셋 중 첫번째 서브셋의 작동의 완료를 나타내는 신호를 전송하기 위한, 상기 서브셋 중 첫번째 서브셋에 특정된 신호선을 포함하고, 적어도, 상기 서브셋 중 첫번째 서브셋을 사용한 테스트가 오류 없음을 나타냈을 때, 상기 연속된 서브셋 중 두번째 서브셋의 작동은 상기 신호선의 상기 신호에 의해 제어됨-
    를 포함하는
    집적 회로.
  2. 제 1 항에 있어서,
    상기 서브셋의 각각의 서브셋의 작동의 완료를 나타내는 신호를 각각 전송하기 위한, 상기 서브셋의 체인의 각각의 서브셋에 특정된 각각의 신호선을 포함하고, 적어도, 상기 서브셋의 체인의 각각의 서브셋을 사용하는 테스트가 오류 없음을 나타냈을 때, 상기 체인의 각각의 연속된 서브셋의 작동은 상기 체인의 서브셋 중 이전의 서브셋용 신호선 상의 신호에 의해 제어되는
    집적 회로.
  3. 제 1 항에 있어서,
    상기 집적 회로의 기능 회로를 리셋하는 전체 리셋 입력을 포함하고, 상기 테스트 회로는 리셋 신호에 응답해서 상이한 서브셋을 번갈아 작동시키는 것을 개시하도록 배열된
    집적 회로.
  4. 제 1 항에 있어서,
    상기 신호선 상의 신호는 대응하는 서브셋의 작동 중의 테스트의 오류 또는 오류 없음 결과를 나타내는 신호이고, 상기 테스트 회로는 적어도 대응하는 서브셋의 작동 중의 테스트가 수행될 때까지 상기 신호선 상에서의 오류를 나타내도록 배열되며, 연속된 서브셋 중 적어도 하나는 이전의 서브셋의 작동 중의 테스트에서 오류 없음 결과가 나타나는 경우에만 작동되는
    집적 회로.
  5. 집적 회로의 전력 공급 도전체로부터 전류를 인입하는 일 이상의 테스트 전류 인입 회로의 상이한 서브셋의 작동 중에 흐르는 전류를 테스트하는 단계와,
    적어도, 상기 서브셋 중 첫번째 서브셋을 사용하는 테스트가 오류 없음을 나타낼 때, 상기 서브셋 중 첫번째 서브셋에 대한 특정된 신호선에, 상기 서브셋 중 첫번째 서브셋의 작동의 완료를 나타내는 신호를 생성하는 단계와,
    상기 상이한 서브셋 중 연속된 서브셋을 번갈아 작동시키는 단계를 포함하며,
    상기 서브셋 중 두번째 서브셋의 작동은 상기 서브셋 중 첫번째 서브셋의 작동의 완료를 나타내는 신호에 의해 제어되는
    집적 회로로의 전력 공급 접속부를 테스트하는 방법.
KR1020037000957A 2001-05-23 2002-05-21 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법 Expired - Fee Related KR100860214B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01201973.3 2001-05-23
EP01201973 2001-05-23
PCT/IB2002/001817 WO2002095430A2 (en) 2001-05-23 2002-05-21 Test circuit

Publications (2)

Publication Number Publication Date
KR20030020941A KR20030020941A (ko) 2003-03-10
KR100860214B1 true KR100860214B1 (ko) 2008-09-24

Family

ID=8180369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037000957A Expired - Fee Related KR100860214B1 (ko) 2001-05-23 2002-05-21 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법

Country Status (6)

Country Link
EP (1) EP1435004B1 (ko)
JP (1) JP4090891B2 (ko)
KR (1) KR100860214B1 (ko)
AT (1) ATE339695T1 (ko)
DE (1) DE60214746T2 (ko)
WO (1) WO2002095430A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172347B1 (ko) * 1995-12-23 1999-03-30 김광호 반도체 메모리장치의 병렬테스트 회로
JPH11237441A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法
WO2001063310A1 (en) * 2000-02-23 2001-08-30 Koninklijke Philips Electronics N.V. Integrated circuit with test interface

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0306656A1 (de) * 1987-08-20 1989-03-15 Siemens Aktiengesellschaft Einrichtung zur Prüfung von IC-Bausteinen
DE69518973T2 (de) * 1995-05-19 2001-02-22 Stmicroelectronics S.R.L., Agrate Brianza Elektronische Schaltung mit mehreren Banddrähten, Herstellungsmethode und Testverfahren des Banddrahtzusammenhangs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172347B1 (ko) * 1995-12-23 1999-03-30 김광호 반도체 메모리장치의 병렬테스트 회로
JPH11237441A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路装置、半導体集積回路装置の製造方法、及び半導体集積回路装置の検査方法
WO2001063310A1 (en) * 2000-02-23 2001-08-30 Koninklijke Philips Electronics N.V. Integrated circuit with test interface

Also Published As

Publication number Publication date
JP4090891B2 (ja) 2008-05-28
WO2002095430A2 (en) 2002-11-28
JP2004531728A (ja) 2004-10-14
KR20030020941A (ko) 2003-03-10
EP1435004A2 (en) 2004-07-07
DE60214746T2 (de) 2007-12-06
ATE339695T1 (de) 2006-10-15
EP1435004B1 (en) 2006-09-13
WO2002095430A3 (en) 2004-04-22
DE60214746D1 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
US7890822B2 (en) Tester input/output sharing
EP1547270A1 (en) Aircraft multi-function wire and insulation tester
CN108614205B (zh) 具自我检测功能的测试电路板及其自我检测方法
US6369601B1 (en) Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same
JP2009523229A (ja) テスト可能な集積回路およびｉｃテスト法
EP3660526B1 (en) Test system with embedded tester
US5909034A (en) Electronic device for testing bonding wire integrity
JPS6326585A (ja) Ｖｌｓｉ集積回路の検査回路と検査方法
CN114325539A (zh) 用于微控制器单元和天线的两步自测电路
US11587634B2 (en) Integrated circuit test apparatus
KR100860214B1 (ko) 집적 회로 및 집적 회로로의 전력 공급 접속부를 테스트하는 방법
US11500017B1 (en) Testing memory elements using an internal testing interface
US4864219A (en) Method and apparatus for verifying proper placement of integrated circuits on circuit boards
US6765403B2 (en) Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time
US20060087307A1 (en) Single pin multilevel integrated circuit test interface
JPH08507610A (ja) プリング抵抗を備える接続部をテストする装置
US7030794B2 (en) System, method, and software for testing electrical devices
US6738940B1 (en) Integrated circuit including a test signal generator
JP3391302B2 (ja) 半導体試験装置
JP2002139551A (ja) 半導体試験装置
CN117330934A (zh) 一种适用于边界扫描模拟测试卡安全上电检测电路及方法
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
US5130648A (en) Instrument for checking the operational state of an ic-circuit
JP4477211B2 (ja) 回路基板検査装置
US8729921B2 (en) Terminal discriminating apparatus and terminal discriminating method using the same

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20030122

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070521

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20070907

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080905

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080918

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20110901

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120917

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120917

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140809