[go: up one dir, main page]

KR100859522B1 - Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays - Google Patents

Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays Download PDF

Info

Publication number
KR100859522B1
KR100859522B1 KR1020020035357A KR20020035357A KR100859522B1 KR 100859522 B1 KR100859522 B1 KR 100859522B1 KR 1020020035357 A KR1020020035357 A KR 1020020035357A KR 20020035357 A KR20020035357 A KR 20020035357A KR 100859522 B1 KR100859522 B1 KR 100859522B1
Authority
KR
South Korea
Prior art keywords
electrode
driving electrode
liquid crystal
substrate
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020035357A
Other languages
Korean (ko)
Other versions
KR20040000186A (en
Inventor
엄윤성
홍권삼
이한주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020035357A priority Critical patent/KR100859522B1/en
Publication of KR20040000186A publication Critical patent/KR20040000186A/en
Application granted granted Critical
Publication of KR100859522B1 publication Critical patent/KR100859522B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터 기판, 색필터 기판 및 액정 표시 장치에 관한 것으로 본 발명에 따른 액정 표시 장치는 절연 기판 위에 색을 표현하기 위한 적, 청, 녹색 색필터, 차광 패턴, 기준 전극을 포함하는 상부 기판, 게이트 배선, 데이터 배선, 화소 전극 및 이들과 연결되어 있는 박막 트랜지스터를 포함하는 하부 기판, 상부 및 하부 기판 사이에 충진되어 있는 액정을 포함하고, 상부 기판 및 하부 기판 중 하나에 형성되어 있으며 액정을 배향하는 전계를 형성하는 수단을 구비한다. The present invention relates to a thin film transistor substrate, a color filter substrate, and a liquid crystal display device. The liquid crystal display device according to the present invention includes a red, blue, green color filter, a light shielding pattern, and a reference electrode for expressing a color on an insulating substrate. A lower substrate including a substrate, a gate wiring, a data wiring, a pixel electrode, and a thin film transistor connected thereto, and a liquid crystal filled between the upper and lower substrates, and formed on one of the upper and lower substrates. Means for forming an electric field to orientate.

액정표시장치, 전극, 액정, 전기장LCD, electrode, liquid crystal, electric field

Description

박막 트랜지스터 기판, 색필터 기판 및 액정 표시 장치{Thin firm transistor array panels, color filter array panels and liquid crystal displays}Thin firm transistor array panels, color filter array panels and liquid crystal displays

도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다. 1A is a layout view of a thin film transistor substrate according to a first exemplary embodiment of the present invention.

도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다. FIG. 1B is a cross-sectional view taken along line Ib-Ib 'of FIG. 1A.

도 2는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다.2 is a cross-sectional view of a thin film transistor substrate according to a second exemplary embodiment of the present invention.

도 3a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.3A is a layout view of a thin film transistor substrate according to a third exemplary embodiment of the present invention.

도 3b는 도 3b의 IIIb-IIIb'선에 대한 단면도이다.3B is a cross-sectional view taken along line IIIb-IIIb 'of FIG. 3B.

도 4 내지 도 8은 본 발명의 제 4 내지 제8 실시예에 따른 박막 트랜지스터 기판의 단면도이다.4 to 8 are cross-sectional views of the thin film transistor substrate according to the fourth to eighth embodiments of the present invention.

도 9a는 본 발명의 제9 실시예에 따른 색필터 기판의 배치도이다.9A is a layout view of a color filter substrate according to a ninth embodiment of the present invention.

도 9b는 도 9b의 IX-IX'선에 대한 단면도이다.FIG. 9B is a cross-sectional view taken along line IX-IX 'of FIG. 9B.

도 10은 본 발명의 제10 실시예에 따른 색필터 기판의 단면도이다.10 is a cross-sectional view of a color filter substrate according to a tenth embodiment of the present invention.

도 11a는 본 발명의 제11 실시예에 따른 색필터 기판의 배치도이다.11A is a layout view of a color filter substrate according to an eleventh embodiment of the present invention.

도 11b는 도 11a의 XI-XI'선에 대한 단면도이다.FIG. 11B is a cross-sectional view taken along line XI-XI ′ of FIG. 11A.

도 12a 내지 도 14b는 본 발명에 따른 액정 표시 장치의 동작을 설명하기 위한 도면이다. 12A to 14B are diagrams for describing an operation of the liquid crystal display according to the present invention.                 

※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※

95 : 보조 게이트 패드 97 : 보조 데이터 패드95: auxiliary gate pad 97: auxiliary data pad

110 : 절연 기판 121 : 게이트선110: insulated substrate 121: gate line

123 : 게이트 전극 125 : 게이트 패드123: gate electrode 125: gate pad

131 : 유지 전극선 140 : 게이트 절연층131: sustain electrode line 140: gate insulating layer

151, 153, 157, 159 : 반도체층 161, 162, 163, 165, 169 : 저항성 접촉층151, 153, 157, 159: semiconductor layer 161, 162, 163, 165, 169: ohmic contact layer

171 : 데이터 선 173 : 소스 전극171: data line 173: source electrode

175 : 드레인 전극 177 : 유지 전극175: drain electrode 177: sustain electrode

179 : 데이터 패드 190 : 화소 전극179: data pad 190: pixel electrode

201a, 202a, 203a, 204a : 구동 전극 201b, 202b, 203b, 204b : 구동 전극선201a, 202a, 203a, 204a: drive electrode 201b, 202b, 203b, 204b: drive electrode line

220 : 차광 패턴 230R : 적색 필터220: shading pattern 230R: red filter

230G : 녹색 필터 230B : 청색 필터230G: Green Filter 230B: Blue Filter

270 : 기준 전극270 reference electrode

본 발명은 광시야각을 구현하는 박막 트랜지스터 기판, 색필터 기판 및 액정 표시 장치에 관한 것이다. The present invention relates to a thin film transistor substrate, a color filter substrate, and a liquid crystal display device for implementing a wide viewing angle.                         

액정 표시 장치는 블랙 매트릭스(black matrix : BM)를 포함하는 색필터와, 색필터 위에 투명한 기준 전극이 형성된 상부 기판과, 입력되는 주사 신호에 따라 화상 신호를 전달 또는 차단하는 스위칭 소자(Thin film transistor)를 포함하는 하부 기판으로 구성되며 이들 기판 사이에 액정이 충진되어 있다. The liquid crystal display includes a color filter including a black matrix (BM), an upper substrate on which a transparent reference electrode is formed on the color filter, and a switching element that transmits or blocks an image signal according to an input scan signal. It is composed of a lower substrate including a) and the liquid crystal is filled between these substrates.

이들 중 하부 기판과 상부 기판 사이에 주입되는 액정은 일반적으로 꼬여진 네마틱(Twisted Nematic : 이하 TN 이라 함) 액정이 사용된다. TN 액정 분자들은 가늘고 긴 막대모양을 가지며 일정한 길이(pitch)를 가지고 나선상으로 꼬여있어 액정 분자의 장축의 배열 방위가 연속적으로 변화되는 뒤틀린 구조를 갖는다. Among them, the liquid crystal injected between the lower substrate and the upper substrate is generally a twisted nematic (hereinafter referred to as TN) liquid crystal. TN liquid crystal molecules have a long, thin rod shape, have a constant pitch, twist in a spiral shape, and have a twisted structure in which the long-axis alignment direction of the liquid crystal molecules is continuously changed.

TN 액정을 이용한 액정 표시 장치에서는 입사한 편광이 분자의 장축과 단축의 배열에 따라 각기 다른 광시야각적 특성을 나타낸다. 액정 표시 장치의 시야각은 나선구조의 액정 분자들의 장축을 따라 형성되므로, 보는 각도에 따라 분자의 장축이 변하게 된다. 이러한 액정 표시 장치에서는 수평 방향에 대해서 대칭적인 시야각을 가지며 수직 방향에 대해서는 비대칭적인 시야각을 가지며, 특히 셀의 중심에서의 액정 경사 방위와 시야각이 일치하는 방향에서는 계조 반전(gray level)현상이 나타난다. 따라서 수평 방향의 시야각에 대해서는 광투과율이 비교적 대칭적으로 분포하지만 상하방향에 대해서는 광투과율이 비대칭적으로 분포하기 때문에 상하방향의 시야각에서는 이미지가 반전되는 범위가 발생하여 시야각이 좁아지는 문제가 있다. In a liquid crystal display device using a TN liquid crystal, the incident polarized light exhibits different optical viewing angle characteristics according to the arrangement of the long axis and the short axis of the molecule. Since the viewing angle of the liquid crystal display device is formed along the long axis of the liquid crystal molecules of the spiral structure, the long axis of the molecule changes according to the viewing angle. Such a liquid crystal display has a symmetrical viewing angle with respect to the horizontal direction and an asymmetrical viewing angle with respect to the vertical direction. In particular, a gray level phenomenon occurs in a direction in which the liquid crystal tilt direction and the viewing angle at the center of the cell coincide with each other. Therefore, the light transmittance is distributed relatively symmetrically with respect to the horizontal viewing angle, but the light transmittance is distributed asymmetrically with respect to the up and down directions, so that an image inversion is generated at the viewing angle in the up and down directions, thereby narrowing the viewing angle.

여기서 디스코틱 계열(Discotic)의 보상판을 적용하여 시야각을 개선할 수는 있으나 계조 반전을 개선하는 것은 어렵다. In this case, the viewing angle may be improved by applying a discotic-based compensation plate, but it is difficult to improve the gray level reversal.                         

광시야각 특성을 갖는 액정 모드는 평면 구동(in-plane-switching : 이하 IPS라 칭함) 모드와 수직 배향(Vertically aligned mode : 이하 VA라 칭함) 모드 등이 있다. The liquid crystal mode having a wide viewing angle characteristic includes an in-plane-switching (hereinafter referred to as IPS) mode and a vertically aligned mode (hereinafter referred to as VA) mode.

IPS 모드는 동일한 기판에 공통 전극과 화소 전극이 소정 간격 이격하여 형성된 구조이며, 화소 전극과 기준 전극 사이에 분포하는 횡전계에 의해 보는 방향에 따라 액정 분자의 굴절율의 변화가 작으므로 시야각이 개선된다. 그러나 횡전계 방식 모드는 단일 화소 상에 기준 전극과 화소 전극이 동시에 형성되므로 액정 패널의 개구율이 감소하고, 휘도 특성이 좋지 않으며 응답 속도가 느린 단점이 있다. The IPS mode is a structure in which the common electrode and the pixel electrode are spaced apart from each other on the same substrate by a predetermined interval, and the change of the refractive index of the liquid crystal molecules is small depending on the direction viewed by the transverse electric field distributed between the pixel electrode and the reference electrode, thereby improving the viewing angle. . However, in the transverse electric field mode, since the reference electrode and the pixel electrode are simultaneously formed on a single pixel, the aperture ratio of the liquid crystal panel is reduced, the luminance characteristic is poor, and the response speed is slow.

VA 모드는 액정이 대칭적인 배열이 용이하며 광시야각과 빠른 응답 특성을 가진다. 이와 같은 수직 배향 모드를 사용하여 PVA(patterned vertical alignment)와 같은 멀티 도메인을 형성하여 광시야각 특성을 개선할 수 있으나 도메인을 형성하기 위한 공정이 복잡하며 화소의 구조도 복잡하다. 또한, 네가티브(negative) 액정을 사용함에 따라 고전압 구동이 필요하고, 개구율이 낮으며 응답 속도에서도 액정 자체의 복원력을 이용하므로 응답 속도 향상에 한계가 있다. VA mode facilitates symmetrical arrangement of liquid crystals, and has a wide viewing angle and fast response characteristics. Such a vertical alignment mode can be used to form a multi-domain such as patterned vertical alignment (PVA) to improve the wide viewing angle characteristics, but the process for forming the domain is complicated and the pixel structure is complicated. In addition, since the use of negative liquid crystals requires high voltage driving, the aperture ratio is low, and the resiliency of the liquid crystal itself is used even at the response speed, thereby limiting the response speed.

이러한 이유로 액정 표시 장치가 대형화 되어감에 따라 액정 표시 장치의 광시야각과 빠른 응답 특성이 요구된다. For this reason, as the liquid crystal display becomes larger, a wide viewing angle and a quick response characteristic of the liquid crystal display are required.

본 발명은 상기한 문제점을 해결하기 위한 것으로써 광시야각과 빠른 응답 특성을 갖는 액정 표시 장치 및 그의 제조 방법을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device having a wide viewing angle and a quick response characteristic and a method of manufacturing the same.

본 발명은 광시야각을 구현하기 위한 박막 트랜지스터 기판, 색필터, 액정 표시 장치에 관한 것이다. The present invention relates to a thin film transistor substrate, a color filter, and a liquid crystal display device for implementing a wide viewing angle.

구체적인 본 발명에 따른 박막 트랜지스터 기판은 절연 기판 위에 형성되어 있는 게이트 선, 게이트선의 일부인 게이트 전극, 게이트선의 일단에 연결되어 있는 게이트 패드를 포함하는 게이트 배선, 기판 위에 형성되어 있는 게이트 절연층, 게이트 절연층의 소정 영역에 형성되어 있는 반도체층, 반도체층 위에 일정거리 이격되어 대향되도록 형성되어 있는 저항성 접촉층, 게이트 절연층 위에 형성되어 있으며 게이트선과 교차하여 화소 영역을 정의하는 데이터 선, 데이터선의 분지이며 저항성 접촉층의 일측과 연결되어 있는 소스 전극, 소스 전극과 대향하며 저항성 접촉층의 타측에 형성되어 있는 드레인 전극, 데이터선의 일단에 연결되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 제1 접촉구를 포함하는 보호층, 보호층 위에 형성되며 제1 접촉구를 통해 드레인 전극과 연결되어 있으며 노출구를 가지는 화소 전극을 포함하고, 게이트 배선 또는 데이터 배선과 동일한 층에 형성되어 있으며 노출구와 대응하는 위치에 배치되어 있는 구동 전극, 구동 전극의 일단에 연결되어 구동 전극에 전원을 인가하기 위한 구동 전극선을 포함한다. A thin film transistor substrate according to the present invention includes a gate line formed on an insulating substrate, a gate electrode which is a part of the gate line, a gate wiring including a gate pad connected to one end of the gate line, a gate insulating layer formed on the substrate, and gate insulation A semiconductor layer formed in a predetermined region of the layer, an ohmic contact layer formed to be spaced apart from each other by a predetermined distance on the semiconductor layer, and a data line and a data line formed on the gate insulating layer and defining a pixel region crossing the gate line. A source electrode connected to one side of the ohmic contact layer, a drain electrode facing the source electrode and formed on the other side of the ohmic contact layer, a data line including a data pad connected to one end of the data line, and formed on the data line. Including a first contact hole A protective layer, which is formed on the protective layer, is connected to the drain electrode through the first contact hole and includes a pixel electrode having an exposure hole, and is formed on the same layer as the gate wiring or data wiring and disposed at a position corresponding to the exposure hole. And a driving electrode line connected to one end of the driving electrode for applying power to the driving electrode.

여기서 구동 전극은 원 또는 3점 이상의 꼭지점을 가진 정다각형으로 화소 영역의 가운데 또는 화소 영역의 가장자리에 대응되도록 형성되어 있는 것이 바람직하다In this case, the driving electrode is a regular polygon having a vertex of at least three points or more, and is preferably formed to correspond to the center of the pixel area or the edge of the pixel area.

또한, 본 발명에 따른 색기판은 절연 기판 위에 매트릭스 형상으로 형성되어 있는 차광 패턴, 차광 패턴 위에 형성되어 있는 적색, 청색, 녹색 색필터, 색필터 위에 형성되어 있는 제1 층간 절연층, 제1 층간 절연층 위의 소정 영역에 형성되어 있는 구동 전극 및 구동 전극의 일단에 연결되어 구동 전극에 전원을 인가하기 위한 구동 전극선, 구동 전극 위에 형성되어 있는 제2 층간 절연층, 제2 층간 절연층 위에 형성되어 있는 기준 전극을 포함한다. In addition, the color substrate according to the present invention includes a light shielding pattern formed in a matrix shape on an insulating substrate, a red, blue, green color filter formed on the light shielding pattern, a first interlayer insulating layer and a first interlayer formed on the color filter. A driving electrode line formed in a predetermined region on the insulating layer and a driving electrode line connected to one end of the driving electrode to apply power to the driving electrode, a second interlayer insulating layer formed on the driving electrode, and a second interlayer insulating layer And a reference electrode.

여기서 구동 전극은 원 또는 3점 이상의 꼭지점을 가진 정다각형으로 색필터의 가운데 또는 가장자리에 대응되도록 형성되어 있는 것이 바람직하다. Here, the driving electrode is a regular polygon having a vertex of at least three points or more, and is preferably formed to correspond to the center or edge of the color filter.

그리고 본 발명에 따른 액정 표시 장치는 절연 기판 위에 색을 표현하기 위한 적, 청, 녹색 색필터, 차광 패턴, 기준 전극을 포함하는 상부 기판, 게이트 배선, 데이터 배선, 화소 전극 및 이들과 연결되어 있는 박막 트랜지스터를 포함하는 하부 기판, 상부 및 하부 기판 사이에 충진되어 있는 액정을 포함하고, 상부 기판 및 하부 기판 중 하나에 형성되어 있으며 액정을 배향하는 전계를 형성하는 수단을 구비한다. In addition, the liquid crystal display according to the present invention includes red, blue, and green color filters, light blocking patterns, upper substrates including reference electrodes, gate wirings, data wirings, pixel electrodes, and the like, for expressing colors on an insulating substrate. And a means for forming an electric field including a liquid crystal filled between the lower substrate, the upper substrate, and the lower substrate including the thin film transistor, and formed on one of the upper substrate and the lower substrate.

여기서 전계를 형성하는 수단은 기준 전극과 색필터 사이에 기준 전극과 절연되도록 형성되어 있고, 또는 데이터 배선 또는 게이트 배선과 동일한 층에 형성되어 있는 것이 바람직하다. The means for forming the electric field is preferably formed between the reference electrode and the color filter so as to be insulated from the reference electrode, or is formed on the same layer as the data wiring or the gate wiring.

그리고 전계를 형성하는 수단은 도전성 금속으로 형성된 구동 전극, 구동 전극에 전원을 인가하기 위한 구동 전극선으로 이루어지며, 구동 전극은 화소 전극 또는 색필터의 가운데 또는 가장자리에 대응되도록 형성되는 것이 바람직하다. The means for forming the electric field may include a driving electrode formed of a conductive metal and a driving electrode line for applying power to the driving electrode, and the driving electrode may be formed to correspond to the center or the edge of the pixel electrode or the color filter.

또한, 구동 전극과 대응되는 화소 전극 또는 기준 전극에는 노출구가 형성되 어 있으며, 화소 전극과 기준 전극 사이에 형성되는 전계가 구동 전극과 기준 전극 사이에 형성되는 전계보다 크게 하며, 구동 전극은 원 또는 3개 이상의 꼭지점을 가지는 정다각형으로 형성되어 있는 것이 바람직하다. In addition, an exposure opening is formed in the pixel electrode or the reference electrode corresponding to the driving electrode, and an electric field formed between the pixel electrode and the reference electrode is larger than an electric field formed between the driving electrode and the reference electrode, and the driving electrode is a circle or It is preferable that it is formed in the regular polygon which has three or more vertices.

이제 본 발명에 따른 실시예를 첨부된 도면과 함께 상세히 설명한다. Embodiments according to the present invention will now be described in detail with the accompanying drawings.

[제1 실시예][First Embodiment]

도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 1b는 도 1a의 Ib-Ib′선에 대한 단면도이다.  1A is a layout view illustrating a thin film transistor substrate according to a first exemplary embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line Ib-Ib ′ of FIG. 1A.

도 1a 내지 도 1b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 게이트 배선(121, 123, 125), 구동 전극(201a), 구동 전극선(201b)이 형성되어 있다. As illustrated in FIGS. 1A to 1B, gate wirings 121, 123, and 125, a driving electrode 201a, and a driving electrode line 201b are formed on the transparent insulating substrate 110.

게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일단에 연결되어 있으며 외부로부터 게이트 신호를 인가 받아 게이트선(121)으로 전달하는 게이트 패드(125), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다. The gate wires 121, 123, and 125 are connected to one end of the gate line 121 and the gate line 121 that are formed to extend in the horizontal direction, and receive a gate signal from the outside and transfer the gate signal to the gate line 121. The pad 125 includes a gate electrode 123 that is a part of the gate line 121.

구동 전극(201a)은 게이트선과 평행하게 형성된 구동 전극선(201b)의 분지로 게이트선(121)과 이후 기술될 데이터선에 의해 정의되는 화소 영역 내에 형성되어 화소 영역 전체에 균일한 전계가 형성되도록 한다. 전극은 원 또는 3개 이상의 꼭지점을 가지는 정다각형으로, 다각형을 반으로 접을 경우 완전히 일치되도록 형성되어 있다. The driving electrode 201a is a branch of the driving electrode line 201b formed in parallel with the gate line and is formed in the pixel region defined by the gate line 121 and the data line to be described later, so that a uniform electric field is formed in the entire pixel region. . The electrode is a regular polygon with a circle or three or more vertices, and is formed to be completely coincident when the polygon is folded in half.

그리고 게이트 배선(121, 123, 125)을 포함하는 기판 전면에 게이트 절연층(140)이 형성되어 있다. The gate insulating layer 140 is formed on the entire surface of the substrate including the gate wirings 121, 123, and 125.                     

게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165)이 형성되어 있다.On the gate insulating layer 140 corresponding to the gate electrode 123, a semiconductor layer 151 formed of a semiconductor material such as amorphous silicon and a semiconductor material such as amorphous silicon are doped with high concentration of n-type impurities. The ohmic contacts 161, 163, and 165 are formed.

저항성 접촉층(161, 163, 165) 및 게이트 절연층(140) 위에는 데이터 배선(171, 173, 175, 179) 및 유지 전극(177)이 형성되어 있다. The data lines 171, 173, 175, and 179 and the storage electrode 177 are formed on the ohmic contacts 161, 163, and 165 and the gate insulating layer 140.

데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175), 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 전극(177)을 포함한다. The data wires 171, 173, 175, and 179 are perpendicular to the gate line 121 to branch to the data line 171 and the data line 171 to define a pixel area, and are also connected to the ohmic contact layer 163. It is connected to one end of the source electrode 173 and the data line 171, and is separated from the data pad 179 and the source electrode 173 to which an image signal from an external source is applied. A drain electrode 175 formed on the opposite ohmic contact layer 165 of 173, and a storage electrode 177 overlapping the gate line 121 to improve the storage capacitance.

기판 위에 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트 패드(125)를 노출하는 제2 접촉구(182), 데이터 패드(125)를 노출하는 제3 접촉구(183), 유지 전극(177)을 노출하는 제4 접촉구(184)를 가지는 보호층(180)이 형성되어 있다.A first contact hole 181 exposing the drain electrode 175 on the substrate, a second contact hole 182 exposing the gate pad 125, a third contact hole 183 exposing the data pad 125, The protective layer 180 having the fourth contact hole 184 exposing the sustain electrode 177 is formed.

그리고 보호층(180) 위에는 제1 및 제4 접촉구(181, 184)를 통해 각각 드레인 전극(175) 및 유지 전극(177)과 연결되는 화소 전극(190), 제2 접촉구(182)를 통해 게이트 패드(125)와 연결되는 보조 게이트 패드(95) 및 제3 접촉구(183)를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(97)가 형성되어 있다. 화소 전 극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩되어 개구율을 높일수 있으나, 중첩되지 않도록(도시되지 않음) 형성할 수도 있다. 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 경우에는 데이터선(171)과 화소 전극(190) 사이의 커플링(coupling)을 감소시키기 위하여 저유전율 물질로 보호층(180)을 형성하는 것이 바람직하다. 또한, 구동 전극(201a)의 전계가 액정층으로 유출될 수 있도록 구동 전극(201a)과 대응되는 화소 전극(190)의 부분에 노출구(191, 192)가 형성되어 있다. The pixel electrode 190 and the second contact hole 182 connected to the drain electrode 175 and the storage electrode 177 are respectively formed on the passivation layer 180 through the first and fourth contact holes 181 and 184. An auxiliary gate pad 95 connected to the gate pad 125 and an auxiliary data pad 97 connected to the data pad 179 through the third contact hole 183 are formed. The pixel electrode 190 may partially overlap the gate line 121 and the data line 171 to increase the aperture ratio, but may also be formed so as not to overlap (not shown). When the pixel electrode 190 is formed to overlap the data line 171, the protective layer 180 is made of a low dielectric constant material to reduce the coupling between the data line 171 and the pixel electrode 190. It is preferable to form. In addition, the exposure holes 191 and 192 are formed at portions of the pixel electrode 190 corresponding to the driving electrode 201a so that the electric field of the driving electrode 201a flows out into the liquid crystal layer.

[제2 실시예]Second Embodiment

도 2는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도이다. 도 2에 도시한 바와 같이, 제1 실시예와는 달리 제2 실시예에는 보호층(180)에 구동 전극(201a)을 노출하는 개방구(185)가 더 형성되어 있다. 2 is a cross-sectional view of a thin film transistor substrate according to a second exemplary embodiment of the present invention. As shown in FIG. 2, unlike the first embodiment, the opening 185 exposing the driving electrode 201a is further formed in the protective layer 180 in the second embodiment.

개방구(185)는 제1실시예에 비해 좀더 강한 전계를 형성하기 위한 것으로 본 발명에 따른 박막 트랜지스터를 이용하여 액정층을 구동할 때 액정에 충분히 강한 전계를 인가할 수 있도록 한다. 즉, 개방구(185)가 없는 경우는 구동 전극(201a) 위에 형성된 다수의 유전체층(게이트 절연층, 보호층)으로 인해 전계가 약화되어 충분히 강한 전계를 얻기 어려운 경우가 있다. The opening 185 is for forming a stronger electric field than in the first embodiment, so that a sufficiently strong electric field can be applied to the liquid crystal when driving the liquid crystal layer using the thin film transistor according to the present invention. That is, in the case where the opening 185 is not present, the electric field is weakened due to the plurality of dielectric layers (gate insulating layer and protective layer) formed on the driving electrode 201a, so that it is difficult to obtain a sufficiently strong electric field.

[제3 내지 제8 실시예] [Third to eighth embodiments]

도 3a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판을 도시한 배치도이고, 도 3b는 도 3a의 IIIb-IIIb′선에 대한 단면도이다. 3A is a layout view illustrating a thin film transistor substrate according to a third exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb ′ of FIG. 3A.

도 3a 및 도 3b에 도시한 바와 같이, 전원을 공급하기 위한 구동 전극선(201b)과 구동 전극선(201b)에 연결되어 있는 구동 전극(202a)이 형성되어 있다. 구동 전극(202a)은 원 또는 3개 이상의 꼭지점을 가지는 정다각형으로, 화소 영역과 대응하고, 화소 영역 내부의 가장자리를 따라 형성되어 구동 전극(202a)이 둘러싸는 면적 내에 액정이 위치되도록 한다. 그리고 화소 전극(190)은 구동 전극(202a)과 대응되는 영역에 노출구(193)를 가진다. As shown in Figs. 3A and 3B, a driving electrode line 201b for supplying power and a driving electrode 202a connected to the driving electrode line 201b are formed. The driving electrode 202a is a regular polygon having a circle or three or more vertices. The driving electrode 202a corresponds to the pixel area and is formed along an edge inside the pixel area so that the liquid crystal is positioned in an area surrounded by the driving electrode 202a. The pixel electrode 190 has an exposure hole 193 in an area corresponding to the driving electrode 202a.

그리고 제1 실시예의 구동 전극(201a)은 소정의 반지름을 가지는 원이고 이를 선형 배선이 구동 전극선(201b)과 연결하고 있으나, 제3 실시예의 구동 전극(202a)은 화소 영역 내의 가장자리를 따라 구동 전극(201a)이 형성되므로 꼭지점은 단지 일정폭을 가진 선으로만 연결되어 있다. 전극의 형태가 다른 것을 제외하고는 제1 실시예와 동일한 구조로 형성되어 있다. 물론 도 4에 도시한 바와 같이, 제2 실시예에 형성되어 있는 개방구(186)를 형성할 수 있다.(제4 실시예) The drive electrode 201a of the first embodiment is a circle having a predetermined radius, and the linear wiring is connected to the drive electrode line 201b. However, the drive electrode 202a of the third embodiment has a drive electrode along an edge in the pixel region. Since 201a is formed, the vertices are only connected by a line having a certain width. The electrode was formed in the same structure as in the first embodiment except that the shape of the electrode was different. Of course, as shown in Fig. 4, the openings 186 formed in the second embodiment can be formed.

이상 설명된 실시예들은 모두 전극이 게이트 배선과 동일한 층에 형성되어 있으나, 도 5 내지 도 8에 도시한 바와 같이 본 발명에 따른 전극은 데이터 배선과 동일한 층에 형성(제5 내지 제8 실시예)될 수 있다. In all the embodiments described above, the electrodes are formed on the same layer as the gate wiring, but as shown in FIGS. 5 to 8, the electrodes according to the present invention are formed on the same layer as the data wiring (Fifth to Eighth Embodiments). Can be

[제9, 10 실시예] [Example 9, Example 10]

도 9a는 본 발명의 제9 실시예에 따른 색필터 기판의 배치도이고, 도 9b는 도 9a의 IX-IX'선에 대한 단면도이다.FIG. 9A is a layout view of a color filter substrate according to a ninth embodiment of the present invention, and FIG. 9B is a cross-sectional view taken along line IX-IX ′ of FIG. 9A.

도 9a 및 도 9b에 도시한 바와 같이, 절연 기판 위에 빛샘을 방지하지 위하여 매트릭스 형상으로 차광 패턴(black matrix)(220)이 형성되어 있다. 그리고, 차광 패턴에 의해 정의되는 영역에 적(230R), 녹(230G) 청(230B)색의 색필터가 형성 되어 있으며 색필터(230R, 230G, 230B) 위에는 제1 층간 절연층(801)이 형성되어 있다. 제1 층간 절연층(801) 위에는 액정에 전계를 형성하기 위한 구동 전극(203a)과 구동 전극(203a)에 전원을 인가하기 위한 구동 전극선(203b)이 형성되어 있다. 구동 전극(203a)은 원 또는 3개 이상의 꼭지점으로 이루어지는 정다각형으로 각 색필터의 가운데에 대응되도록 형성되어 있다. 그리고 구동 전극(203a) 위에 제2 층간 절연층(802)이 형성되고 제2 층간 절연층(802) 위에 ITO(indium tin oxide) 또는 IZO(indiumzinc oxide) 등과 같은 투명 도전 물질로 이루어지는 기준 전극(270)이 형성되어 있다. 물론 앞서 설명한 박막 트랜지스터의 화소 전극(190)과 마찬가지로 구동 전극(203a)과 대응되는 영역(271)에는 기준 전극(270)이 형성되어 있지 않다. 9A and 9B, a black matrix 220 is formed in a matrix shape in order to prevent light leakage on the insulating substrate. A color filter of red 230R, green 230G, and blue 230B colors is formed in a region defined by the light shielding pattern, and a first interlayer insulating layer 801 is formed on the color filters 230R, 230G, and 230B. Formed. A driving electrode 203a for forming an electric field in the liquid crystal and a driving electrode line 203b for applying power to the driving electrode 203a are formed on the first interlayer insulating layer 801. The driving electrode 203a is a regular polygon consisting of a circle or three or more vertices, and is formed to correspond to the center of each color filter. In addition, a second interlayer insulating layer 802 is formed on the driving electrode 203a and a reference electrode 270 made of a transparent conductive material such as indium tin oxide (ITO) or indiumzinc oxide (IZO) on the second interlayer insulating layer 802. ) Is formed. Of course, like the pixel electrode 190 of the thin film transistor described above, the reference electrode 270 is not formed in the region 271 corresponding to the driving electrode 203a.

도10에 도시한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판에 형성한 개방구(187)를 형성함으로써 좀더 강한 전계를 형성할 수 있다.(제10 실시예) As shown in Fig. 10, a stronger electric field can be formed by forming the openings 187 formed in the thin film transistor substrate according to the present invention.

또한, 도 11a 내지 도 11b에 도시한 바와 같이 제 3 실시예에 형성한 구동 전극(202a)과 같은 형상의 구동 전극(204a)을 색필터(230R, 230G, 230B) 위에 형성할 수 있다.(제11실시예) 물론, 구동 전극(204a) 위에 개방구(187)를 형성하여 좀더 강한 전계를 형성할 수도 있다.(도시하지 않음)11A to 11B, a drive electrode 204a having the same shape as the drive electrode 202a formed in the third embodiment can be formed on the color filters 230R, 230G, and 230B. Eleventh Embodiment Of course, an opening 187 may be formed on the driving electrode 204a to form a stronger electric field (not shown).

이상 설명된 박막 트랜지스터와 색필터 기판을 이용한 액정 표시 장치를 제조하였을 경우 이들의 동작은 다음과 같다. 도 12 내지 도 15는 본 발명에 따른 액정 표시 장치의 동작을 설명하기 위한 개략적인 도면으로서 앞서 기술된 여러 실시예에 따를 박막 트랜지스터 기판과 색필터 기판을 사용하는 여러 액정 표시 장치에 동일하게 적용할 수 있다. When the liquid crystal display device using the thin film transistor and the color filter substrate described above are manufactured, their operation is as follows. 12 to 15 are schematic diagrams for explaining the operation of the liquid crystal display according to the present invention, which may be equally applied to various liquid crystal display devices using the thin film transistor substrate and the color filter substrate according to the above-described embodiments. Can be.

이제 본 발명에 따른 액정 표시 장치의 동작을 화이트(white)와 블랙(black) 상태를 예로 들어 설명한다.The operation of the liquid crystal display according to the present invention will now be described using white and black states as an example.

먼저 도 12a, 도 12b는 화이트 상태를 설명하기 위한 도면으로, 구동 전극(201a)과 기준 전극(270) 사이에만 전압이 인가되고, 화소 전극(190)과 기준 전극(270) 사이에는 전압이 인가되지 않은 상태이다. 따라서 도시한 바와 같이 액정의 방향이 전극을 중심으로 동심원으로 정렬되어 화이트를 표시하게 된다.12A and 12B are diagrams for describing a white state. A voltage is applied only between the driving electrode 201a and the reference electrode 270, and a voltage is applied between the pixel electrode 190 and the reference electrode 270. It is not. Therefore, as shown, the direction of the liquid crystal is arranged concentrically around the electrode to display white.

이 때, 화소 전극(190)은 부유(floating) 상태에 있거나 또는 기준 전극(270)과 등전위로 유지될 수 있다. In this case, the pixel electrode 190 may be in a floating state or maintained at an equipotential with the reference electrode 270.

다음으로 도 13a, 도 13b는 블랙 상태를 설명하기 위한 도면으로 구동 전극(201a)과 기준 전극(270) 사이에는 전압을 인가하지 않고, 화소 전극(190)과 기준 전극(270) 사이에만 전압을 인가한 상태이다. 이렇게 하면 액정(3)이 구동 전극(201a)에 의하여 정렬되어 있었으므로 선경사(PRE PILT)를 가지고 있고, 화소 전극(190)과 기준 전극(270) 사이에 형성되는 전계에 의하여 강제적으로 액정(3)이 재정렬되므로 매우 빠르게 응답하고, PVA의 수직 배향과 같이 완전한 블랙 상태를 얻을 수 있다.Next, FIGS. 13A and 13B are diagrams for describing a black state. A voltage is applied only between the pixel electrode 190 and the reference electrode 270 without applying a voltage between the driving electrode 201a and the reference electrode 270. It is authorized. In this case, since the liquid crystal 3 is aligned with the driving electrode 201a, the liquid crystal 3 has a pretilt PRE PILT and is forced by the electric field formed between the pixel electrode 190 and the reference electrode 270. 3) is reordered so that it responds very quickly and achieves a complete black state like the vertical orientation of the PVA.

블랙 상태를 표시하기 위한 다른 방법으로는 도 14a, 도 14b에 도시한 바와 같이, 화소 전극(190)과 기준 전극(270) 사이 뿐만 아니라 구동 전극(201a)과 기준 전극(270) 사이에도 전압을 인가하는 것이다. 이 경우는 화소 전극(190) 과 기준 전극(270) 사이에 걸리는 전계가 구동 전극(201a)과 기준 전극(270) 사이에 걸리는 전계보다 훨씬 강해야 한다. 이때 정면에서 빛이 다소 샐수 있으나 차광 패턴(220)에 의해 차단함으로써 우수한 블랙 상태를 얻을 수 있다. As another method for displaying the black state, as shown in FIGS. 14A and 14B, a voltage is applied between the driving electrode 201a and the reference electrode 270 as well as between the pixel electrode 190 and the reference electrode 270. It is authorized. In this case, the electric field applied between the pixel electrode 190 and the reference electrode 270 should be much stronger than the electric field applied between the driving electrode 201a and the reference electrode 270. At this time, the light may be slightly leaked from the front, but by blocking the light blocking pattern 220, an excellent black state may be obtained.

이상 기술된 바와 같이, 본 발명에서는 화소 전극과 별개로 구동 전극을 형성하고 구동 전극과 화소 전극을 이용하여 액정을 구동함으로써 액정의 배향 변경을 항상 전계에 의하여 강제로 하기 때문에 응답 속도가 빠르며, 또한 액정을 배향하기 위한 배향막 형성 공정(polyimide print)과 러빙(rubbing) 공정을 생략할 수 있다. 또 액정이 구동 전극을 중심으로 상하좌우 대칭을 이루도록 정렬하기 때문에 시야각 및 계조 반전이 개선된다. As described above, in the present invention, since the driving electrode is formed separately from the pixel electrode and the liquid crystal is driven using the driving electrode and the pixel electrode, the change in the alignment of the liquid crystal is always forced by an electric field, and the response speed is high. An alignment film forming process and a rubbing process for aligning the liquid crystal may be omitted. In addition, since the liquid crystals are aligned so as to be symmetrical with respect to the driving electrode, the viewing angle and gray level inversion are improved.

Claims (14)

절연 기판 위에 형성되어 있는 게이트 배선,A gate wiring formed on an insulating substrate, 상기 게이트 배선과 절연되어 교차하는 데이터 배선,A data line insulated from and intersecting the gate line, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line and the data line, 상기 박막 트랜지스터와 연결되어 있으며 노출구를 가지는 화소 전극,A pixel electrode connected to the thin film transistor and having an exposure hole; 상기 게이트 배선 또는 데이터 배선과 동일한 층에 형성되어 있으며 상기 노출구와 대응하는 위치에 배치되어 있는 구동 전극, 그리고A driving electrode formed on the same layer as the gate wiring or data wiring and disposed at a position corresponding to the exposure opening; 상기 구동 전극의 일단에 연결되어 상기 구동 전극에 전원을 인가하기 위한 구동 전극선A driving electrode line connected to one end of the driving electrode to apply power to the driving electrode; 을 포함하고,Including, 상기 노출구는 상기 화소 전극의 중심에 위치하는 박막 트랜지스터 기판.The exposure opening is a thin film transistor substrate positioned in the center of the pixel electrode. 삭제delete 제1항에서,In claim 1, 상기 구동 전극은 원 또는 3점 이상의 꼭지점을 가진 정다각형인 박막 트랜지스터 기판.The driving electrode may be a regular polygon having a circle or three or more vertices. 절연 기판 위에 매트릭스 형상으로 형성되어 있는 차광 패턴,A light shielding pattern formed in a matrix on an insulating substrate, 상기 차광 패턴 위에 형성되어 있는 적색, 청색, 녹색 색필터,A red, blue, and green color filter formed on the light blocking pattern; 상기 색필터 위에 형성되어 있는 제1 층간 절연층,A first interlayer insulating layer formed on the color filter, 상기 제1 층간 절연층 위에 형성되며 매트릭스 형상을 이루는 상기 차광 패턴으로 둘러싸인 영역의 중심과 대응하는 구동 전극 및 상기 구동 전극의 일단에 연결되어 상기 구동 전극에 전원을 인가하기 위한 구동 전극선,A driving electrode corresponding to a center of an area surrounded by the light blocking pattern formed on the first interlayer insulating layer and surrounded by a light blocking pattern, and a driving electrode line connected to one end of the driving electrode to apply power to the driving electrode; 상기 구동 전극 위에 형성되어 있는 제2 층간 절연층,A second interlayer insulating layer formed on the driving electrode; 상기 제2 층간 절연층 위에 형성되며 상기 기판 전면에 형성되어 있는 기준 전극을 포함하는 색필터 기판.And a reference electrode formed on the second interlayer insulating layer and formed on the entire surface of the substrate. 삭제delete 제4항에서,In claim 4, 상기 구동 전극은 원 또는 3점 이상의 꼭지점을 가진 정다각형인 색필터 기판.The driving electrode may be a regular polygon having a circle or three or more vertices. 절연 기판 위에 색을 표현하기 위한 적, 청, 녹색 색필터, 차광 패턴, 기준 전극을 포함하는 상부 기판, An upper substrate including red, blue, and green color filters, a light shielding pattern, and a reference electrode for expressing colors on the insulating substrate; 게이트 배선, 데이터 배선, 화소 전극 및 이들과 연결되어 있는 박막 트랜지스터를 포함하는 하부 기판, A lower substrate including a gate wiring, a data wiring, a pixel electrode, and a thin film transistor connected thereto; 상기 상부 및 하부 기판 사이에 충진되어 있는 액정,A liquid crystal filled between the upper and lower substrates, 상기 상부 기판 및 상기 하부 기판 중 하나에 형성되어 있으며 상기 화소 전극의 중심과 중첩하는 구동 전극, 그리고A driving electrode formed on one of the upper substrate and the lower substrate and overlapping the center of the pixel electrode; 상기 기준 전극 및 상기 화소 전극 중 하나에는 상기 구동 전극과 대응하는 노출구One of the reference electrode and the pixel electrode has an exposed hole corresponding to the driving electrode 를 포함하고,Including, 상기 구동 전극은 상기 화소 전극의 중심에 위치하는 액정 표시 장치.And the driving electrode is positioned at the center of the pixel electrode. 제7항에서,In claim 7, 상기 구동 전극은 상기 기준 전극과 상기 색필터 사이에 상기 기준 전극과 절연되도록 형성되어 있는 액정 표시 장치.And the driving electrode is insulated from the reference electrode between the reference electrode and the color filter. 제7항에서,In claim 7, 상기 구동 전극은 상기 데이터 배선 또는 상기 게이트 배선과 동일한 층에 형성되어 있는 액정 표시 장치.And the driving electrode is formed on the same layer as the data line or the gate line. 제7항 내지 제9항 중의 어느 한 항에서,The method according to any one of claims 7 to 9, 상기 구동 전극은 상기 화소 전극을 가로 지르며 상기 구동 전극에 전원을 인가하기 위한 구동 전극선을 포함하고,The driving electrode crosses the pixel electrode and includes a driving electrode line for applying power to the driving electrode. 상기 구동 전극은 상기 구동 전극선을 중심으로 대칭인 액정 표시 장치.The driving electrode is symmetrical about the driving electrode line. 삭제delete 삭제delete 제10항에서,In claim 10, 상기 화소 전극과 상기 기준 전극 사이에 형성되는 전계가 상기 구동 전극과 상기 기준 전극 사이에 형성되는 전계보다 큰 것을 특징으로 하는 액정 표시 장치.And an electric field formed between the pixel electrode and the reference electrode is larger than an electric field formed between the driving electrode and the reference electrode. 제10항에서,In claim 10, 상기 구동 전극은 원 또는 3개 이상의 꼭지점을 가지는 정다각형으로 형성되어 있는 액정 표시 장치.And the driving electrode is formed in a regular polygon having a circle or three or more vertices.
KR1020020035357A 2002-06-24 2002-06-24 Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays Expired - Fee Related KR100859522B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020035357A KR100859522B1 (en) 2002-06-24 2002-06-24 Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020035357A KR100859522B1 (en) 2002-06-24 2002-06-24 Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays

Publications (2)

Publication Number Publication Date
KR20040000186A KR20040000186A (en) 2004-01-03
KR100859522B1 true KR100859522B1 (en) 2008-09-22

Family

ID=37312237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020035357A Expired - Fee Related KR100859522B1 (en) 2002-06-24 2002-06-24 Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays

Country Status (1)

Country Link
KR (1) KR100859522B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202017107399U1 (en) 2017-12-05 2017-12-20 Gmeiner Gmbh Spreader for spreading vehicles

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876125A (en) * 1994-08-31 1996-03-22 Sanyo Electric Co Ltd Liquid crystal display device
JPH08101399A (en) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd Liquid crystal display device
JPH08313915A (en) * 1995-05-17 1996-11-29 Sanyo Electric Co Ltd Liquid crystal display device
JPH1124077A (en) * 1997-06-30 1999-01-29 Nec Corp Liquid crystal display device
KR100243732B1 (en) * 1993-06-24 2000-02-01 다카노 야스아키 Liquid crystal display
KR20010009951A (en) * 1999-07-14 2001-02-05 구본준 Multidomain Liquid Crystal Display Device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100243732B1 (en) * 1993-06-24 2000-02-01 다카노 야스아키 Liquid crystal display
JPH0876125A (en) * 1994-08-31 1996-03-22 Sanyo Electric Co Ltd Liquid crystal display device
JPH08101399A (en) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd Liquid crystal display device
JPH08313915A (en) * 1995-05-17 1996-11-29 Sanyo Electric Co Ltd Liquid crystal display device
JPH1124077A (en) * 1997-06-30 1999-01-29 Nec Corp Liquid crystal display device
KR20010009951A (en) * 1999-07-14 2001-02-05 구본준 Multidomain Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR20040000186A (en) 2004-01-03

Similar Documents

Publication Publication Date Title
KR100355023B1 (en) Active matrix type liquid crystal display system
KR100306799B1 (en) Liquid crystal display
JP4707980B2 (en) Thin film transistor display panel
KR20140021105A (en) Liquid crystal display
KR100498632B1 (en) Liquid crystal display panel and fabricating method thereof
KR20130139548A (en) Liquid crystal display
JP2005301226A (en) Liquid crystal display device and display board used therefor
KR100603829B1 (en) Fringe field switching mode LCD
US7948596B2 (en) Multi-domain vertical alignment liquid crystal display
KR100580383B1 (en) Wide viewing angle liquid crystal display device
KR20030004458A (en) a vertically aligned mode liquid crystal display
KR100492325B1 (en) In plane switching mode liquid crystal display device
KR101007206B1 (en) Fringe field switching mode liquid crystal display device and manufacturing method thereof
US8471991B2 (en) Array substrate and display apparatus having the same
KR100903650B1 (en) Liquid crystal display
KR20130042242A (en) Liquid crystal display
KR100859522B1 (en) Thin Film Transistor Substrates, Color Filter Substrates, and Liquid Crystal Displays
KR100630878B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR0158649B1 (en) Liquid crystal display device of in-plane switching mode
KR20120036184A (en) Thin film transtistor array panel and liquid crystal display
KR100607145B1 (en) Transverse electric field liquid crystal display device
KR100552291B1 (en) Wide viewing angle liquid crystal display device
KR100984348B1 (en) Multi-domain liquid crystal display device and thin film transistor display panel thereof
KR101192630B1 (en) Array substrate for In-Plane switching mode LCD
US10627682B2 (en) Liquid crystal display device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020624

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070625

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020624

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20080321

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080814

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080916

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110916

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120914

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130830

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160831

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180829

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190822

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200901

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220627