[go: up one dir, main page]

KR100849209B1 - 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치 - Google Patents

스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치 Download PDF

Info

Publication number
KR100849209B1
KR100849209B1 KR1020060127927A KR20060127927A KR100849209B1 KR 100849209 B1 KR100849209 B1 KR 100849209B1 KR 1020060127927 A KR1020060127927 A KR 1020060127927A KR 20060127927 A KR20060127927 A KR 20060127927A KR 100849209 B1 KR100849209 B1 KR 100849209B1
Authority
KR
South Korea
Prior art keywords
transistor
level shifter
transistors
load
digital video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060127927A
Other languages
English (en)
Other versions
KR20080055066A (ko
Inventor
심재삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060127927A priority Critical patent/KR100849209B1/ko
Publication of KR20080055066A publication Critical patent/KR20080055066A/ko
Application granted granted Critical
Publication of KR100849209B1 publication Critical patent/KR100849209B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디지털 영상 신호의 전압 레벨을 상기 디지털 영상 신호의 전압 레벨보다 높은 전압 레벨로 상승시키는 레벨 쉬프터가 개시된다. 상기 레벨 쉬프터는 상기 디지털 영상 신호를 증폭하여 출력하는 차동 증폭기, 다수의 트랜지스터 쌍들을 구비하는 부하 유닛, 및 상기 차동 증폭기와 상기 부하 유닛 사이에 접속되고, 상기 차동 증폭기의 출력 신호를 래칭하기 위한 래치 유닛을 구비한다. 상기 다수의 트랜지스터 쌍들 각각은 상기 레벨 쉬프터의 소모 전류의 피크 값을 감소시키기 위하여 단일 부하 트랜지스터 쌍이 구현된 면적과 동일한 면적 내에 서로 스택 구조로 형성된다.
소스 드라이버, 레벨 쉬프터, 스택 구조, 피크 전류, 몸체 효과

Description

스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터 및 이를 구비하는 장치{Level shifter having stack structure's load transistor pairs and devices having the same}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 일반적인 디스플레이 장치의 블럭도이다.
도 2는 일반적인 소스 드라이버의 블럭도이다.
도 3은 일반적인 레벨 쉬프터의 회로도이다.
도 4는 본 발명의 실시예에 따른 레벨 쉬프터의 회로도이다.
도 5a는 일반적인 레벨 쉬프터의 단일 부하 트랜지스터의 레이-아웃을 나타낸다.
도 5b는 본 발명의 실시예에 따른 레벨 쉬프터의 스택 구조로 형성된 부하 트랜지스터들의 레이-아웃을 나타낸다.
본 발명은 레벨 쉬프터에 관한 것으로, 보다 상세하게는 소모 전류의 피크 값을 감소시키기 위하여 단일 부하 트랜지스터 쌍과 동일한 면적 내에 서로 스택 구조로 형성된 다수의 부하 트랜지스터 쌍들을 구비함으로써 그 크기를 감소시킬 수 있는 레벨 쉬프터에 관한 것이다.
레벨 쉬프터는 평판 디스플레이 장치인 LCD(Liquid Crystal Display) 장치의 소스 드라이버로 입력되는 디지털 영상 신호의 전압 레벨을 소정의 전압 레벨로 상승시키는데 이용된다.
도 1은 일반적인 디스플레이 장치(1)의 블럭도이다. 도 1을 참조하면, 상기 디스플레이 장치(1)는 패널(100), 게이트 드라이버(200), 및 소스 드라이버(300)를 구비한다. 상기 패널(100)은 다수의 게이트 라인들(G1~Gm), 다수의 소스 라인들(S1~Sn), 및 다수의 화소들(미도시)을 구비한다.
상기 게이트 드라이버(200)는 상기 다수의 게이트 라인들(G1~Gm)을 구동시키고, 상기 소스 드라이버(300)는 상기 다수의 소스 라인들(S1~Sn)을 구동시키며, 상기 다수의 화소들은 상기 게이트 드라이버(200)와 상기 소스 드라이버(300)의 구동에 기초하여 영상 신호를 디스플레이한다.
도 2는 일반적인 소스 드라이버(300)의 블럭도이다. 도 2를 참조하면, 상기 소스 드라이버(300)는 래치 회로(310), 레벨 쉬프터(320), 및 디지털-아날로그 변환기(Digital-Analog Converter, 이하 DAC이라 함, 330)을 구비한다.
상기 래치 회로(310)는 래칭 신호(LS)에 응답하여 디지털 영상 신호를 래칭하고, 상기 레벨 쉬프터(320)는 상기 래칭된 디지털 영상 신호의 전압 레벨을 소정의 전압 레벨로 상승시킨다. 이는 상기 DAC(330)이 상기 디지털 영상 신호보다 높 은 전압 레벨에서 구동되기 때문이다.
상기 DAC(330)은 디지털 영상 신호의 비트 수에 대응하는 다수의 아날로그 전압들(VG[2n:1])을 수신하고, 상기 다수의 아날로그 전압들(VG[2n:1]) 중에서 상기 전압 레벨이 상승된 디지털 영상 신호에 상응하는 아날로그 전압을 선택하여 출력한다.
도 3은 일반적인 레벨 쉬프터(320)의 회로도이다. 도 3을 참조하면, 상기 레벨 쉬프터(320)는 부하 트랜지스터 쌍(322), 차동 증폭기(324), 및 래치 유닛(326)을 구비한다. 상기 차동 증폭기(324)는 디지털 영상 신호(IN1)와 위상이 반전된 디지털 영상 신호(IN2)의 차이를 증폭하고, 증폭 결과에 상응하는 출력 신호들을 출력한다.
상기 래치 유닛(326)은 상기 부하 트랜지스터 쌍(322)과 상기 차동 증폭기(324) 사이에 접속되고, 상기 차동 증폭기(324)로부터 출력된 상기 출력 신호들을 래칭한다.
일반적인 소스 드라이버(300)에서 저전력 레벨 쉬프터(320)를 구현하기 위하여 상기 차동 증폭기(324)의 입력 트랜지스터들(MN1과 MN2)의 채널 폭을 감소시키고, 이에 대응하여 상기 부하 트랜지스터 쌍(LTr)의 채널 길이를 증가시킬 수 있다.
이 경우, 상기 부하 트랜지스터 쌍(322)의 크기가 증가하고, 쉬프팅 레벨이 증가할수록 상기 부하 트랜지스터 쌍(322)의 크기는 더욱 증가하므로, 상기 부하 트랜지스터 쌍(322)의 크기를 감소시키기 위한 필요성이 증가하고 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 소모 전류의 피크 값을 감소시키기 위하여 단일 부하 트랜지스터 쌍과 동일한 면적 내에 서로 스택 구조로 형성된 다수의 부하 트랜지스터 쌍들을 구비함으로써 그 크기를 감소시킬 수 있는 저전력 레벨 쉬프터를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 디스플레이 장치는 다수의 소스 라인들, 다수의 게이트 라인들, 및 다수의 화소들을 구비하는 디스플레이 패널 및 상기 다수의 소스 라인들을 구동하기 위한 소스 드라이버를 구비한다.
상기 소스 드라이버는 래치 회로, 레벨 쉬프터, 및 DAC을 구비한다. 상기 래치 회로는 래칭 신호에 응답하여 디지털 영상 신호를 래칭한다. 상기 DAC은 상기 디지털 영상 신호의 전압 레벨보다 높은 전압 레벨에서 구동한다.
그러므로 상기 레벨 쉬프터는 상기 래칭된 디지털 영상 신호의 전압 레벨을 상기 디지털 영상 신호의 전압 레벨보다 높은 전압 레벨로 상승시키며, 소모 전류의 피크 값을 감소시키기 위하여 스택 구조로 형성된 다수의 부하 트랜지스터 쌍들을 구비한다. 상기 DAC은 상기 전압 레벨이 상승된 디지털 영상 신호에 상응하는 아날로그 전압을 발생시킨다.
상기 기술적 과제를 달성하기 위한 레벨 쉬프터는 부하 유닛, 차동 증폭기, 및 래치 유닛을 구비한다. 상기 부하 유닛은 다수의 트랜지스터 쌍들을 구비하고, 상기 다수의 트랜지스터 쌍들 각각은 몸체 효과에 기초하여 상기 레벨 쉬프터의 소모 전류의 피크 값을 감소시키기 위하여 서로 스택 구조로 형성된다.
상기 차동 증폭기는 제1입력 신호와 제2입력 신호의 차이를 증폭하고, 증폭 결과에 상응하는 출력 신호들을 출력하고, 상기 래치 유닛은 상기 부하 유닛과 상기 차동 증폭기 사이에 접속되고, 상기 차동 증폭기로부터 출력된 상기 출력 신호들을 래칭한다.
상기 기술적 과제를 달성하기 위한 레벨 쉬프터는 제1도전형의 차동 트랜지스터 쌍, 제2도전형의 제1트랜지스터 쌍, 다수의 제2도전형의 제1부하 트랜지스터들, 및 다수의 제2도전형의 제2부하 트랜지스터들을 구비한다.
상기 차동 트랜지스터 쌍은 디지털 영상 신호를 수신하는 제1입력 단자, 위상이 반전된 디지털 영상 신호를 수신하는 제2입력 단자, 및 접지 전압 라인에 접속되는 테일을 구비한다.
상기 제1트랜지스터 쌍은 제1노드와 제2노드, 및 상기 차동 트랜지스터 쌍의 출력 단자들 사이에 접속되고, 상기 제1트랜지스터 쌍 각각의 게이트는 상기 차동 트랜지스터 쌍의 출력단자들에 크로스-커플된다.
상기 제1부하 트랜지스터들은 전원 전압 라인과 상기 제1노드 사이에 직렬로 접속되고, 상기 제1부하 트랜지스터들 각각의 게이트는 상기 제1입력 단자에 접속된다. 상기 제2부하 트랜지스터들은 상기 전원 전압 라인과 상기 제2노드 사이에 직렬로 접속되고, 상기 제2부하 트랜지스터들 각각의 게이트는 상기 제2입력 단자에 접속된다.
상기 제1도전형의 트랜지스터들 각각은 N 채널 형과 P 채널 형 중에서 어느 하나의 채널 형의 트랜지스터이고, 상기 제2도전형의 트랜지스터들 각각은 N 채널 형과 P 채널 형 중에서 다른 하나의 다른 채널 형의 트랜지스터일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 레벨 쉬프터(420)의 회로도를 나타낸다. 도 4를 참조하면, 상기 레벨 쉬프터(420)는 부하 유닛(422), 차동 증폭기(424), 및 래치 유닛(426)을 구비한다.
상기 부하 유닛(422)은 다수의 트랜지스터 쌍들(LTr1~LTrm)을 구비하고, 상기 다수의 트랜지스터 쌍들(LTr1~LTrm) 각각은 서로 스택 구조로 형성된다. 도 4를 참조하면, 상기 다수의 트랜지스터 쌍들(LTr1~LTrm)은 제2도전형의 제1부하 트랜지스터들(LTr1~LTrm) 및 제2도전형의 제2부하 트랜지스터들(LTr1~LTrm)을 구비한다.
상기 제1부하 트랜지스터들(LTr1~LTrm)은 전원 전압(VDD) 라인과 제1노드(N1) 사이에 직렬로 접속되고, 상기 제1부하 트랜지스터들(LTr1~LTrm) 각각의 게이트는 디지털 영상 신호가 입력되는 제1입력 단자(IN1)에 접속된다.
상기 제2부하 트랜지스터들(LTr1~LTrm)은 상기 전원 전압(VDD) 라인과 제2노드(N2) 사이에 직렬로 접속되고, 상기 제2부하 트랜지스터들(LTr1~LTrm) 각각의 게이트는 위상이 반전된 디지털 영상 신호가 입력되는 제2입력 단자(IN2)에 접속된 다.
상기 차동 증폭기(424)는 상기 제1입력 단자(IN1)와 상기 제2입력 단자(IN2) 각각을 통하여 입력되는 디지털 영상 신호와 위상이 반전된 디지털 영상 신호의 차이를 증폭하고, 증폭 결과에 상응하는 출력 신호들을 출력 단자들(OUT1과 OUT2)을 통하여 출력한다. 상기 차동 증폭기(424)의 차동 트랜지스터 쌍(MN1과 MN2)의 테일은 접지 전원 라인에 접속된다.
상기 래치 유닛(426)은 상기 부하 유닛(422)과 상기 차동 증폭기(424) 사이에 접속되고, 상기 차동 증폭기(424)로부터 출력된 상기 출력 신호들을 래칭한다. 상기 래치 유닛(426)은 상기 제1노드(N1)와 상기 제2노드(N2), 및 상기 차동 트랜지스터 쌍(MN1과 MN2)의 출력 단자들(OUT1과 OUT2) 사이에 접속된다.
상기 래치 유닛(426)은 제2도전형의 제1트랜지스터 쌍(MP1과 MP2)을 구비하며, 상기 제1트랜지스터 쌍(MP1과 MP2) 각각의 게이트는 상기 차동 트랜지스터 쌍(MN1과 MN2)의 출력 단자들(OUT1과 OUT2)에 크로스-커플된다.
상기 제1도전형의 트랜지스터들 각각은 N 채널 형과 P 채널 형 중에서 어느 하나의 채널 형의 트랜지스터이고, 상기 제2도전형의 트랜지스터들 각각은 상기 N 채널 형과 상기 P 채널 형 중에서 다른 하나의 채널 형의 트랜지스터일 수 있다.
이하에서는, 상기 차동 증폭기(424)의 입력 트랜지스터 쌍(MN1과 MN2) 각각의 채널 폭을 감소시는 것에 대응하여 상기 부하 트랜지스터 쌍들(LTr1~LTrm)을 스택 구조로 형상함으로써 상기 레벨 쉬프터(420)의 소모 전류(ID)의 피크 값을 감소시키는 과정을 설명한다.
우선, 스택 구조로 형성된 상기 다수의 부하 트랜지스터 쌍들(LTr1~LTrm) 각각에서 발생하는 몸체 효과(body effect)에 기초하여 상기 레벨 쉬프터(420)의 소모 전류(ID)의 피크 값이 감소되는 과정을 살펴본다.
몸체 효과란 트랜지스터(제1도전형 또는 제2도전형)에서 기판과 소스 사이의 P-N 접합이 도통되는 것을 방지하기 위하여 상기 트랜지스터의 소스와 벌크 사이에 가해지는 역방향 전압에 기초하여 상기 트랜지스터의 문턱 전압이 변화되는 현상을 말한다.
상기 제1부하 트랜지스터들(LTr1~LTrm) 중에서 제1트랜지스터(LTr1)의 소스(S1)와 상기 제1트랜지스터(LTr1)의 벌크(미도시)는 상기 전원 전압(VDD) 라인에 공통으로 접속되기 때문에 상기 제1트랜지스터(LTr1)에서는 몸체 효과가 발생하지 않는다.
그러나 제1부하 트랜지스터들(LTr1~LTrm) 중에서 제2트랜지스터(LTr2)의 소스(S2)는 상기 제1트랜지스터(LTr1)의 드레인에 접속되고, 상기 제2트랜지스터(LTr2)의 벌크는 상기 전원 전압(VDD) 라인에 접속된다.
그러므로 상기 제2트랜지스터(LTr2)에서는 몸체 효과가 발생하고, 몸체 효과에 기초하여 상기 제2트랜지스터(LTr2)의 문턱 전압은 음의 방향으로 상승하게 되며, 문턱 전압의 상승에 기초하여 상기 제2트랜지스터(LTr2)의 드레인 전류, 즉, 상기 레벨 쉬프터(420)의 소모 전류(ID)는 감소한다.
다음으로, 스택 구조로 형성된 상기 다수의 부하 트랜지스터 쌍들(LTr1~LTrm)의 소스-드레인 전압의 변화에 기초하여 상기 레벨 쉬프터(420)의 소 모 전류(ID)가 감소하는 과정을 살펴본다.
상기 제1트랜지스터(LTr1)의 게이트(G1)는 상기 제1입력 단자(IN1)에 접속되고, 상기 제1트랜지스터(LTr1)의 소스(S1)는 상기 전원 전압(VDD) 라인에 접속된다. 그러므로 상기 제1트랜지스터(LTr1)의 소스-게이트 전압은 상기 전원 전압(VDD)에서 상기 제1입력 단자(IN1)의 전압을 뺀 전압이다.
그러나 상기 제2트랜지스터(LTr2)의 게이트(G2)는 상기 제1입력 단자(IN1)에 접속되고, 상기 제2트랜지스터(LTr2)의 소스(S2)는 상기 제1트랜지스터(LTr1)의 드레인에 접속된다.
그러므로 상기 제2트랜지스터(LTr2)의 소스-게이트 전압은 상기 제1트랜지스터(LTr1)의 소스-게이트 전압보다 상기 제1트랜지스터(LTr1)의 소스-드레인 전압(ΔV)만큼 낮아진다.
이와 같은 과정에 의하여 상기 제1부하 트랜지스터들(LTr1~LTrm) 각각의 소스-게이트 전압은 직렬로 연결되는 부하 트랜지스터의 개수에 비례하여 점점 낮아진다. 도 4를 참조하면, 상기 제1부하 트랜지스터들(LTr1~LTrm) 각각은 P 채널 형 트랜지스터이다.
P 채널 형 트랜지스터의 드레인 전류는 소스-드레인 전압이 감소할수록 감소하므로 직렬로 연결되는 부하 트랜지스터의 개수가 증가할수록 상기 레벨 쉬프터(420)의 소모 전류는 감소하게 된다.
이상에서 설명한 바와 같이, 스택 구조로 형성된 부하 트랜지스터 쌍들(LTr1~LTrm)을 구비하는 레벨 쉬프터(420)는 동일 면적의 단일 부하 트랜지스터 쌍을 구비하는 레벨 쉬프터에 비하여 더 효과적으로 소모 전류를 감소시킬 수 있기 때문에 저전력 구동이 가능하다.
이하에서는 레벨 쉬프터의 부하 유닛이 스택 구조로 형성된 다수의 부하 트랜지스터 쌍들을 구비하는 경우와 동일 면적의 단일 부하 트랜지스터 쌍을 구비하는 경우의 레이-아웃을 비교한다.
도 5a는 일반적인 레벨 쉬프터(320)의 단일 부하 트랜지스터의 레이-아웃을 나타내고, 도 5b는 본 발명의 실시예에 따른 레벨 쉬프터(420)의 스택 구조로 형성된 다수의 부하 트랜지스터들의 레이-아웃을 나타낸다.
도 5a와 도 5b를 참조하면, 단일 부하 트랜지스터와 스택 구조로 형성된 트랜지스터들은 동일한 폴리 폭(L)을 가지며 동일한 폭(W) 내에서 채널을 형성한다. 그러나 단일 부하 트랜지스터의 경우에는 하나의 채널이 형성되지만 스택 구조의 부하 트랜지스터들의 경우에는 두 개의 채널이 형성된다.
즉, 도 5b에 도시된 스택 구조로 형성되는 부하 트랜지스터들은 도 5a에 도시된 단일 부하 트랜지스터와 동일한 면적 내에서 구현되지만 두 배로 증가된 채널 길이를 가진다.
채널 길이가 증가할수록 채널의 저항은 증가하기 때문에 스택 구조로 형성된 부하 트랜지스터들의 채널에 흐르는 전류의 양은 감소한다. 그러므로 스택 구조의 부하 트랜지스터들은 동일한 면적의 부하 트랜지스터에 비하여 두 배의 소모 전류 감소 효과를 가진다. 도 5b에서는 두 개의 부하 트랜지스터들의 레이-아웃을 예로 들어 설명하였으나 이에 한정되는 것이 아니다.
이상에서 설명한 바와 같이, 본 발명에 따른 레벨 쉬프터(420)는 스택 구조의 부하 트랜지스터들을 구비함으로써 동일 면적의 단일 부하를 구비하는 레벨 쉬프터에 비하여 더 효과적으로 소모 전류를 감소시킬 수 있다.
본 발명에 따른 레벨 쉬프터(420) 또는 이와 유사한 구조 및 기능을 가지는 회로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), 또는 OLED(Organic Light Emitting Diodes)와 같은 평판 디스플레이 장치의 구동회로, 예컨대 소스 드라이버에 사용될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 스택 구조로 형성된 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터는 소모 전류를 감소시킴으로써 저전력 구동이 가능하고 그 크기를 감소시킬 수 있는 효과가 있다.

Claims (8)

  1. 레벨 쉬프터에 있어서,
    다수의 트랜지스터 쌍들을 구비하는 부하 유닛;
    제1입력 신호와 제2입력 신호의 차이를 증폭하고, 증폭 결과에 상응하는 출력 신호들을 출력하기 위한 차동 증폭기; 및
    상기 부하 유닛과 상기 차동 증폭기 사이에 접속되고, 상기 차동 증폭기로부터 출력된 상기 출력 신호들을 래칭하기 위한 래치 유닛을 구비하며,
    상기 다수의 트랜지스터 쌍들 각각은 몸체 효과(body effect)에 기초하여 상기 레벨 쉬프터의 소모 전류의 피크 값을 감소시키기 위하여 서로 스택 구조로 형성되는 레벨 쉬프터.
  2. 제1항에 있어서, 상기 다수의 트랜지스터 쌍들 각각을 구성하는 제1트랜지스터들 각각의 게이트는 상기 제1입력 신호에 응답하여 게이팅되고 상기 다수의 트랜지스터 쌍들 각각을 구성하는 제2트랜지스터들 각각의 게이트는 상기 제2입력 신호에 응답하여 게이팅되는 레벨 쉬프터.
  3. 디지털 영상 신호를 수신하는 제1입력 단자, 위상이 반전된 디지털 영상 신호를 수신하는 제2입력 단자, 및 접지 전압 라인에 접속되는 테일을 구비하는 제1도전형의 차동 트랜지스터 쌍;
    제1노드와 제2노드, 및 상기 차동 트랜지스터 쌍의 출력 단자들 사이에 접속되고, 각각의 게이트는 상기 차동 트랜지스터 쌍의 출력단자들 각각에 크로스-커플되는 제2도전형의 제1트랜지스터 쌍;
    전원 전압 라인과 상기 제1노드 사이에 직렬로 접속되고, 각각의 게이트는 상기 제1입력 단자에 접속되는 다수의 제2도전형의 제1부하 트랜지스터들; 및
    상기 전원 전압 라인과 상기 제2노드 사이에 직렬로 접속되고, 각각의 게이트는 상기 제2입력 단자에 접속되는 다수의 제2도전형의 제2부하 트랜지스터들을 구비하는 레벨 쉬프터.
  4. 제3항에 있어서, 상기 제1도전형의 트랜지스터들 각각은 N 채널 형과 P 채널 형 중에서 어느 하나의 채널 형의 트랜지스터이고, 상기 제2도전형의 트랜지스터들 각각은 상기 N 채널 형과 상기 P 채널 형 중에서 다른 하나의 채널 형의 트랜지스터인 레벨 쉬프터.
  5. 래칭 신호에 응답하여 디지털 영상 신호를 래칭하는 래치 회로;
    상기 래칭된 디지털 영상 신호의 전압 레벨을 상기 래칭된 디지털 영상 신호의 전압 레벨보다 높은 전압 레벨로 상승시키는 레벨 쉬프터; 및
    상기 전압 레벨이 상승된 디지털 영상 신호에 상응하는 아날로그 전압을 발생시키는 디지털-아날로그 변환기를 구비하며,
    상기 레벨 쉬프터는 소모 전류의 피크 값을 감소시키기 위하여 스택 구조로 형성된 다수의 부하 트랜지스터 쌍들을 구비하는 소스 드라이버.
  6. 제5항에 있어서, 상기 레벨 쉬프터는,
    디지털 영상 신호를 수신하는 제1입력 단자, 위상이 반전된 디지털 영상 신호를 수신하는 제2입력 단자, 및 접지 전압 라인에 접속되는 테일을 구비하는 제1도전형의 차동 트랜지스터 쌍;
    제1노드와 제2노드, 및 상기 차동 트랜지스터 쌍의 출력 단자들 사이에 접속되고, 각각의 게이트는 상기 차동 트랜지스터 쌍의 출력단자들 각각에 크로스-커플되는 제2도전형의 제1트랜지스터 쌍;
    전원 전압 라인과 상기 제1노드 사이에 접속되고, 각각의 게이트는 상기 제1입력 단자에 접속되는 다수의 제2도전형의 제1부하 트랜지스터들; 및
    상기 전원 전압 라인과 상기 제2노드 사이에 접속되고, 각각의 게이트는 상기 제2입력 단자에 접속되는 다수의 제2도전형의 제2부하 트랜지스터들을 구비하는 소스 드라이버.
  7. 제6항에 있어서, 상기 제1도전형의 트랜지스터들 각각은 N 채널 형과 P 채널 형 중에서 어느 하나의 채널 형의 트랜지스터이고, 상기 제2도전형의 트랜지스터들 각각은 상기 N 채널 형과 상기 P 채널 형 중에서 다른 하나의 채널 형의 트랜지스터인 소스 드라이버.
  8. 다수의 소스 라인들, 다수의 게이트 라인들, 및 다수의 화소들을 구비하는 디스플레이 패널; 및
    상기 다수의 소스 라인들을 구동하기 위한 제5항에 기재된 소스 드라이버를 구비하는 디스플레이 장치.
KR1020060127927A 2006-12-14 2006-12-14 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치 Expired - Fee Related KR100849209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060127927A KR100849209B1 (ko) 2006-12-14 2006-12-14 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127927A KR100849209B1 (ko) 2006-12-14 2006-12-14 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치

Publications (2)

Publication Number Publication Date
KR20080055066A KR20080055066A (ko) 2008-06-19
KR100849209B1 true KR100849209B1 (ko) 2008-07-31

Family

ID=39801933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060127927A Expired - Fee Related KR100849209B1 (ko) 2006-12-14 2006-12-14 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치

Country Status (1)

Country Link
KR (1) KR100849209B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318055A (ja) * 1992-12-02 1994-11-15 Seiko Epson Corp レベルシフト回路及びこれを用いた高電圧駆動回路
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
KR20010102842A (ko) * 2000-03-14 2001-11-16 야마자끼 순페이 레벨 시프터
JP2004343396A (ja) 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318055A (ja) * 1992-12-02 1994-11-15 Seiko Epson Corp レベルシフト回路及びこれを用いた高電圧駆動回路
JPH0879053A (ja) * 1994-09-06 1996-03-22 Toshiba Corp レベルシフト回路
KR20010102842A (ko) * 2000-03-14 2001-11-16 야마자끼 순페이 레벨 시프터
JP2004343396A (ja) 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路

Also Published As

Publication number Publication date
KR20080055066A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
US9991903B2 (en) Level shifter, digital-to-analog converter, and buffer amplifier, and source driver and electronic device including the same
CN111210776B (zh) 栅极驱动电路、显示面板
KR100432652B1 (ko) 레벨 시프터 및 평판 표시 장치
JP4736313B2 (ja) 薄膜半導体装置
US7936363B2 (en) Data receiver circuit, data driver, and display device
US8648849B2 (en) Buffer circuit
CN107221278B (zh) 数模转换器以及使用其的源极驱动器
US10186196B2 (en) Array substrate and display device
US20070252647A1 (en) Operational amplifier
US7276953B1 (en) Level shifting input buffer circuit
KR100849209B1 (ko) 스택 구조의 부하 트랜지스터 쌍들을 구비하는 레벨 쉬프터및 이를 구비하는 장치
KR102624919B1 (ko) 출력 증폭기, 및 이를 포함하는 디스플레이 드라이버 집적 회로
US20100171727A1 (en) Output Buffer Circuit with Enhanced Slew Rate
US20060267679A1 (en) Operational amplifier, driver circuit, and electro-optical device
CN101739924B (zh) 驱动器装置
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
JP5024760B2 (ja) 信号レベル変換回路
JP2011103648A (ja) 差動増幅回路と半導体装置並びに表示装置
KR102567651B1 (ko) 신호선 수를 줄인 스캔 구동 회로
JP4141851B2 (ja) 半導体装置及びそれを用いた電子機器
JP2009169043A (ja) バッファ回路、電気光学装置、および電子機器
KR102441180B1 (ko) 버퍼 증폭기
KR101418122B1 (ko) 인버터
KR100765515B1 (ko) 레벨 쉬프터
Marano et al. A novel low-power high-speed rail-to-rail class-B buffer amplifier for LCD output drivers

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061214

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080526

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080723

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080724

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee