KR100840319B1 - Liquid crystal display device having stitch reduction means - Google Patents
Liquid crystal display device having stitch reduction means Download PDFInfo
- Publication number
- KR100840319B1 KR100840319B1 KR1020020008763A KR20020008763A KR100840319B1 KR 100840319 B1 KR100840319 B1 KR 100840319B1 KR 1020020008763 A KR1020020008763 A KR 1020020008763A KR 20020008763 A KR20020008763 A KR 20020008763A KR 100840319 B1 KR100840319 B1 KR 100840319B1
- Authority
- KR
- South Korea
- Prior art keywords
- image data
- data
- stitch
- liquid crystal
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
- G09G3/3413—Details of control of colour illumination sources
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
본 발명은 스티치 저감 수단을 가지는 액정 표시 장치에 관한 것으로서, 숏별 휘도 특성을 감안하여 새로운 R, G, B 각각의 보정 화상 데이터를 생성하여 저장하고, 저장된 R, G, B 각각의 보정 화상 데이터에 대해 R, G, B 각각의 감마 곡선을 별도로 조절함으로써, 스티치 라인의 형성 위치 및 데이터 드라이버 등에 상관없이 숏간에 동일한 휘도 레벨을 구현하여 고화질의 액정 표시 장치를 제공한다.또한, 상기 보정 화상 데이터의 다계조 변환시 시간적, 공간적 디더링 방식을 함께 사용하여 이미지 고착 현상을 방지한다.
구체적으로, 본 발명에 따른 스티치 저감 수단을 가지는 액정 표시 장치는 스캔 드라이버와 데이터 드라이버의 동작 제어를 위한 타이밍 신호를 생성하여 스캔 드라이버와 데이터 드라이버에 각각 출력하는 제어부를 포함하며, 제어부는 보정 화상 데이터를 통해 R, G, B 각각의 원시 화상 데이터를 감마 보정하여 다수의 숏으로 이루어진 액정 패널이 동일한 휘도 레벨을 구현하도록 제어하는 것을 특징으로 한다.
스티치 현상, 타이밍 제어부, 스티치 개선부, 감마 곡선, 공간적/시간적 디더링.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a stitch reduction means, which generates and stores new corrected image data of each of R, G, and B in consideration of brightness characteristics of each shot, By separately adjusting the gamma curves of R, G, and B with respect to each other, the same luminance level is realized between shots regardless of the formation position of the stitch line, the data driver, and the like, thereby providing a high-quality liquid crystal display device. When using multi-tone conversion, temporal and spatial dithering methods are used together to prevent image sticking.
Specifically, the liquid crystal display device having the stitch reduction means according to the present invention includes a control unit for generating a timing signal for controlling the operation of the scan driver and the data driver and output the timing signal to the scan driver and the data driver, respectively, the control unit is corrected image data By gamma-correcting the raw image data of each of the R, G, and B through the control to control the liquid crystal panel consisting of a plurality of shots to implement the same brightness level.
Stitch phenomenon, timing control, stitch improvement, gamma curve, spatial / temporal dithering.
Description
도 1a는 종래 기술에 따른 박막 트랜지스터 기판의 평면도이다. 1A is a plan view of a thin film transistor substrate according to the prior art.
도 1b는 그레이별 R,G,B 감마 곡선을 도시한 그래프이다. 1B is a graph illustrating R, G, and B gamma curves for each gray.
도 2는 본 발명의 일 실시예에 따른 스티치 저감 수단을 가지는 액정 표시 장치의 전체적인 블록 구성도이다.2 is an overall block diagram of a liquid crystal display having a stitch reduction means according to an exemplary embodiment of the present invention.
도 3은 본 발명에 따른 스티치 개선부를 개념적으로 설명하기 위한 도면이다.3 is a view for conceptually explaining the stitch improvement unit according to the present invention.
도 4는 본 발명의 일례에 따라 G 감마 곡선을 임의의 목표 감마 곡선으로 변화시키는 방법의 개념을 설명하기 위한 도면이다.4 is a diagram for explaining a concept of a method of changing a G gamma curve to an arbitrary target gamma curve according to an example of the present invention.
도 5a 내지 도 5c는 본 발명에 따라 10비트의 데이터를 8비트의 데이터로 표현하는 공간적/시간적 디더링 처리 방식을 설명하기 위한 도면이다.5A to 5C are diagrams for describing a spatial / temporal dithering processing method for representing 10-bit data as 8-bit data according to the present invention.
도 6은 본 발명에 따른 스티치 불량 제거 이후의 숏별 감마 곡선을 도시한 그래프이다. 6 is a graph illustrating a gamma curve for each shot after removing stitch defects according to the present invention.
도 7은 본 발명의 제1 실시예에 따른 스티치 개선부를 설명하기 위한 도면이다.7 is a view for explaining a stitch improvement unit according to a first embodiment of the present invention.
도 8은 본 발명의 제2 실시예에 따른 스티치 개선부를 설명하기 위한 도면이 다. 8 is a view for explaining a stitch improvement unit according to a second embodiment of the present invention.
도 9는 본 발명의 제3 실시예에 따른 스티치 개선부를 설명하기 위한 도면이다.9 is a view for explaining a stitch improvement unit according to a third embodiment of the present invention.
※도면의 주요 부분에 대한 부호의 설명※※ Explanation of code for main part of drawing ※
100 : 타이밍 제어부100: timing controller
110 : 스티치 개선부110: stitch improvement
200 : 데이터 드라이버200: data driver
300 : 스캔 드라이버300: scan driver
400 : LCD 패널400: LCD panel
112 : R 데이터 보정부112: R data correction unit
114 : G 데이터 보정부114: G data correction unit
116 : B 데이터 보정부116: B data correction unit
120 : 주기 제어부120: cycle control unit
본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.
일반적으로 박막 트랜지스터 액정 표시 장치(TFT LCD)는 삼단자 소자인 박막 트랜지스터와 주사 신호가 인가되는 게이트선 및 화상 신호가 인가되는 데이터선 등이 형성되어 있는 박막 트랜지스터 기판, 컬러 필터 및 공통 전극이 형성되어 있 는 컬러 필터 기판, 두 기판 사이에 주입되는 액정 물질, 집적 회로가 장착되어 있는 구동 기판으로 이루어져 있다. 구동 기판에서 발생된 신호들은 박막 트랜지스터 기판의 게이트선 및 데이터선을 라인 단위로 제어함으로써 액정층에서의 광투과율을 조절한다.In general, a thin film transistor liquid crystal display (TFT LCD) is formed of a thin film transistor substrate, a color filter, and a common electrode on which a thin film transistor, a three-terminal element, a gate line to which a scan signal is applied, and a data line to which an image signal is applied. It consists of a color filter substrate, a liquid crystal material injected between two substrates, and a driving substrate on which an integrated circuit is mounted. The signals generated from the driving substrate control the light transmittance in the liquid crystal layer by controlling the gate line and the data line of the thin film transistor substrate in line units.
상기와 같은 구조의 박막 트랜지스터 액정 표시 장치를 15인치 이상의 대면적으로 구성할 경우, 대면적의 기판을 한번에 노광하여 게이트 버스 라인 및 데이터 버스 라인 등의 패턴을 형성할 수 있는 노광 장치가 바람직하지만, 노광 장치를 제조하는 기술상의 제한 등의 여러 요인으로 인해 한번에 노광할 수 있는 노광면의 사이즈는 제한될 수 밖에 없다.When the thin film transistor liquid crystal display device having the above structure is configured to have a large area of 15 inches or more, an exposure apparatus capable of forming a pattern such as a gate bus line and a data bus line by exposing a large area substrate at one time is preferable. Due to various factors such as technical limitations in manufacturing the exposure apparatus, the size of the exposure surface that can be exposed at one time is inevitably limited.
따라서, 대면적의 기판을 노광하기 위해서는, 첨부된 도 1a와 같이 소정 개수의 숏(S1 내지 S4)으로 나누어서 기판의 일부를 먼저 노광하고 나머지 부분을 나중에 노광하는 분할 노광을 이용하여야 한다.Therefore, in order to expose a large-area substrate, as shown in FIG. 1A, a partial exposure is performed by first dividing a portion of the substrate into a predetermined number of shots S1 through S4 and exposing the remaining portion later.
하지만, 이러한 분할 노광은 숏간의 얼라인(align) 정도 등에 따라 화면 불균일 현상인 스티치(stitch) 현상을 유발시킨다. 스티치 현상이란, 숏 경계부에서의 휘도 차이에 의해 시각적으로 불연속적인 부분이 발생하는 현상으로서, 사진 공정시 발생하는 숏간의 얼라인(align) 편차에 따라 불균일한 화상을 유발시키는 것을 의미한다.However, such divisional exposure causes a stitch phenomenon, which is a screen unevenness, depending on the degree of alignment between shots. The stitch phenomenon is a phenomenon in which a visually discontinuous portion occurs due to a difference in luminance at a shot boundary, and means that an uneven image is caused by alignment deviation between shots generated during a photographic process.
도 1a는 종래 기술에 따른 박막 트랜지스터 기판의 평면도이며, 도 1b는 샷별 R,G,B 감마 곡선을 도시한 그래프이다. Figure 1a is a plan view of a thin film transistor substrate according to the prior art, Figure 1b is a graph showing the R, G, B gamma curve for each shot.
도시되어 있듯이, 숏 별(S1 내지 S5) 감마 곡선은 해당 숏 간에 형성되는 스 티치 라인 등으로 인해 서로 다른 휘도 레벨 특성을 나타냄을 알 수 있다. As shown, it can be seen that the gamma curves for each of the shots S1 to S5 exhibit different luminance level characteristics due to the stitch lines formed between the shots.
이로 인해, 고휘도 제품의 경우에는 전체의 신뢰성 및 화질에 결정적인 악영향을 미칠뿐만 아니라, 특히 실제 대형 LCD 화면에서는 상기한 스티치 현상이 더욱더 부각되어 제품의 질을 저하시키는 결정적인 요인이 된다.As a result, in the case of a high-brightness product not only has a detrimental adverse effect on the overall reliability and image quality, in particular, in the actual large LCD screen, the above stitch phenomenon is more highlighted, which is a decisive factor of the product quality.
본 발명이 이루고자 하는 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로서, 소정의 보정 감마 곡선상의 값을 근거로 한 R, G, B 각각의 보정 화상 데이터를 이용하여 해당 R, G, B 감마 곡선을 독립적으로 변형시킴으로써, 숏간에 동일한 휘도 레벨을 구현할 수 있는 액정 표시 장치를 제공하는 것이다.The technical problem to be solved by the present invention is to solve such a conventional problem, and the corresponding R, G, B gamma curves using the corrected image data of each of R, G, and B based on values of a predetermined correction gamma curve. By independently transforming the liquid crystal display, a liquid crystal display device capable of realizing the same luminance level between shots is provided.
본 발명은 이러한 기술적 과제를 해결하기 위하여, 본 발명에 따른 스티치 저감 수단을 가지는 액정 표시 장치는 숏별 휘도 특성을 감안하여 새로운 R, G, B 각각의 보정 화상 데이터를 생성하여 저장하고, 저장된 R, G, B 각각의 보정 화상 데이터에 대해 R, G, B 각각의 감마 곡선을 별도로 조절한다. 또한, 상기 보정 화상 데이터의 다계조 변환시 시간적, 공간적 디더링 방식을 함께 사용하여 이미지 고착 현상을 방지한다. In order to solve the above technical problem, the liquid crystal display having the stitch reduction means according to the present invention generates and stores new corrected image data of each of R, G, and B in consideration of luminance characteristics of each shot, and stores the stored R, The gamma curves of R, G, and B are adjusted separately for each of the G, B corrected image data. In addition, in the multi-gradation conversion of the corrected image data, a temporal and spatial dithering method is used together to prevent image fixation.
구체적으로, 본 발명에 따른 스티치 저감 수단을 가지는 액정 표시 장치는 소정의 특성을 갖는 액정 물질을 내장하고, 주사 신호를 전달하는 복수의 게이트 라인 및 화상 신호를 전달하는 복수의 데이터 라인과 게이트 라인 및 데이터 라인에 연결되어 있는 스위칭 소자를 가지는 액정 패널; 스위칭 소자를 온시키기 위한 게이트 온 전압을 복수의 게이트 라인에 순차 인가하는 스캔 드라이버; 화상 신호를 나타내는 데이터 전압을 데이터 라인에 인가하는 데이터 드라이버; 및 초기 기동후 외부로부터 R, G, B 각각의 원시 화상 데이터가 입력됨에 따라 원시 화상 데이터에 대응하는 보정 화상 데이터를 저장한 메모리로부터 원시 화상 데이터에 대응하는 보정 화상 데이터를 추출하여 데이터 드라이버에 전송하며, 스캔 드라이버와 데이터 드라이버의 동작 제어를 위한 타이밍 신호를 생성하여 스캔 드라이버와 데이터 드라이버에 각각 출력하는 제어부를 포함하며, 제어부는 보정 화상 데이터를 통해 R, G, B 각각의 원시 화상 데이터를 감마 보정하여 다수의 숏으로 이루어진 액정 패널이 동일한 휘도 레벨을 구현하도록 제어하는 것을 특징으로 한다.Specifically, the liquid crystal display device having the stitch reducing means according to the present invention includes a plurality of gate lines for embedding a liquid crystal material having predetermined characteristics, and for transmitting a scan signal, a plurality of data lines and gate lines for transmitting an image signal, and A liquid crystal panel having a switching element connected to the data line; A scan driver for sequentially applying a gate on voltage to the plurality of gate lines to turn on the switching element; A data driver for applying a data voltage representing an image signal to the data line; And as the raw image data of each of R, G, and B is input from the outside after initial startup, the corrected image data corresponding to the raw image data is extracted from the memory storing the corrected image data corresponding to the raw image data, and transmitted to the data driver. And a control unit for generating timing signals for controlling the operation of the scan driver and the data driver and outputting the timing signals to the scan driver and the data driver, respectively, wherein the controller gamma the raw image data of each of R, G, and B through the corrected image data. By adjusting to control the liquid crystal panel consisting of a plurality of shots to implement the same brightness level.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명하면 다음과 같다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 2는 본 발명의 일 실시예에 따른 스티치 저감 수단을 가지는 액정 표시 장치의 대략적인 블록 구성도이다.2 is a schematic block diagram of a liquid crystal display device having a stitch reduction means according to an embodiment of the present invention.
도 2를 보면, 본 발명에 따른 액정 표시 장치는 스티치 개선부(110)를 내장하는 타이밍 제어부(100), 데이터 드라이버(200), 스캔 드라이버(300) 및 액정 패널(400)을 포함한다.Referring to FIG. 2, the liquid crystal display according to the present invention includes a
스티치 개선부(110)를 내장하는 타이밍 제어부(100)는 외부의 그래픽 콘트롤러(미도시) 등으로부터 RGB 화상 신호와 함께 RGB 화상 신호의 디스플레이를 위한 동기 신호(Hsync, Vsync)와 클럭 신호(DE, MCLK) 등을 제공받아, RGB 보정 화상 신 호를 데이터 드라이버(200)에 출력함과 동시에, 데이터 드라이버(200)와 스캔 드라이버(300)의 구동을 위한 디지털 신호, 즉 타이밍 신호를 생성하여 해당 드라이버(200, 300)에 출력한다.The
보다 상세히는, 타이밍 제어부(100)는 데이터 드라이버(200) 내 데이터 쉬프트(shift)를 위한 수평 클럭 신호(HCLK)와 데이터들이 데이터 드라이버(200)에서 아날로그로 변환되고, 변환된 아날로그 값을 LCD 패널(400)에 인가할 것을 명령하는 수평 동기 시작 신호(STH) 및 데이터 드라이버(200)로의 데이터 신호들의 로딩을 명령하는 로드 신호(LOAD 또는 TP)를 각각 상기 데이터 드라이버(200)에 출력한다.In more detail, the
또한, 타이밍 제어부(100)는 게이트 라인에 인가되는 게이트 온 신호의 주기 설정을 위한 게이트 클럭 신호(Gate clock)와 상기 게이트 온 신호의 시작을 명령하는 수직 동기 시작 신호(STV) 및 상기 스캔 드라이버(300)의 출력을 인에이블시키는 출력 인에이블 신호(OE; Out Enable)를 상기 스캔 드라이버(300)에 출력한다.In addition, the
한편, 상기한 타이밍 제어부(100)에 내장되는 스티치 개선부(110)는 초기 기동 이후 외부로부터 R, G, B 각각의 원시 화상 데이터가 입력됨에 따라 상기 원시 화상 데이터에 대응하는 보정 화상 데이터를 출력한다.On the other hand, the
보다 상세히는, 스티치 개선부(110)는 액정 표시 장치의 초기 기동 이후에 외부로부터 R, G, B 각각에 대한 원시 화상 데이터가 입력됨에 따라 상기 원시 화상 데이터에 대응하는 보정 화상 데이터를 추출하고, 추출된 보정 화상 데이터를 다계조 변환하여 출력한다.
In more detail, the
이때, 다계조 변환되기 이전의 보정 화상 데이터는 소정의 보정 감마 곡선을 근거로 생성되는 것으로서, 원시 화상 데이터의 비트수와 동일할 수도 있고, 원시 화상 데이터의 비트수보다 클 수도 있다. 또한, 다계조 변환된 이후의 보정 화상 데이터는 원시 화상 데이터의 비트수와 동일한 것이 바람직하다.At this time, the corrected image data before multi-gradation conversion is generated based on a predetermined correction gamma curve, and may be equal to the number of bits of the original image data or may be larger than the number of bits of the original image data. Further, the corrected image data after the multi-gradation conversion is preferably equal to the number of bits of the raw image data.
또한, 상기한 본 발명의 일 실시예에서는 스티치 개선부를 타이밍 제어부에 내장하는 것을 그 일례로 설명하였으나, 타이밍 제어부의 외부에 구현할 수도 있으며, 스티치 개선부를 타이밍 제어부의 전단에 배치하는 것을 그 일례로 설명하였으나, 스티치 개선부를 타이밍 제어부의 후단에 배치할 수도 있다.In addition, in the above-described embodiment of the present invention, an example of embedding the stitch improvement unit in the timing control unit is described as an example. Alternatively, the stitch improvement unit may be implemented outside the timing control unit. However, the stitch improvement unit may be disposed at the rear end of the timing controller.
데이터 드라이버(200)는 타이밍 제어부(100)로부터 R, G, B 디지털 데이터(R[0:N], G[0:N], B[0:N])를 제공받아 이를 저장했다가 LCD 패널(400)에 내릴 것을 명령하는 로드 신호(LOAD)가 인가되면, 각각의 디지털 데이터에 해당되는 전압을 선택하여 LCD 패널(400)에 데이터 전압(V1, V2, V3, ..., Vn)(미도시)을 전달한다. The
또한, 데이터 드라이버(200)는 LCD 패널(400)상에 배열된 화소의 극성이 매 프레임 마다 서로 반전되도록 데이터 전압(V1, V2, V3, ..., Vn)을 출력한다. 이때, 매 프레임마다 화소의 극성을 반전시켜야 하는 것은 이미 공지된 바와 같이, 액정의 열화를 방지하기 위함이다.In addition, the
스캔 드라이버(300)는 쉬프트 레지스터, 레벨 쉬프터 및 버퍼 등을 포함하여 타이밍 제어부(100)로부터 게이트 클럭 신호(Gate clk)와 수직 라인 시작 신호(STV)를 제공받고, 게이트 구동 전압 발생부(미도시) 또는 타이밍 제어부(100) 로부터 전압(Von, Voff, 및 Vcom)(미도시)을 제공받아 LCD 패널(400) 상의 각 박막 트랜지스터를 온 오프하여 화소에 화소 전압을 인가 또는 차단한다. The
LCD 패널(400)은 n개의 데이터 라인과 상기 데이터 라인과 직교하여 배열된 m개의 게이트 라인, 상기 데이터 라인과 상기 게이트 라인간에 격자 배열된 일정 영역에 형성되며, 일단이 상기 게이트 라인에 연결되고, 다른 일단이 상기 데이터 라인에 연결되며, 나머지 일단이 화소 전극에 연결되는 박막 트랜지스터 및 화소 전극으로 구성되며, 스캔 드라이버(300)로부터 제공되는 게이트 전압(G1, G2, ..., Gn)(미도시)이 해당 화소열에 인가됨에 따라 해당 화소열의 박막 트랜지스터가 온되어 데이터 드라이버(200)로부터 제공되는 데이터 전압(D1, D2, ..., Dm)(미도시)이 해당 화소 전극에 인가된다.The
도 3은 본 발명에 따른 스티치 개선부를 개념적으로 설명하기 위한 도면이다. 3 is a view for conceptually explaining the stitch improvement unit according to the present invention.
도 3을 보면, 본 발명에 따른 스티치 개선부(110)는 R 데이터 보정부(112), G 데이터 보정부(114), B 데이터 보정부(116), 제1 다계조화부(122), 제2 다계조화부(124) 및 제3 다계조화부(126)를 포함한다.Referring to FIG. 3, the
동작시, R, G, B 데이터 보정부(112, 114, 116)는 외부로부터 입력되는 R,G,B 각각의 8비트 원시 화상 데이터를 액정 패널의 각 숏별 그레이 특성에 맞게 미리 정해진 N비트 보정 화상 데이터로 변환한 후, 제1 내지 제3 다계조화부(122, 124, 126)에 각각 출력한다. 이후, 제1 내지 제3 다계조화부(122, 124, 126)는 상기 N비트 보정 화상 데이터를 R,G,B 각각의 8비트 보정 화상 데이터로 다계조 변환한 후 타이밍 제어부(100)에 제공한다. In operation, the R, G, and B
여기서, 바람직하게는 상기한 제1 내지 제3 다계조화부(122, 124, 126)는 공간적, 시간적 디더링(Spacial/Temporal Dithering) 방식을 이용하여 보정 화상 데이터 처리를 수행한다.Here, preferably, the first to third
그러면, 상기한 공간적, 시간적 디더링 방식에 대해서 간략히 설명한다.Then, the above-described spatial and temporal dithering method will be briefly described.
본 발명에서는 LCD 구동시, 인접하는 두 숏 영역간의 휘도 차이로 인하여 두 숏 영역의 경계가 불연속적으로 나타나게 되는 스티치가 발생하는데, 이를 제거하기 위해서 디더링(Dithering) 방식을 이용한다. In the present invention, when the LCD is driven, stitches in which the boundary between two shot regions are discontinuously appear due to a difference in luminance between two adjacent shot regions, and a dithering method is used to remove them.
디더링 방식은 기설정되어 있는 계조와 계조 사이의 중간 계조, 예를 들어 1계조와 2계조 사이의 1.5계조를 표시하기 위하여 프레임 또는 위치에 따라 계조 전압을 변동시키는 것을 말한다. 상세히 설명하면, 공간적 디더링 방식은 한 프레임 동안 수직 라인 또는 수평 라인의 위치에 따라 화소들에 동일하지 않은 계조 전압을 순차적으로 인가하는 방식이며, 시간적 디더링 방식은 프레임별로 화소에 동일하지 않은 계존 전압을 인가하는 방식을 말한다.The dithering method refers to varying the gradation voltage according to a frame or position in order to display a predetermined gradation between the gradation and gradation, for example, 1.5 gradations between 1 and 2 gradations. In detail, the spatial dithering method sequentially applies unequal gradation voltages to the pixels according to the position of the vertical line or the horizontal line during one frame, and the temporal dithering method applies non-identical gradation voltages to the pixels for each frame. It is the way of authorization.
그러면, 상기한 스티치 개선부를 이용하여 구체화한 실현 방법을 설명한다. Next, the realization method embodied using the stitch improvement part mentioned above is demonstrated.
도 4는 본 발명의 일례에 따라 G 감마 곡선(Green gamma curve)을 임의의 목표 감마 곡선(Target gamma curve)으로 변화시키는 방법의 개념을 설명하기 위한 도면이다.4 is a view for explaining the concept of a method for changing a G gamma curve (G gamma curve) to an arbitrary target gamma curve in accordance with an example of the present invention.
도 4에서와 같이, 그린(G)의 감마 곡선을 목표 감마 곡선으로 바꾸고자 할 때, 예를 들어 130 그레이의 루미넌스(luminance : 대응점)를 목표 감마 곡선으로 낮추기 위해서는 다음의 순서를 따른다.As shown in FIG. 4, in order to change the gamma curve of the green G to the target gamma curve, for example, to reduce the luminance (corresponding point) of 130 gray to the target gamma curve, the following procedure is performed.
먼저, 원시 화상 데이터, 예를 들어, 130 그레이 정보를 갖는 G 데이터가 입력됨에 따라 130 그레이에 해당하는 목표 감마 곡선의 루미넌스를 찾는다(1).First, as the raw image data, for example, G data having 130 gray information is input, the luminance of the target gamma curve corresponding to 130 gray is found (1).
이어, 목표 감마 곡선상에서 찾아진 해당 루미넌스에 대응하는 원래의 G 감마 곡선의 대응점을 찾는다(2). 만일 G 감마 곡선상에서 대응점(즉, 루미넌스)이 존재하지 않은 경우에는 소정의 내삽(interpolation) 과정을 통해 G 그레이값을 찾는다. Then, the corresponding point of the original G gamma curve corresponding to the corresponding luminance found on the target gamma curve is found (2). If there is no corresponding point (ie, luminance) on the G gamma curve, the G gray value is found through a predetermined interpolation process.
이어, 해당 대응점의 그레이값을 찾는다(3). Next, the gray value of the corresponding point is found (3).
도 4에서 보면 상기한 순서대로 찾은 값은 128.5가 된다. 상기한 128.5는 종래의 8비트 데이터로는 표현할 수 없는 값이 된다. 따라서 그레이의 확장이 필수적이다. 즉, 8비트보다 더 많은 그레이를 표현할 수 있는 9비트 또는 그 이상의 많은 비트의 대응 값이 필요하게 된다. 4, the value found in the above-described order is 128.5. The above 128.5 is a value that cannot be represented by conventional 8-bit data. Therefore, the expansion of gray is essential. That is, a corresponding value of 9 bits or more bits that can represent more gray than 8 bits is required.
예를 들어, 10비트(8비트+2비트)는 1024개의 계조를 표현할 수 있으므로, 그레이와 그레이 사이를 4등분(예를 들어, 0.25/0.5/0.75)하여 관리할 수 있게 된다. 이로 인해, 8비트 데이터로는 표현할 수 없는 계조를 좀 더 정확하게 표현할 수 있다. For example, since 10 bits (8 bits + 2 bits) can express 1024 gray levels, it becomes possible to manage by dividing the gray and gray into four equal parts (for example, 0.25 / 0.5 / 0.75). As a result, it is possible to more accurately express the gray scales that cannot be represented by 8-bit data.
따라서, 상기한 방법으로 256(28)개 각각에 해당하는 G 데이터의 10비트 정보 또는 그 이상의 비트 정보를 찾아 변경할 수 있다. Accordingly, the above-described method can find and change 10 bit information or more bit information of G data corresponding to 256 (2 8 ) pieces.
상기한 도 4에서는 소정의 목표 감마 곡선을 설정하여 그린(G) 감마 곡선을 변화시키는 것을 그 일례로 설명하였으나, 제1 숏의 그린 감마 곡선을 기준으로 제2 와 제3 숏의 그린 감마 곡선을 변화(또는 수렴)시킬 수도 있다.In FIG. 4, the green gamma curve of the first shot is changed based on the green gamma curve of the first shot. It can also change (or converge).
또한, 상기한 방법을 이용하여 8비트를 갖는 G 감마 곡선도 목표 감마 곡선 또는 해당 숏의 B 감마 곡선에 연동하여 9비트의 대응 값을 찾아낼 수도 있다. In addition, a G gamma curve having 8 bits can also be found in association with the target gamma curve or the B gamma curve of the shot by using the above-described method.
여기서, 상기한 방법을 통해 10비트 데이터로 정확하게 표현되는 계조를 원시 화상 데이터의 비트수와 동일하도록 다계조 변환하는 경우 사용되는 공간적, 시간적 디더링 방식에 대해 자세히 알아보면 다음과 같다.Here, the spatial and temporal dithering method used in the case of multi-grading the gray scale accurately represented by the 10-bit data by the method described above to be equal to the number of bits of the raw image data will be described in detail.
도 5a 내지 도 5c는 본 발명에 따라 10비트의 데이터를 8비트의 데이터로 표현하는 공간적, 시간적 디더링 처리 방식을 설명하기 위한 도면이다. 5A to 5C are diagrams for describing a spatial and temporal dither processing method for representing 10-bit data as 8-bit data according to the present invention.
본 발명에 따른 스티치 개선부는 외부로부터 입력되는 8비트 화상 데이터로는 표현할 수 없는 휘도 레벨을 좀 더 정확하게 표현할 수 있도록, 확장된 보정 화상 데이터, 예를 들어 10비트 보정 화상 데이터를 이용하여 그레이와 그레이 사이를 4등분(0.25/0.5/0.75)하여 관리한다. The stitch improvement unit according to the present invention uses gray and gray using expanded corrected image data, for example, 10-bit corrected image data, to more accurately express a luminance level that cannot be represented by 8-bit image data input from the outside. Manage it by dividing it into quarters (0.25 / 0.5 / 0.75).
도 5a는 4개의 화소로 이루어진 해당 영역의 계조를 0.25 조정하는 경우의 공간적, 시간적 디더링 방식을 설명하기 위한 도면이다. FIG. 5A is a diagram for describing a spatial and temporal dithering method in the case of adjusting the gray level of a corresponding region consisting of four pixels by 0.25. FIG.
도시되어 있듯이, 스티치 개선부는 시간적 디더링 방식과 공간적 디더링 방식을 이용하여 해당 숏의 계조를 소정값(0.25)으로 조정한다. As illustrated, the stitch improvement unit adjusts the gray level of the shot to a predetermined value (0.25) by using a temporal dithering method and a spatial dithering method.
시간적 디더링 방식을 이용하는 경우, 스티치 개선부는 화소 각각의 계조가 4프레임(N/N+1/N+2/N+3 프레임) 동안 평균 0.25가 되도록 제어한다.In the case of using the temporal dithering method, the stitch improvement unit controls the gray level of each pixel to be an average of 0.25 for 4 frames (N / N + 1 / N + 2 / N + 3 frames).
예를 들어, 1계조와 2계조 사이의 1.25계조를 표현하는 방법을 설명하면, 각 화소의 계조를 4 프레임 동안 1 프레임만 2계조로 하고, 나머지 3 프레임은 1계조로 하여 해당 화소의 평균 계조가 1.25가 되도록 제어한다.For example, a method of expressing 1.25 gradations between one gradation and two gradations is described. The average gradation of the pixels is defined by setting the gradation of each pixel to be one gradation for two frames for four frames and the remaining three frames as one gradation. Is controlled to be 1.25.
이러한 디더링 방법을 이용하여 스티치를 개선하는 방법은 다음과 같다. The method of improving the stitch using this dithering method is as follows.
예를 들어, S1의 계조가 100으로 정상 레벨을 나타내는 반면, S2의 계조가 99.75를 나타냄으로 인하여 스티치 선이 발생한 경우, S1의 평균 계조가 0.25 조정될 수 있도록 프레임별 화소의 전압을 변화시킨다. 즉, S1에 인가하는 계조 전압을 4 프레임 중 3 프레임 동안은 100 계조를 인가하고 나머지 1 프레임 동안은 99계조를 인가하여 평균적으로 99.75 계조가 되도록 조정한다.For example, when the gray level of S1 represents a normal level as 100, while the stitch line occurs because the gray level of S2 represents 99.75, the voltage of the pixel for each frame is changed so that the average gray level of S1 can be adjusted by 0.25. That is, the gray scale voltage applied to S1 is adjusted to be 99.75 gray scale on average by applying 100 gray scale for 3 frames out of 4 frames and 99 gray scales for the other 1 frame.
하지만, 상기한 시간적 디더링 방식만을 이용하는 경우에는 각 화소의 극성 반전시 그 위치가 고정(예를 들어, 1->2->3->4)적이기 때문에 이미지 고착 현상을 불러 일으키는 경우가 종종 발생한다. 이를 방지하기 위하여 본 발명에서는 공간적 디더링 방식을 함께 사용하여 이를 방지한다.However, in the case of using only the above-described temporal dithering method, the image sticking phenomenon often occurs because its position is fixed (for example, 1-> 2-> 3-> 4) when the polarity of each pixel is inverted. . In order to prevent this, the present invention uses a spatial dithering method together to prevent this.
공간적 디더링 방식을 이용하는 경우, 스티치 개선부는 수직 라인 또는 수평 라인의 위치에 따라 화소별로 동일하지 않은 계조 전압을 갖도록 제어한다. 즉, 한 프레임 동안 4개의 화소 중 한 화소만이 다른 극성을 갖도록 함과 동시에 상기 화소의 위치가 한 프레임 동안 계속 변화되도록 함으로써, 이를 통해 해당 영역의 평균 계조를 조정한다.In the case of using the spatial dithering method, the stitch improvement unit controls to have a gray level voltage that is not the same for each pixel according to the position of the vertical line or the horizontal line. That is, by adjusting only one pixel of the four pixels during one frame to have a different polarity, the position of the pixel is continuously changed during one frame, thereby adjusting the average gradation of the corresponding region.
도 5b는 해당 영역의 계조를 0.5 조정하는 경우의 공간적, 시간적 디더링 방식을 설명하기 위한 도면이며, 도 5c는 해당 영역의 계조를 0.75 조정하는 경우의 공간적, 시간적 디더링 방식을 설명하기 위한 도면이다. FIG. 5B is a diagram illustrating a spatial and temporal dithering method in the case of adjusting the gradation of a corresponding area by 0.5. FIG. 5C is a diagram illustrating a spatial and temporal dithering method in the case of adjusting the gradation of the corresponding area by 0.75.
앞서 설명한 바와 같이, 프레임별, 수직라인 또는 수평 라인의 위치에 따라 서로 다른 계조 전압을 갖도록 제어함으로써, 해당 숏간의 동일한 계조를 구현할 수 있다.As described above, by controlling to have different gradation voltages according to the position of each frame, the vertical line or the horizontal line, the same gradation between the shots may be implemented.
도 6은 본 발명에 따른 스티치 저감 이후의 숏별 감마 곡선을 도시한 그래프이다. 도시되어 있듯이, 해당 숏들간의 그레이 특성이 데이터 드라이버와 스티치 라인 발생 위치에 상관없이 일정한 계조를 나타냄을 알 수 있다. 6 is a graph illustrating a gamma curve for each shot after stitch reduction according to the present invention. As shown, it can be seen that the gray characteristics between the shots show a constant gray level regardless of the data driver and the stitch line generation position.
이상에서는 8비트의 원시 화상 데이터를 10비트의 보정 화상 데이터로 변경하는 것을 그 일례로 설명하였으나, 9비트의 보정 화상 데이터로 변경할 수 있다.In the above description, an example of changing the 8-bit raw image data into 10-bit corrected image data has been described as an example. However, it can be changed to 9-bit corrected image data.
이와 같은 실시예를 구현하기 위한 전체 구동 개념에 대한 설명을 하면 다음과 같다.The overall driving concept for implementing such an embodiment is described as follows.
특히, 타이밍 제어부의 최종 출력이 8비트인 경우에 대해서만 설명한다. 만일 6비트 출력은 6비트 출력에 해당하는 디더링 방식을 사용하면 되기 때문이다.In particular, only the case where the final output of the timing controller is 8 bits will be described. This is because the 6-bit output uses a dithering method corresponding to the 6-bit output.
도 7은 본 발명의 제1 실시예에 따른 스티치 개선부를 설명하기 위한 도면으로, 특히, 내부 ROM에 확장 데이터를 저장하는 회로 구성의 개념도이다.FIG. 7 is a diagram for explaining a stitch improvement unit according to the first embodiment of the present invention. In particular, FIG. 7 is a conceptual diagram of a circuit configuration for storing extension data in an internal ROM.
도 7을 참조하면, 본 발명의 제1 실시예에 따른 스티치 개선부(110)는 제1 ROM(142), 제2 ROM(144), 제3 ROM(146), 제1 다계조화부(122), 제2 다계조화부 (124) 및 제3 다계조화부(126)를 포함한다. Referring to FIG. 7, the
제1 ROM(142) 내지 제3 ROM(146)은 외부로부터 제공되는 원시 화상 데이터에 대응하는 보정 화상 데이터를 소정의 룩업 테이블(Look Up Table) 형태로 저장하고, 타이밍 제어부(100)로부터의 보정 화상 데이터 출력 요청에 따라, 원시 화상 데이터에 대응하는 보정 화상 데이터를 추출하여 제공한다. 이때, 소정의 룩업 테이블 형태로 저장되는 보정 화상 데이터는 R, G, B 각각에 대한 보정 화상 데이터로서, 액정 패널의 각 숏별로 감마 곡선을 측정한 후 이를 수치화하여 보정한 데이터이다.The
동작시, 스티치 개선부(110)는 외부로부터 입력되는 디지털 영상 데이터를 내부의 ROM(142, 144, 146)의 주소로 하여 확장 데이터(10비트)를 읽어 들인 후, 시간적/공간적 디더링 처리를 수행하는 다계조화부(122, 124, 126)에 보내어 최종적으로 타이밍 제어부(100)를 경유하여 데이터 드라이버(200)에 출력한다. In operation, the
도면상에서는 외부로부터 8비트 데이터를 제공받아 10비트 데이터로 확장한 후 디더링 처리를 통해 8비트 데이터를 출력하는 것을 그 일례로 설명하였으나, 확장된 데이터가 반드시 10비트 데이터가 아닌 그 이상의 소정 비트 데이터일 수도 있다. In the drawing, the 8-bit data received from the outside is expanded to 10-bit data, and the 8-bit data is output through dithering. For example, the expanded data is not necessarily 10-bit data. It may be.
상기한 본 발명의 제1 실시예에 따른 스티치 개선부의 회로 구성은 외부에 별도로 추가적인 ROM을 사용하지 않는 장점으로 인해 LCD의 단가를 낮출 수 있다. The circuit configuration of the stitch improvement unit according to the first embodiment of the present invention can reduce the unit cost of the LCD due to the advantage of not using an additional ROM separately.
도 8은 본 발명의 제2 실시예에 따른 스티치 개선부를 설명하기 위한 도면으로, 특히, 외부 메모리에 확장 데이터를 저장하는 회로 구성의 개념도이다.FIG. 8 is a diagram for explaining a stitch improvement unit according to a second embodiment of the present invention. In particular, FIG. 8 is a conceptual diagram of a circuit configuration for storing extension data in an external memory.
도 8을 참조하면, 본 발명의 제2 실시예에 따른 스티치 개선부(110)는 제1 다계조화부(122), 제2 다계조화부(124) 및 제3 다계조화부(126)를 포함한다. Referring to FIG. 8, the
외부의 ROM(146)은 외부로부터 제공되는 원시 화상 데이터에 대응하는 보정 화상 데이터를 소정의 룩업 테이블(LUT) 형태로 저장하고, 타이밍 제어부(100)부터의 보정 화상 데이터 출력 요청에 따라, 원시 화상 데이터에 대응하는 보정 화상 데이터를 추출하여 제공한다. The
동작시, 스티치 개선부(110)는 외부로부터 입력되는 디지털 영상 데이터를 외부의 ROM(146)의 주소로 하여 확장 데이터(10비트)를 읽어 들인 후 디더링 처리를 수행하는 다계조화부(122, 124, 126)에 보내어 최종적으로 타이밍 제어부(100)를 경유하여 데이터 드라이버(200)에 출력한다. In operation, the
상기한 본 발명의 제2 실시예에 따른 스티치 개선부(110)의 회로 구성은 외부의 ROM(146)에 확장 데이터를 저장하므로 액정 패널을 변경하더라도 변경된 액정 패널, 특히 스티치 라인이 발생한 숏의 계조를 특정 숏의 계조로 조정할 수 있는 확장 데이터를 저장한 ROM 값만을 바꾸어 대응할 수 있으므로, 스티치 라인의 형성 위치 및 데이터 드라이버에 상관없이 동일한 계조를 구현할 수 있다. Since the circuit configuration of the
한편, 상기와 달리, 공정 후 액정 표시 장치의 동작시 스티치 라인의 발생 위치가 여러 요인들로 인해 예정했던 위치에서 미세하게 쉬프트(shift)되어 발생하는 경우가 자주 발생한다. 예를 들어, 180번째 화소에 스티치 라인이 생기질 않고 178 번째 화소 내지 182 번째 화소에 스티치 라인이 발생하는 경우이다. 이를 위해 본 발명에서는 타이밍 제어부 외부에 하드웨어 옵션을 형성하여 상기한 문제를 해결하도록 한다.On the other hand, unlike the above, when the operation of the liquid crystal display after the process is often caused by a slight shift (shift) at a predetermined position due to various factors occur. For example, a stitch line does not occur in the 180 th pixel, but a stitch line occurs in the 178 th to 182 th pixels. To this end, the present invention solves the above problem by forming a hardware option outside the timing controller.
도 9는 본 발명의 제3 실시예에 따른 스티치 개선부를 설명하기 위한 도면이다. 9 is a view for explaining a stitch improvement unit according to a third embodiment of the present invention.
도 9를 보면, 타이밍 제어부(100) 내의 스티치 개선부(110)는 액정 표시 장 치의 초기 기동 이후에 외부로부터 R, G, B 각각에 대한 원시 화상 데이터가 입력됨에 따라 상기 원시 화상 데이터에 대응하는 보정 화상 데이터를 추출하고, 추출된 보정 화상 데이터를 다계조 변환하여 출력한다. Referring to FIG. 9, the
주기 제어부(120)는 액정 표시 장치의 기동 이후 스티치 라인의 발생 위치가 미세하나마 쉬프트되는 경우, 이를 보정하기 위한 화상 데이터가 해당 화소에 정확하게 인가될 수 있도록 타이밍 제어부(100)의 보정 화상 데이터 인가 주기를 조정하도록 한다. 이를 위해, 주기 제어부(120) 내의 제1 내지 제4 저항을 이용한다.The
상세하게는, 액정 표시 장치의 기동 이후 스티치 라인이 발생한 화소 위치가 예상했던 화소 위치로부터 어느 정도 떨어져 있는지를 파악한 후, 예상 화소에 인가될 보정 화상 데이터가 스티치 라인이 발생한 화소에 인가될 수 있도록 데이터 인가 주기를 제어한다. 예를 들어, 178번째 화소가 아닌 180번째 화소에 스티치 라인이 발생하는 경우, 스티치 개선부(110) 외부의 제1 내지 제4 저항을 모두 파워 단자와 연결(+2)하여 타이밍 제어부(100)로부터의 화상 데이터 인가 주기를 2 화소 정도 지연시킨다. In detail, after grasping how far the pixel position where the stitch line has occurred since the start of the liquid crystal display is located from the expected pixel position, the data is applied so that the correction image data to be applied to the expected pixel can be applied to the pixel where the stitch line has occurred. Control the authorization cycle. For example, when a stitch line occurs in the 180th pixel instead of the 178th pixel, the
즉, 스티치 개선부(100)는 주기 제어부(120)로부터 입력되는 데이터를 통해 보정 화상 데이터 인가 시기를 소정 시간 조정한다.That is, the
상기와 같이, 제1 내지 제4 항과 접지 또는 파워 단자와의 연결 여부에 따라, 타이밍 제어부(100)에서 해당 화소로의 데이터 출력 시기를 2 화소 정도 앞당기든지 아니면 2 화소 정도 지연시켜 스티치 라인 쉬프트 발생으로 인한 계조 조정을 제어한다.
As described above, depending on whether the first to fourth terms are connected to the ground or the power terminal, the
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
이상 설명한 바와 같이, 본 발명에 따라 외부로부터 R, G, B 각각의 원시 화상 데이터가 입력됨에 따라 숏별 휘도 특성을 감안하여 새로운 R, G, B 각각의 보정 화상 데이터를 생성하여 저장하고, 저장된 R, G, B 각각의 보정 화상 데이터에 대해 R, G, B 각각의 감마 곡선을 별도로 조절함으로써, 스티치 라인의 형성 위치 및 데이터 드라이버 등에 상관없이 숏간에 동일한 휘도 레벨을 구현하여 고화질의 액정 표시 장치를 제공할 수 있는 효과가 있다.As described above, according to the present invention, as raw image data of each of R, G, and B is input from the outside, new R, G, and B correction image data are generated and stored in consideration of luminance characteristics of each shot, and stored R By adjusting the gamma curves of R, G, and B separately for the corrected image data of each of the G and B, the same luminance level is realized between shots regardless of the position of the stitch line and the data driver. There is an effect that can be provided.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020008763A KR100840319B1 (en) | 2002-02-19 | 2002-02-19 | Liquid crystal display device having stitch reduction means |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020008763A KR100840319B1 (en) | 2002-02-19 | 2002-02-19 | Liquid crystal display device having stitch reduction means |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030069284A KR20030069284A (en) | 2003-08-27 |
KR100840319B1 true KR100840319B1 (en) | 2008-06-20 |
Family
ID=32221815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020008763A Expired - Fee Related KR100840319B1 (en) | 2002-02-19 | 2002-02-19 | Liquid crystal display device having stitch reduction means |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100840319B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170037710A (en) * | 2015-09-25 | 2017-04-05 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device and Driving Method Thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116189582A (en) * | 2021-11-26 | 2023-05-30 | 成都辰显光电有限公司 | Brightness compensation method for splicing screen, display panel and computer-readable storage medium |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990074694A (en) * | 1998-03-13 | 1999-10-05 | 윤종용 | Liquid crystal display using a plurality of gate-on voltage and its driving method |
KR20000060468A (en) * | 1999-03-16 | 2000-10-16 | 구본준 | Liquid crystal display panel |
-
2002
- 2002-02-19 KR KR1020020008763A patent/KR100840319B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990074694A (en) * | 1998-03-13 | 1999-10-05 | 윤종용 | Liquid crystal display using a plurality of gate-on voltage and its driving method |
KR20000060468A (en) * | 1999-03-16 | 2000-10-16 | 구본준 | Liquid crystal display panel |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170037710A (en) * | 2015-09-25 | 2017-04-05 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device and Driving Method Thereof |
US9984614B2 (en) | 2015-09-25 | 2018-05-29 | Samsung Display Co., Ltd. | Organic light emitting display device and method of driving the same |
KR102452533B1 (en) | 2015-09-25 | 2022-10-11 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device and Driving Method Thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20030069284A (en) | 2003-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986334B2 (en) | Liquid crystal display device and driving method thereof | |
KR100915234B1 (en) | Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof | |
KR100750929B1 (en) | Liquid crystal display device having color correction function, driving device thereof and method thereof | |
JP4278510B2 (en) | Liquid crystal display device and driving method | |
US7847771B2 (en) | Display device capable of adjusting divided data in one frame | |
CN100437734C (en) | Method and apparatus for driving liquid crystal dispaly device | |
US8836733B2 (en) | Gamma voltage controller, gradation voltage generator, and display device including them | |
KR100878267B1 (en) | Liquid crystal display | |
US20040257325A1 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
US8416175B2 (en) | Liquid crystal display device and method for driving the same | |
CN101178884A (en) | Display and its driving device | |
CN101101425B (en) | Displaying device and drive method thereof | |
JP4523348B2 (en) | Display device and driving method thereof | |
KR101818213B1 (en) | Driving device and display device including the same | |
KR20080067843A (en) | Driving Method of LCD | |
CN113808550A (en) | Applicable to devices for brightness enhancement in display modules | |
KR101437869B1 (en) | Data processing apparatus, liquid crystal display comprising the same and control method thereof | |
KR20060067290A (en) | Display device and driving method thereof | |
JP2004226981A (en) | Driving apparatus for liquid crystal display device and method for generating digital gradation data based on gradation distribution | |
KR20130131807A (en) | Luquid crystal display device and method for diriving thereof | |
KR100964566B1 (en) | Liquid crystal display and its driving device and method | |
KR100840319B1 (en) | Liquid crystal display device having stitch reduction means | |
JP4497793B2 (en) | Method and apparatus for driving liquid crystal display device | |
KR100935672B1 (en) | Driving apparatus and method of liquid crystal display | |
KR100864978B1 (en) | Gamma Compensation Method and Apparatus for LCD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020219 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20070220 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020219 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20071220 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080611 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080616 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20080617 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20110614 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20120615 Start annual number: 5 End annual number: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20130531 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20140530 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20150601 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170509 |