KR100838491B1 - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR100838491B1 KR100838491B1 KR1020060135745A KR20060135745A KR100838491B1 KR 100838491 B1 KR100838491 B1 KR 100838491B1 KR 1020060135745 A KR1020060135745 A KR 1020060135745A KR 20060135745 A KR20060135745 A KR 20060135745A KR 100838491 B1 KR100838491 B1 KR 100838491B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- semiconductor device
- sip
- good
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000926 separation method Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 abstract 12
- 239000000758 substrate Substances 0.000 description 38
- 239000002184 metal Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000000463 material Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910008482 TiSiN Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 실시 예에 따른 반도체 소자 제조방법은, 제 1 웨이퍼에 복수의 SiP용 상층부 소자를 형성하고 양품 소자를 분리하는 단계와, 제 2 웨이퍼에 복수의 SiP용 하층부 소자를 형성하고 양품 소자를 구별하는 단계와, 제 2 웨이퍼에 형성된 양품 소자 위에 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 제 1 웨이퍼에 SiP용 상층부 소자를 형성함에 있어, 제 1 웨이퍼에 형성된 상층부 소자와 제 2 웨이퍼에 형성된 하층부 소자를 전기적으로 연결할 수 있는 관통전극이 제 1 웨이퍼에 형성되는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 제 2 웨이퍼에 형성된 양품 소자 위에 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계에 있어, 제 1 웨이퍼로부터 분리된 양품 소자와 제 2 웨이퍼에 형성된 양품 소자는 연결전극에 의하여 전기적으로 연결된다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, SiP 방식으로 적층되어 형성된 반도체 소자에 대한 품질 검사를 통하여, 양품의 SiP 방식 반도체 소자만 소자 단위로 분리시키는 단계를 더 포함한다.
Description
도 1은 종래 SiP 방식의 반도체 소자 제조방법의 문제점을 나타낸 도면.
도 2 내지 도 4는 본 발명의 실시 예에 따른 반도체 소자 제조방법을 개념적으로 나타낸 도면.
도 5는 본 발명의 실시 예에 따른 SiP 형태로 적층된 이미지 센서를 개념적으로 나타낸 도면.
도 6은 본 발명의 실시 예에 따른 SiP 형태로 적층된 캐패시터 소자를 구비하는 반도체 소자를 개념적으로 나타낸 도면.
도 7은 본 발명의 실시 예에 따른 SiP 형태로 적층된 인덕터 소자를 구비하는 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
100, 400, 700... 제 1 기판 110, 410, 710... 반도체 기판
111... 포토 다이오드 셀 113, 413, 713... 관통전극
115... 컬러필터 117, 417, 717... 보호막
200, 500, 800... 제 2 기판 210, 510, 810... 트랜지스터층
220, 520, 820... 제 1 메탈층 230, 530, 830... 제 2 메탈층
240, 540, 840... 제 3 메탈층 411... 캐패시터 셀
411a... 상부전극 411b... 하부전극
415, 715... 절연막 711... 인덕터 셀
본 발명은 반도체 소자 제조방법에 관한 것이다.
반도체 집적회로 기술의 발달로 아날로그, RF, CPU, CMOS 센서 등을 하나의 칩에 집적하는 SoC(System on a Chip) 기술이 많이 연구되어 왔다.
그러나 다양한 설계기준(Design Rule)을 가진 여러 종류의 소자를 한 개의 칩에 구현하는 것은 매우 어려운 작업이며, 공정 상 많은 어려움에 직면하고 있다.
SiP(System in a Package)는 서로 다른 부품이나 IC를 하나의 패키지로 통합하는 방식을 통해 시스템 레벨의 고집적 IC를 실현할 수 있다.
SiP를 이용한 소자 제조에서 적층(Stack) 하는 방법으로는 아랫 층 소자 웨이퍼(Wafer)에 윗 층 소자 웨이퍼(Wafer)를 적층하는 방안이 있다. 이러한 적층 방법은 바람직한 방안이지만, 도 1에 도시된 바와 같이, 윗 층과 아랫 층 소자의 양품(Good Die)이 적층되는 영역에서 차이가 발생되면 전체 수율이 급격히 감소된다는 단점이 있다.
SiP를 이용한 소자 제조에서 다른 적층 방법으로는 윗 층 소자와 아랫 층 소자의 양품(Good Die)만 잘라내어 칩 레벨(Chip Level)로 적층하는 방안이 있다. 그런데 이와 같은 적층 방법은 시간이 많이 소요되고 비용(Cost)이 많이 발생된다는 단점이 있다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시키며, 시스템 레벨의 고집적 소자를 구현할 수 있는 반도체 소자 제조방법을 제공한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법은, 제 1 웨이퍼에 복수의 SiP용 상층부 소자를 형성하고, 양품 소자를 분리하는 단계; 제 2 웨이퍼에 복수의 SiP용 하층부 소자를 형성하고, 양품 소자를 구별하는 단계; 상기 제 2 웨이퍼에 형성된 양품 소자 위에 상기 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계; 를 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 제 1 웨이퍼에 SiP용 상층부 소자를 형성함에 있어, 상기 제 1 웨이퍼에 형성된 상층부 소자와 상기 제 2 웨이퍼에 형성된 하층부 소자를 전기적으로 연결할 수 있는 관통전극이 상기 제 1 웨이퍼에 형성되는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 제 1 웨이퍼로부터 양품 소자를 분리함에 있어, 상기 양품 소자는 소잉(sawing) 방식에 의하여 상기 제 1 웨이퍼로부터 소자 단위로 분리된다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 제 2 웨이퍼에 형성된 양품 소자 위에 상기 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계에 있어, 상기 제 1 웨이퍼로부터 분리된 양품 소자와 상기 제 2 웨이퍼에 형성된 양품 소자는 연결전극에 의하여 전기적으로 연결된다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 SiP 방식으로 적층되어 형성된 반도체 소자에 대한 품질 검사를 통하여, 양품의 SiP 방식 반도체 소자만 소자 단위로 분리시키는 단계를 더 포함한다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 SiP 방식 반도체 소자는 이미지 센서를 포함하는 반도체 소자이다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 SiP 방식 반도체 소자는 캐패시터를 포함하는 반도체 소자이다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상기 SiP 방식 반도체 소자는 인덕터를 포함하는 반도체 소자이다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시키며, 시스템 레벨의 고집적 소자를 구현할 수 있는 장점이 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위"에 또는 "아래"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 2 내지 도 4는 본 발명의 실시 예에 따른 반도체 소자 제조방법을 개념적으로 나타낸 도면이다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 도 2에 나타낸 바와 같이, 제 1 웨이퍼에 복수의 SiP용 상층부 소자를 형성한다. 그리고 상기 제 1 웨이퍼에 형성된 SiP용 상층부 소자의 작동 여부를 측정하여 양품(Good Die)과 불량품을 구별한다. 이후, 상기 양품만을 상기 제 1 웨이퍼로부터 분리하는 과정을 수행한다.
이때, 상기 제 1 웨이퍼로부터 양품 소자를 분리함에 있어, 상기 양품 소자는 하나의 예로서 소잉(sawing) 방식에 의하여 상기 제 1 웨이퍼로부터 소자 단위로 분리될 수 있다.
또한, 상기 제 1 웨이퍼에 SiP용 상층부 소자를 형성함에 있어, 상기 제 1 웨이퍼에 형성된 상층부 소자와 상기 제 2 웨이퍼에 형성된 하층부 소자를 전기적으로 연결할 수 있는 관통전극이 상기 제 1 웨이퍼에 형성될 수 있다.
그리고, 도 3에 나타낸 바와 같이, 제 2 웨이퍼에 복수의 SiP용 하층부 소자를 형성하고, 양품 소자를 구별하는 단계가 수행된다. 이때 구별된 양품 소자를 상기 제 2 웨이퍼로부터 분리시키는 공정은 수행하지 않도록 한다.
물론, 상기 제 1 웨이퍼에 소자가 형성되는 단계와 상기 제 2 웨이퍼에 소자가 형성되는 단계는 그 순서가 변경될 수도 있으며, 동일 시간에 서로 다른 공간에서 제조될 수도 있다.
이후 도 4에 나타낸 바와 같이, 상기 제 2 웨이퍼에 형성된 양품 소자 위에 상기 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계가 수행된다.
이때, 상기 제 2 웨이퍼에 형성된 양품 소자 위에 상기 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층시키는 단계에 있어, 상기 제 1 웨이퍼로부터 분리된 양품 소자와 상기 제 2 웨이퍼에 형성된 양품 소자는 연결전극에 의하여 전기적으로 연결되도록 할 수 있다.
이와 같은 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 하층부 소자는 웨이퍼 레벨(Wafer Level)인 상태로, 상층부 소자는 칩 레벨(Chip Level)인 상태로 적층 공정이 진행될 수 있게 된다. 그리고, SiP 방식으로 적층하는 공정까지 마무리하고 최종 소자의 특성을 측정한 후, 양품의 SiP 방식 반도체 소자만 소잉(Sawing)과 같은 방식으로 분리시킨다.
따라서, 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 상층부 양품만을 칩(Chip) 형태로 골라서 하층부 웨이퍼 레벨 양품(Wafer Level Good Die)에 SiP 방식을 통해 적층 형성함으로써 SiP 방식을 이용한 반도체 소자의 전체 수율을 향상시킬 수 있게 된다.
이하 도 5 내지 도 7에 본 발명의 실시 예에 따른 반도체 소자 제조방법의 예를 나타내었다. 물론 본 발명의 실시 예는 이에 한정되지 않는다.
도 5는 본 발명의 실시 예에 따른 SiP 형태로 적층된 이미지 센서를 개념적으로 나타낸 도면이다.
본 발명의 실시 예에 따른 SiP 형태로 적층된 이미지 센서는, 도 5에 나타낸 바와 같이, 제 1 기판(100), 제 2 기판(200), 연결전극(300)을 포함한다. 상기 연결전극(300)은 상기 제 1 기판(100)에 형성된 포토 다이오드 셀(111)과 상기 제 2 기판(200)에 형성된 로직 회로부를 연결시킨다. 상기 연결전극(300)은 상기 제 1 기판(100)에 형성된 관통전극(113)을 통하여 상기 포토 다이오드 셀(111)과 전기적으로 연결된다. 상기 연결전극(300)은 로직 회로부를 구성하는 상기 제 3 메탈층(240)을 이루는 최상부 전극과 연결된다.
본 발명의 실시 예에 따른 이미지 센서 제조방법에 의하면, 포토 다이오드 셀(111), 관통전극(113), 컬러필터(115)를 포함하는 제 1 기판(100)을 제조한다.
먼저, 반도체 기판(110)의 상부 영역에 포토 다이오드 셀(111)을 형성한다. 그리고, 상기 포토 다이오드 셀(111)에 연결되며 상기 반도체 기판(110)을 관통하는 관통전극(113)을 형성한다.
상기 관통전극(113)은 상기 반도체 기판(110)에 대한 패턴공정, 식각공정, 메탈형성 공정 등을 순차적으로 진행함으로써 형성될 수 있다.
이때, 상기 관통전극(113)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 관통전극(113)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 관통전극(113)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 포토 다이오드 셀(111) 위에 컬러필터(115)를 형성하고, 상기 컬러필터(115) 위에 보호막(117)을 형성한다.
한편, 본 발명의 실시 예에 따른 이미지 센서 제조방법에 의하면, 트랜지스터층(210), 제 1 메탈층(220), 제 2 메탈층(230), 제 3 메탈층(240)을 포함하는 제 2 기판(200)을 제조한다.
상기 트랜지스터층(210)과 상기 제 1, 제 2, 제 3 메탈층(220)(230)(240)은 신호처리를 위한 로직 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(220)(230)(240)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
상기 트랜지스터층(210)에는 트랜지스터가 상기 제 1 기판(100)에 구비된 포토 다이오드 셀(111)에 대응되어 형성된다. 상기 트랜지스터는 상기 포토 다이오드 셀(111) 영역에 대응되어 형성되며, 그 필요에 따라 1, 2, 4 또는 다양한 숫자로 형성될 수 있다. 본 발명에 의하면, 종래 구조에 비하여 상기 포토 다이오드 셀(111)의 영역이 크게 형성될 수 있으므로, 형성되는 트랜지스터의 숫자는 제한할 필요가 없게 된다. 이에 따라, 필요하다면 이미지 센서의 특성 향상을 위하여 아주 많은 숫자의 트랜지스터를 형성할 수 있는 자유도가 확보된다. 또한 로직 회로부를 구성하기 위하여 미세회로 공정을 사용할 필요도 없어지게 된다.
본 발명의 실시 예에 따른 이미지 센서는, 도 5에 나타낸 바와 같이, 포토 다이오드 셀(111) 위에 로직 회로부가 위치하지 않게 된다. 이와 같이 포토 다이오드 셀(111)이 추가적인 장애물 없이 외부광에 직접 노출될 수 있으므로 본 발명의 실시 예에 따른 이미지 센서는 별도의 마이크로 렌즈를 구비하지 않아도 되는 장점 이 있다.
한편, 도 6은 본 발명의 실시 예에 따른 SiP 형태로 적층된 캐패시터 소자를 구비하는 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명의 실시 예에 따른 SiP 형태로 적층된 캐패시터 소자가 구비된 반도체 소자는, 도 6에 나타낸 바와 같이, 제 1 기판(400), 제 2 기판(500), 연결전극(600)을 포함한다. 상기 연결전극(600)은 상기 제 1 기판(400)에 형성된 캐패시터 셀(411)과 상기 제 2 기판(500)에 형성된 회로부를 연결시킨다. 상기 연결전극(600)은 상기 제 1 기판(400)에 형성된 관통전극(413)을 통하여 상기 캐패시터 셀(411)과 전기적으로 연결된다. 상기 연결전극(600)은 회로부를 구성하는 제 3 메탈층(540)을 이루는 최상부 전극과 연결된다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 캐패시터 셀(411), 관통전극(413)을 포함하는 제 1 기판(400)을 제조한다. 상기 캐패시터 셀(411)은 상부전극(411a) 및 하부전극(411b)을 포함할 수 있다. 상기 관통전극(413)은 상기 캐패시터 셀(411)을 이루는 상부전극(411a) 및 하부전극(411b)과 연결되며, 그 형성 위치는 필요에 따라 다양하게 변형될 수 있다.
상기 제 1 기판(400)을 제조하는 과정을 간략하게 살펴보면 다음과 같다.
먼저, 반도체 기판(410)에 하부전극(411b), 절연막(415), 상부전극(411a)을 형성한다. 상기 반도체 기판(410)과 상기 하부전극(411b) 사이에는 별도의 절연막이 형성될 수 있다.
그리고, 상기 캐패시터 셀(411)에 연결되며 상기 반도체 기판(410)을 관통하 는 관통전극(413)을 형성한다. 상기 관통전극(413)은 상기 반도체 기판(410)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다.
이때, 상기 캐패시터 셀(411)을 이루는 상부전극(411a) 및 하부전극(411b)과, 상기 관통전극(413)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 캐패시터 셀(411) 및 관통전극(413)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 캐패시터 셀(411) 및 관통전극(413)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 캐패시터 셀(411) 위에 보호막(417)을 형성한다.
또한, 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 트랜지스터층(510), 제 1 메탈층(520), 제 2 메탈층(530), 제 3 메탈층(540)을 포함하는 제 2 기판(500)을 제조한다.
상기 트랜지스터층(510)과 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)은 신호처리를 위한 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
한편, 도 7은 본 발명의 실시 예에 따른 SiP 형태로 적층된 인덕터 소자를 구비하는 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명의 실시 예에 따른 인덕터가 구비된 반도체 소자는, 도 7에 나타낸 바와 같이, 제 1 기판(700), 제 2 기판(800), 연결전극(900)을 포함한다. 상기 연결전극(900)은 상기 제 1 기판(700)에 형성된 인덕터 셀(711)과 상기 제 2 기판(800)에 형성된 RF 소자 회로부를 연결시킨다. 상기 연결전극(900)은 상기 제 1 기판(700)에 형성된 관통전극(713)을 통하여 상기 인덕터 셀(711)과 전기적으로 연결된다. 상기 연결전극(900)은 RF 소자 회로부를 구성하는 제 3 메탈층(840)을 이루는 최상부 전극과 연결된다.
본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 인덕터 셀(711), 관통전극(713)을 포함하는 제 1 기판(700)을 제조한다.
먼저, 반도체 기판(710)에 절연막(715)을 형성하고 인덕터 형성을 위한 패터닝을 수행한다. 식각 공정을 수행한 후, 인덕터 배리어 금속 증착 및 인덕터 금속막 충진을 수행한다. 결과물에 대한 CMP를 수행함으로써 인덕터 셀(711)을 형성할 수 있게 된다.
그리고, 상기 인덕터 셀(711)에 연결되며 상기 반도체 기판(710)을 관통하는 관통전극(713)을 형성한다. 상기 관통전극(713)은 상기 반도체 기판(710)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성될 수 있다.
이때, 상기 인덕터 셀(711) 및 관통전극(713)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 인덕터 셀(711) 및 관통전극(713)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 인덕터 셀(711) 및 관통전극(713)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 인덕터 셀(711) 위에 보호막(717)을 형성한다.
또한, 본 발명의 실시 예에 따른 반도체 소자 제조방법에 의하면, 트랜지스터층(810), 제 1 메탈층(820), 제 2 메탈층(830), 제 3 메탈층(840)을 포함하는 제 2 기판(800)을 제조한다.
상기 트랜지스터층(810)과 상기 제 1, 제 2, 제 3 메탈층(820)(830)(840)은 신호처리를 위한 RF 소자 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(820)(830)(840)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시키며, 시스템 레벨의 고집적 소자를 구현할 수 있는 장점이 있다.
Claims (8)
- 제 1 웨이퍼에 관통전극을 구비하는 복수의 SiP용 상층부 소자를 형성하고, 양품 소자를 분리하는 단계;제 2 웨이퍼에 복수의 SiP용 하층부 소자를 형성하고, 양품 소자를 구별하는 단계;상기 제 2 웨이퍼에 형성된 양품 소자 위에 연결전극을 형성하고, 상기 제 1 웨이퍼로부터 분리된 양품 소자를 SiP 방식으로 적층하여, 상기 관통전극과 상기 연결전극을 전기적으로 연결시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 제 1 웨이퍼에 SiP용 상층부 소자를 형성함에 있어, 상기 제 1 웨이퍼에 형성된 상층부 소자와 상기 제 2 웨이퍼에 형성된 하층부 소자를 전기적으로 연결할 수 있는 상기 관통전극이 상기 제 1 웨이퍼에 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1항에 있어서,상기 제 1 웨이퍼로부터 양품 소자를 분리함에 있어, 상기 양품 소자는 소잉(sawing) 방식에 의하여 상기 제 1 웨이퍼로부터 소자 단위로 분리되는 것을 특징으로 하는 반도체 소자 제조방법.
- 삭제
- 제 1항에 있어서,상기 SiP 방식으로 적층되어 형성된 반도체 소자에 대한 품질 검사를 통하여, 양품의 SiP 방식 반도체 소자만 소자 단위로 분리시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 5항에 있어서,상기 SiP 방식 반도체 소자는 이미지 센서를 포함하는 반도체 소자인 것을 특징으로 하는 반도체 소자 제조방법.
- 제 5항에 있어서,상기 SiP 방식 반도체 소자는 캐패시터 소자를 포함하는 반도체 소자인 것을 특징으로 하는 반도체 소자 제조방법.
- 제 5항에 있어서,상기 SiP 방식 반도체 소자는 인덕터 소자를 포함하는 반도체 소자인 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135745A KR100838491B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조방법 |
| US11/928,939 US20080157351A1 (en) | 2006-12-27 | 2007-10-30 | Semiconductor device fabricating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135745A KR100838491B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100838491B1 true KR100838491B1 (ko) | 2008-06-16 |
Family
ID=39582732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135745A Expired - Fee Related KR100838491B1 (ko) | 2006-12-27 | 2006-12-27 | 반도체 소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080157351A1 (ko) |
| KR (1) | KR100838491B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090130821A1 (en) * | 2007-10-12 | 2009-05-21 | Applied Materials, Inc. | Three dimensional packaging with wafer-level bonding and chip-level repair |
| WO2022071010A1 (ja) * | 2020-09-30 | 2022-04-07 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050061357A (ko) * | 2003-12-18 | 2005-06-22 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 |
| KR20060088189A (ko) * | 2005-02-01 | 2006-08-04 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344401B1 (en) * | 2000-03-09 | 2002-02-05 | Atmel Corporation | Method of forming a stacked-die integrated circuit chip package on a water level |
| SG107595A1 (en) * | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
-
2006
- 2006-12-27 KR KR1020060135745A patent/KR100838491B1/ko not_active Expired - Fee Related
-
2007
- 2007-10-30 US US11/928,939 patent/US20080157351A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050061357A (ko) * | 2003-12-18 | 2005-06-22 | 세이코 엡슨 가부시키가이샤 | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및전자기기 |
| KR20060088189A (ko) * | 2005-02-01 | 2006-08-04 | 삼성전기주식회사 | 웨이퍼 레벨의 이미지 센서 모듈 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080157351A1 (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298718B (zh) | 集成电路、前照式传感器、背照式传感器和三维集成电路 | |
| JP4041675B2 (ja) | 半導体集積回路装置 | |
| TWI602273B (zh) | 半導體裝置 | |
| US11227836B2 (en) | Pad structure for enhanced bondability | |
| US20150228557A1 (en) | Chip package and method for forming the same | |
| US20240222332A1 (en) | Bonded wafer device structure and methods for making the same | |
| KR100807050B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US8173539B1 (en) | Method for fabricating metal redistribution layer | |
| KR100789571B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100838491B1 (ko) | 반도체 소자 제조방법 | |
| KR100777926B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100772903B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100798276B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100861223B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100854925B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100810889B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100816243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100735483B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100790279B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20080061021A (ko) | 반도체 소자 및 그 제조방법 | |
| US9299624B2 (en) | Stacked semiconductor structure and manufacturing method for the same | |
| US12368119B2 (en) | Semiconductor package | |
| US20230163087A1 (en) | Semiconductor package | |
| KR100789570B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061227 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20071221 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080531 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080609 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080609 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20110520 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120521 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |