KR100836967B1

KR100836967B1 - Multi-channel waveguide structure

Info

Publication number: KR100836967B1
Application number: KR1020067014676A
Authority: KR
Inventors: 데이빗 엘. 브런커; 필립 제이. 뎀바흐; 켄트 이. 레그나이어; 마틴 유. 오그부오키리
Original assignee: 몰렉스 인코포레이티드
Priority date: 2003-12-24
Filing date: 2004-12-23
Publication date: 2008-06-10
Anticipated expiration: 2024-12-23
Also published as: KR20060128930A; EP1698017A1; CN101385190A; WO2005064739A1; JP2007518310A

Abstract

슬롯 전송 라인이 유전 기판 내에 형성된다. 여러 그러한 기판들은 상호 적층될 수 있다. 상호 적층되면, 전송 라인을 형성하는 전도성 표면들은 동일한 평면 내에서 종결될 수 있고, 여기서 전도성 표면들은 접속 단자를 형성한다. 공통 평면의 접속 단자들은 회로 보드 상의 접속 지점에 결합될 수 있다. 이에 의해, 회로 보드 상의 신호는 유전 기판을 통해 연장되는 슬롯 전송 라인 내로 결합될 수 있다.Slot transmission lines are formed in the dielectric substrate. Several such substrates may be stacked together. When stacked together, the conductive surfaces forming the transmission line can terminate in the same plane, where the conductive surfaces form a connection terminal. The connection planes of the common plane can be coupled to the connection points on the circuit board. By this, the signal on the circuit board can be coupled into a slot transmission line extending through the dielectric substrate.

다채널 전송 라인, 유전 기판, 슬롯, 전도성 표면, 커넥터 Multichannel Transmission Lines, Dielectric Boards, Slots, Conductive Surfaces, Connectors

Description

Multichannel Waveguide Structures {MULTI-CHANNEL WAVEGUIDE STRUCTURE}

본 발명은 다회로 전자 통신 시스템에 관한 것이고, 더욱 구체적으로 전송 시스템, 칩 패키징, 인쇄 회로 보드 구성, 상호 연결 장치, 칩에 대한 연결부, 회로 보드, 상호 연결부, 및 케이블의 모든 분야에서 이용될 수 있는, 상기 시스템 내에서 사용하기 위한 전용 전송 채널 구조물에 관한 것이다.FIELD OF THE INVENTION The present invention relates to multi-circuit telecommunications systems, and more particularly can be used in all fields of transmission systems, chip packaging, printed circuit board configurations, interconnects, connections to chips, circuit boards, interconnects, and cables To a dedicated transmission channel structure for use within the system.

전송을 위한 다양한 수단들이 본 발명의 기술 분야에 공지되어 있다. 이러한 전송 수단의 대부분은(전부는 아니지만) 주파수 상한과, 신호가 시스템 내의 하나의 지점으로부터 다른 지점으로 이동하는데 요구되는 실제 시간(일반적으로 전파 지연이라 함)과 같은 고유한 속도 제한을 겪는다. 이러한 전송 수단들은 일차적으로 전송 수단의 구조에 의해 전송 수단의 전자적인 성능이 제한되고, 이차적으로는 전송 수단의 재료 조성에 의해 전송 수단의 전자적인 성능이 제한된다. 한 가지 전통적인 접근은 도1에 도시된 바와 같은 모서리 카드 접속기(edge card connector) 내에서 발견되는 것과 같은 전도성 핀을 이용한다. 이러한 유형의 구조에서, 복수의 전도성 핀 또는 단자(20)가 플라스틱 하우징(21) 내에 배열되고, 이러한 배열은 약 800 내지 900 MHz의 작동 속도를 제공한다. 이러한 표준 구조에 대한 개선은 시스템이 절연 커넥터 하우징(27) 내에 배치된 대형 접지 접속부(25) 및 소형 신호 접속부(26)를 포함하는 도2에 도시된, 기술 분야에서 "하이-스펙(Hi-Spec)"으로 공지될 수 있는 모서리 카드 접속기에 의해 제시된다. 소형 신호 접속부(26)는 대형 접지 접속부(25)에 결합된다. 이러한 구조의 신호 접속부는 차동 신호 접속부가 아니고, 단순히 전원 직렬 신호이며, 이는 모든 신호 접속부가 접지 접속부에 의해 접속되는 것을 의미한다. 이러한 유형의 시스템에 대한 작동 속도는 약 2.3 GHz인 것으로 믿어진다.Various means for transmission are known in the art. Most of these means of transmission suffer from inherent rate limitations such as, but not all, frequency upper limits and the actual time (usually called propagation delay) required for the signal to travel from one point in the system to another. These transmission means are primarily limited in the electronic performance of the transmission means by the structure of the transmission means, and secondly, the electronic performance of the transmission means is limited by the material composition of the transmission means. One traditional approach utilizes conductive pins such as those found in edge card connectors as shown in FIG. In this type of structure, a plurality of conductive pins or terminals 20 are arranged in the plastic housing 21, which arrangement provides an operating speed of about 800 to 900 MHz. Improvements to this standard structure are known in the art as "high-spec" (Hi-), shown in FIG. 2, in which the system includes a large ground connection 25 and a small signal connection 26 disposed within the insulated connector housing 27. By a corner card connector, which may be known as "Spec." The small signal contact 26 is coupled to the large ground contact 25. The signal connection of this structure is not a differential signal connection, but is simply a power supply serial signal, which means that all signal connections are connected by the ground connection. It is believed that the operating speed for this type of system is about 2.3 GHz.

이러한 분야의 또 다른 개선은 전도성 단자들이 삼각형 패턴으로 플라스틱 하우징(28) 내에 배치되고, 단자들은 도3에 도시되고 미국 특허 제6,280,209호에 상세하게 설명된 바와 같이 하나의 대형 접지 단자(29) 및 2개의 소형 차동 신호 단자(30)를 포함하는 "삼각" 또는 "삼중" 커넥터로 불린다. 이러한 삼각/삼중 구조는 약 4GHz의 확실한 상한 속도를 갖는다. 모든 이러한 3가지 접근은 가장 간단한 측면에서, 전자 신호를 위한 전송 라인을 제공하기 위해 플라스틱 하우징 내의 전도성 핀을 사용한다.Another improvement in this field is that the conductive terminals are disposed in the plastic housing 28 in a triangular pattern, the terminals being one large ground terminal 29 and as shown in FIG. 3 and described in detail in US Pat. No. 6,280,209. It is called a "triangle" or "triple" connector that includes two small differential signal terminals 30. This triangular / triple structure has a certain upper limit of about 4 GHz. All these three approaches, in the simplest aspect, use conductive pins in plastic housings to provide transmission lines for electronic signals.

각각의 이러한 유형의 구성에서, 회로 보드(들), 정합 인터페이스, 및 시스템의 전원 및 부하를 포함한, 시스템의 전체 전송 경로를 통해 기능적인 전송 구조를 유지하는 것이 필요하다. 전송 시스템이 개별 핀으로부터 구성될 때 시스템 내의 원하는 균일성을 달성하는 것은 어렵다. 분리된 점 대 점 연결은 이러한 커넥터 내에서 신호, 접지, 및 전력을 위해 사용된다. 각각의 이러한 도체는 전기적 연속성을 제공하는 도체 또는 수단으로서 설계되었고, 보통은 전송 라인 효과를 고려하지 않았다. 대부분의 도체는 모든 핀 또는 단자들이 그들의 지정된 전기적 기능에 관계없이 동일하도록 표준적인 핀 배열로서 설계되었고, 핀들은 또한 표준 피치, 재료 유형 및 길이로 배열되었다. 낮은 작동 속도에서의 성능은 만족스럽지만, 높은 작동 속도에서, 이러한 시스템은 도체를 그의 작동 및 속도에 영향을 주는 시스템 내의 불연속부로서 고려한다.In each of these types of configurations, it is necessary to maintain a functional transmission structure through the entire transmission path of the system, including circuit board (s), matching interface, and power and load of the system. When the transmission system is constructed from individual pins, it is difficult to achieve the desired uniformity in the system. Separate point-to-point connections are used for signal, ground, and power within these connectors. Each such conductor was designed as a conductor or means to provide electrical continuity and usually did not take into account the transmission line effects. Most conductors were designed as a standard pin arrangement such that all pins or terminals are the same regardless of their designated electrical function, and the pins are also arranged at standard pitch, material type and length. Performance at low operating speeds is satisfactory, but at high operating speeds, such systems consider the conductor as a discontinuity in the system that affects its operation and speed.

이러한 시스템 내의 많은 신호 단자 또는 핀은 동일한 접지 복귀 도체에 연결되었고, 따라서 높은 신호 대 접지비를 생성했으며, 이는 대역폭을 감소시키고 시스템의 혼선을 증가시켜서 시스템 성능을 저하시킬 수 있는 큰 전류 루프가 신호와 접지 사이에서 형성되기 때문에 고속 신호 전송에 사용되지 않았다.Many signal terminals or pins in these systems are connected to the same ground return conductor, thus creating a high signal-to-ground ratio, which is a large current loop that can reduce bandwidth and increase system crosstalk, which can degrade system performance. It is not used for high-speed signal transmission because it is formed between and ground.

대역폭("BW")은 1/√(LC)에 비례하고, 여기서 L은 시스템 구성요소들의 인덕턴스이고, C는 시스템 구성요소들의 커패시턴스이고, BW는 대역폭이다. 이와 같이, 신호 전송 시스템의 유도성 및 용량성 구성요소들은 상기 시스템이 불연속성이 없는 완전히 균일한 시스템(homogeneous system) 내에서도, 시스템의 대역폭을 감소시키는 작용을 한다. 이러한 유도성 및 용량성 구성요소들은 상기 시스템을 통과하는 전체 경로 길이를 감소시킴으로써 주로 시스템을 통한 전류 경로의 면적을 제한하고 시스템 구성 요소들의 전체 판 면적을 감소시킴으로써 최소화될 수 있다. 그러나, 전송 주파수가 증가함에 따라, 계산된 전체 경로 길이가 그 길이의 허용 가능한 한계보다 더 작은 길이로 감소되는 점에서 시스템 전체 경로 길이의 감소는 고유한 문제점을 생성한다. 10 GHz 범위 이상의 높은 주파수에서는 계산된 시스템 경로 길이의 대부분이 허용 불가능하다.Bandwidth (“BW”) is proportional to 1 / √ (LC), where L is the inductance of the system components, C is the capacitance of the system components, and BW is the bandwidth. As such, the inductive and capacitive components of the signal transmission system serve to reduce the bandwidth of the system, even within a completely homogeneous system where the system is not discontinuous. Such inductive and capacitive components can be minimized mainly by limiting the area of the current path through the system by reducing the overall path length through the system and by reducing the overall plate area of the system components. However, as the transmission frequency increases, a reduction in the system overall path length creates a unique problem in that the calculated total path length is reduced to a length smaller than the allowable limit of the length. At high frequencies above the 10 GHz range, most of the calculated system path length is unacceptable.

성능 인자를 제한하는 시스템을 가로지른 인덕턴스 및 커패시턴스를 결집시키는 것 이외에, 임의의 불균일 기하학적 및/또는 재료 전이가 불연속성을 생성한다. 초당 약 12.5 GB(Gbps)로 작동하는 저전압 차동 신호 시스템 내의 최소 차단 주파수로서 약 3.5 GHz를 사용하면, 약 3.8의 유전 상수를 갖는 유전체의 사용은 약 0.25 인치의 임계 경로 길이를 산출할 것이고, 이러한 길이에 걸쳐 불연속성이 허용될 수 있다. 이러한 치수는 공급원, 전송 부하, 및 주어진 평방 인치당 부하를 포함하는 시스템을 구성하는 것을 불가능하게 한다. 따라서, 전송 구조물의 발달은 시도된 단일 구조 인터페이스에 대한 균일한 구조의 핀 배열로부터 기능적으로 전용인 핀 배열로 진보되었지만, 경로 길이 및 다른 인자들은 여전히 이러한 구조를 제한한다는 것을 알 수 있다. 전술한 종래 기술의 구조에서, 이러한 시스템의 물리적인 구속 및 그러한 전송을 위해 필요한 짧은 임계 경로 길이로 인해 고주파 신호를 운반하는 것이 불가능했다.In addition to aggregating inductance and capacitance across a system that limits performance factors, any non-uniform geometric and / or material transition creates discontinuities. Using about 3.5 GHz as the minimum cutoff frequency in a low voltage differential signaling system operating at about 12.5 GB (Gbps) per second, the use of a dielectric having a dielectric constant of about 3.8 would yield a critical path length of about 0.25 inches. Discontinuities over the length may be tolerated. These dimensions make it impossible to construct a system that includes a source, a transmission load, and a load per given square inch. Thus, while the development of the transmission structure has evolved from a uniformly structured pin arrangement to the attempted single structure interface, it can be seen that path length and other factors still limit this structure. In the structure of the prior art described above, it was impossible to carry high frequency signals due to the physical constraints of such systems and the short critical path lengths required for such transmission.

효과적인 전송 시스템을 얻기 위해, 공급원으로부터 인터페이스를 통해 부하로의 전체 전송 경로에 걸쳐 일정한 전용의 전송 라인을 유지해야 한다. 이는 정합 가능한 상호 연결부 및 인쇄 회로 보드, 인쇄 회로 보드에 대한 상호 연결 신호 접속부 또는 케이블과 같은 다른 전송 매체, 및 반도체 장치 칩 패키징을 포함한다. 이는 전송 시스템이 다른 개별 전도성 핀과 상호 연결되도록 설계된 개별 전도성 핀으로부터 구성되면, 핀/단자들의 크기, 형상, 및 서로에 대해 위치의 잠재적으로 요구되는 변화 때문에, 달성하기가 매우 어렵다. 예를 들어, 직각 커넥터에서, 핀/단자의 열들 사이의 관계는 길이 및 전기 결합에 있어서 변한다. 칩 패키징, 인쇄 회로 보드, 보드 커넥터 및 케이블 조립체를 포함하는 시스템의 공급원과 부하 사이의 모든 영역을 포함하는 고속 상호 연결 설계 원리는 2.5 Gbps까지의 공급원을 갖는 전송 시스템에서 사용되고 있다. 한 가지 그러한 원리는 결합이 신호 및 접지 경로 사이에서 향상되고 전원 직렬 작동이 제공되는 점에서 표준 핀 필드에 대해 추가의 성능을 제공하는 설계에 의한 접지의 원리이다. 그러한 시스템에서 사용되는 다른 원리는 불연속성을 최소화하기 위한 임피던스 조정을 포함한다. 또 다른 설계 원리는 신호 및 복귀 경로가 성능을 최대화하기 위해 핀 필드 내의 특정 핀에 할당되는 핀 출력 최적화이다. 이러한 유형의 시스템은 모두 전술한 임계 경로 길이를 획득하는 것에 대해 제한된다.To obtain an effective transmission system, a constant dedicated transmission line must be maintained throughout the entire transmission path from the source to the load through the interface. This includes mating interconnects and printed circuit boards, other transmission media such as interconnect signal connections or cables to printed circuit boards, and semiconductor device chip packaging. This is very difficult to achieve if the transmission system is constructed from individual conductive pins designed to interconnect with other individual conductive pins, because of the size, shape, and potentially required changes in position relative to each other. For example, in a right angle connector, the relationship between rows of pins / terminals changes in length and electrical coupling. The high speed interconnect design principle, which covers all areas between the source and load of the system, including chip packaging, printed circuit boards, board connectors, and cable assemblies, is used in transmission systems with sources up to 2.5 Gbps. One such principle is the principle of grounding by design that provides additional performance over a standard pin field in that the coupling is improved between the signal and ground paths and power series operation is provided. Another principle used in such systems involves impedance adjustment to minimize discontinuities. Another design principle is pin output optimization where the signal and return paths are assigned to specific pins in the pin field to maximize performance. All of these types of systems are limited in obtaining the critical path lengths described above.

본 발명은 전술한 단점을 극복하고 고속으로 작동하는 개선된 전송 시스템에 관한 것이다.The present invention is directed to an improved transmission system that overcomes the above mentioned disadvantages and operates at high speeds.

그러므로, 본 발명은 전술한 단점을 극복하고, 한 가지 관점에서 광섬유 시스템과 유사한 완전한 전송 채널을 제공하는 단일 기계식 구조물을 형성하기 위해 그룹화된 전기 전도성 요소들을 이용하는 개선된 전송 구조물에 관한 것이다. 본 발명의 초점은 전송 채널로서 구리 도체를 갖는 개별 전도성 핀 또는 분리 가능한 인터페이스를 이용하기 보다는 완전한 설계된 구리계 전송 채널을 제공하는 것이고, 본 발명의 전송 채널은 더욱 예측 가능한 전기적 성능 및 작동 특징의 더 큰 제어를 산출한다. 본 발명의 그러한 개선된 시스템은 0.25 인치보다 훨씬 더 큰 연장된 경로 길이에서 적어도 12.5 GHz까지의 디지털 신호 전송을 위한 작동 속도를 제공하는 것으로 믿어진다.Therefore, the present invention is directed to an improved transmission structure that overcomes the aforementioned disadvantages and uses grouped electrically conductive elements to form a single mechanical structure that, in one aspect, provides a complete transmission channel similar to an optical fiber system. The focus of the present invention is to provide a fully designed copper-based transmission channel rather than using discrete conductive pins or detachable interfaces with copper conductors as the transmission channel, the transmission channel of the present invention being more of a more predictable electrical performance and operating characteristics. Yields a large control. Such an improved system of the present invention is believed to provide an operating speed for digital signal transmission up to at least 12.5 GHz at extended path lengths much larger than 0.25 inches.

따라서, 본 발명의 일반적인 목적은 그룹화 요소 채널 링크로서 기능하는 설계된 도파관을 제공하는 것이고, 여기서 링크는 신장된 유전 본체부와, 그의 외부 표면을 따라 배치된 적어도 2개의 전도성 요소를 포함한다.It is therefore a general object of the present invention to provide a designed waveguide that functions as a grouping element channel link, wherein the link comprises an elongated dielectric body portion and at least two conductive elements disposed along its outer surface.

본 발명의 다른 목적은 주어진 단면의 신장된 본체부를 갖는 고속 채널 링크 (또는 전송 라인)을 제공하는 것이고, 본체부는 선택된 유전 상수를 갖는 유전체로부터 형성되고, 링크는 그의 가장 기본적인 구조에 있어서, 그의 외부 표면 상에 배치된 2개의 전도성 요소를 갖고, 요소들은 유사한 크기 및 형상이며, 2개의 전도성 요소들 사이에 특정 전기장 및 자장을 확립하고 이러한 장을 채널 링크의 길이 전체에 걸쳐 유지함으로써 링크를 통해 이동하는 전기 에너지파를 조향하도록 그 위에서 서로 대향하여 배향된다.It is another object of the present invention to provide a high speed channel link (or transmission line) having an elongated body portion of a given cross section, the body portion being formed from a dielectric having a selected dielectric constant, the link being in its most basic structure, having its outer With two conductive elements disposed on the surface, the elements are of similar size and shape and move through the link by establishing a specific electric and magnetic field between the two conductive elements and maintaining this field throughout the length of the channel link. Oriented opposite each other thereon to steer electrical energy waves.

본 발명의 다른 목적은 균형 또는 불균형 전기장 및 자장을 유지하기 위해 신장된 본체의 외부 표면 상의 전도성 요소들 및 그들 사이의 갭의 크기를 선택적으로 결정함으로써 채널 링크의 임피던스를 제어하는 것이다.Another object of the present invention is to control the impedance of the channel link by selectively determining the size of the conductive elements on the outer surface of the elongated body and the gap therebetween to maintain a balanced or unbalanced electric and magnetic field.

본 발명의 또 다른 목적은 평평한 기판과, 기판 내에 형성된 복수의 홈을 포함하는 개선된 전기 전송 채널을 제공하는 것이고, 홈은 대향 측벽들을 갖고, 홈들은 기판의 개재 랜드에 의해 이격되고, 홈의 측벽은 도금 또는 적층에 의해 그 위에 적층된 전도성 재료를 가져서 홈 내에 전송 채널을 형성한다.It is another object of the present invention to provide an improved electrical transmission channel comprising a flat substrate and a plurality of grooves formed in the substrate, the grooves having opposing sidewalls, the grooves being spaced apart by the intervening lands of the substrate, The side wall has conductive material laminated thereon by plating or lamination to form a transmission channel in the groove.

본 발명의 또 다른 목적은 적어도 한 쌍의 전도성 요소들이 차동 신호 전송, 즉 신호 입력("+") 및 신호 출력("-")을 제공하도록 이용되는 미리 설계된 도파관을 제공하는 것이고, 전도성 요소 쌍은 단위 길이당 커패시턴스, 단위 길이당 인덕턴스, 단위 길이당 임피던스 감쇄 및 전파 지연의 확립을 허용하도록 유전 본체의 외부 상에 배치되고, 전도성 요소에 의해 형성된 채널 내에서 이러한 미리 결정된 성능 파라미터를 확립한다.Another object of the present invention is to provide a predesigned waveguide in which at least a pair of conductive elements are used to provide differential signal transmission, i.e., signal input ("+") and signal output ("-"). Is placed on the exterior of the dielectric body to allow for the establishment of capacitance per unit length, inductance per unit length, impedance attenuation per unit length, and propagation delay, and establishes this predetermined performance parameter in the channel formed by the conductive element.

본 발명의 또 다른 목적은 양호하게는 균일한 원형 단면의 중실 링크의 형태의 개선된 전송 라인을 제공하는 것이고, 링크는 그 위에 배치되어 전기파를 안내하도록 역할하는 적어도 한 쌍의 전도성 요소를 포함하고, 링크는 그 위에 배치된 2개의 전도성 표면을 갖는 유전 재료의 적어도 하나의 얇은 필라멘트를 포함하고, 전도성 표면들은 필라멘트의 길이 방향으로 연장되며 2개의 원주방향 아치형 연장부들에 의해 분리되고, 전도성 표면들은 전류 루프를 감소시키며 신호 도체들이 더욱 타이트하게 정렬되는 분리된 2-요소 전송 채널을 형성하도록 서로로부터 분리된다.Another object of the present invention is to provide an improved transmission line, preferably in the form of a solid link of uniform circular cross section, wherein the link comprises at least a pair of conductive elements disposed thereon and serve to guide the electric waves. The link comprises at least one thin filament of the dielectric material having two conductive surfaces disposed thereon, the conductive surfaces extending in the longitudinal direction of the filament and separated by two circumferential arcuate extensions, the conductive surfaces being It reduces the current loop and separates the signal conductors from each other to form separate two-element transmission channels that are more tightly aligned.

본 발명의 또 다른 목적은 적어도 4개의 개별 섹터들이 위에 배치된 외부 표면을 갖는 신장된 사각형 또는 정사각형 유전 부재를 포함하는 고속용 비원형 전송 라인을 제공하는 것이고, 유전 부재는 서로 정렬되고 2개의 섹터 상에 배치되어 개재 섹터에 의해 분리된 한 쌍의 전도성 요소를 포함한다.It is still another object of the present invention to provide a high speed non-circular transmission line comprising an elongated square or square dielectric member having an outer surface disposed thereon with at least four separate sectors, the dielectric members being aligned with each other and having two sectors. And a pair of conductive elements disposed on and separated by intervening sectors.

본 발명은 그의 고유한 구조에 의해 상기 및 다른 목적을 달성한다. 하나의 주요 태양에서, 전송 라인은 유전체를 통한 슬롯의 대향 모서리들을 따른 전도성 스트립으로부터 형성된다. 여러 그러한 전송 라인들은 단일 기판 내에 형성될 수 있다. 그러한 기판이 상호 적층되면, 각각의 전송 라인의 전도성 스트립들은 공통 평면 내에서 종결될 수 있어서, 전송 라인 구조물이 단호가 회로 보드 상의 접속 지점으로터 상이한 전송 라인으로 직접 안내될 수 있는 평탄 기판에 장착되는 것을 가능케 한다. 본 발명의 이러한 그리고 다른 목적, 특징, 및 장점은 다음의 상세한 설명을 고려하면 명확하게 이해될 것이다.The present invention achieves these and other objects by their unique structure. In one main aspect, the transmission line is formed from a conductive strip along the opposite edges of the slot through the dielectric. Several such transmission lines can be formed in a single substrate. If such substrates are stacked on each other, the conductive strips of each transmission line can be terminated in a common plane, so that the transmission line structure is mounted on a flat substrate where the singular can be guided directly from the connection point on the circuit board to a different transmission line Makes it possible. These and other objects, features, and advantages of the present invention will be clearly understood upon consideration of the following detailed description.

이러한 상세한 설명 중에, 첨부된 도면이 자주 참조될 것이다.During this detailed description, reference will be made to the accompanying drawings in more detail.

도1은 종래의 커넥터의 종단면의 개략적인 평면도이다.1 is a schematic plan view of a longitudinal section of a conventional connector.

도2는 고속 커넥터 내에서 사용되는 에지 카드의 개략적인 평면도이다.2 is a schematic plan view of an edge card used in a high speed connector.

도3은 삼각 또는 삼중 단자를 이용하는 고속 커넥터의 개략적인 입면도이다.3 is a schematic elevation view of a high speed connector using a triangular or triple terminal;

도4는 본 발명의 원리에 따라 구성된 그룹화 요소 채널 링크의 사시도이다.4 is a perspective view of a grouping element channel link constructed in accordance with the principles of the present invention.

도5는 전도성 요소들의 아치형 연장부 및 그들 사이의 간격을 도시하는 도4의 그룹화 요소 채널 링크의 개략적인 단부도이다.FIG. 5 is a schematic end view of the grouping element channel link of FIG. 4 showing the arcuate extensions of conductive elements and the spacing therebetween. FIG.

도6은 본 발명의 원리에 따라 구성된 그룹화 요소 채널 링크의 다른 실시예의 사시도이다.Figure 6 is a perspective view of another embodiment of a grouping element channel link constructed in accordance with the principles of the present invention.

도7은 전송 링크 상에 중간 부하를 갖는 부하와 공급원을 연결하도록 사용되는 본 발명의 전송 링크의 개략도이다.7 is a schematic diagram of a transmission link of the present invention used to connect a load and a source having an intermediate load on the transmission link.

도8은 각각의 시스템 내의 인덕턴스의 발생을 도시하는, 종래의 접속부("A") 및 본 발명의 전송 링크("B")를 모두 이용하는 커넥터 요소의 개략도이며, "A" 및 "B"의 세부가 확대되어 있다.8 is a schematic diagram of a connector element utilizing both a conventional connection ("A") and a transmission link ("B") of the present invention, showing the generation of inductance in each system, of "A" and "B"; The details are enlarged.

도9는 내부에 형성된 직각 굽힘부를 갖는 본 발명의 링크의 다른 구성의 사시도이다.9 is a perspective view of another configuration of a link of the present invention having a right angled bend formed therein;

도10은 본 발명의 링크를 이용하는 전송 라인의 개략도이다.10 is a schematic diagram of a transmission line utilizing the link of the present invention.

도11은 본 발명의 링크의 다른 매체 조성을 도시하는 사시도이다.Fig. 11 is a perspective view showing another medium composition of the link of the present invention.

도12는 다른 전도성 표면 배열을 도시하는 상이한 형상의 유전 본체들의 어레이의 사시도이다.12 is a perspective view of an array of dielectric bodies of different shapes showing different conductive surface arrangements.

도13은 본 발명의 링크를 형성하도록 사용될 수 있는 비원형 단면 유전 본체들의 어레이의 사시도이다.Figure 13 is a perspective view of an array of non-circular cross-sectional dielectric bodies that can be used to form the links of the present invention.

도14는 본 발명의 링크로서 사용하기에 적합한 비원형 단면 유전 본체들의 다른 어레이의 사시도이다.Figure 14 is a perspective view of another array of non-circular cross-sectional dielectric bodies suitable for use as the link of the present invention.

도15는 2개의 커넥터들 사이에 전송 라인을 제공하는데 사용되는 본 발명의 다요소 링크를 통합한 커넥터 조립체의 분해도이다.Figure 15 is an exploded view of a connector assembly incorporating the multi-element link of the present invention used to provide a transmission line between two connectors.

도16은 도15의 전송 링크에 의해 상호 연결된 2개의 커넥터 하우징을 갖는 커넥터 조립체의 사시도이다.Figure 16 is a perspective view of a connector assembly having two connector housings interconnected by the transmission link of Figure 15;

도17은 채널의 대향 단부들에 형성된 2개의 상호 연결 블록을 갖는 본 발명의 전송 채널의 모식도이며, 본 발명의 잠재적인 가요성 특성을 도시한다.Figure 17 is a schematic diagram of a transmission channel of the present invention with two interconnecting blocks formed at opposite ends of the channel, illustrating the potential flexibility of the present invention.

도18은 상이한 렌즈 특징을 갖는 링크로서 사용될 수 있는 상이하게 구성된 유전 본체들의 어레이의 사시도이다.18 is a perspective view of an array of differently constructed dielectric bodies that can be used as links with different lens features.

도19는 상이한 신호 채널들이 그 위에 형성된 다중 전송 링크 압출물의 사시도이다.19 is a perspective view of a multiple transmission link extrudate with different signal channels formed thereon.

도20은 본 발명에서 사용되는 다중 전송 라인 압출물의 사시도이다.20 is a perspective view of a multiple transmission line extrudate used in the present invention.

도21은 정합 인터페이스가 중공 단부 캡의 형태를 취하는, 본 발명의 분리된 전송 링크와 함께 사용되는 정합 인터페이스의 사시도이다.Figure 21 is a perspective view of the mating interface used with the separate transmission link of the present invention, where the mating interface takes the form of a hollow end cap.

도22는 전송 링크의 단부를 내부에 수납하는 중심 개방부를 도시하는, 도21의 단부 캡의 후방 사시도이다.FIG. 22 is a rear perspective view of the end cap of FIG. 21 showing a central opening for receiving the end of the transmission link therein.

도23은 외부 접속부의 배향을 도시하는, 도21의 단부 캡의 전방 사시도이다.Figure 23 is a front perspective view of the end cap of Figure 21 showing the orientation of the external connections.

도24는 다중 전송 링크 직각 만곡 커넥터 조립체의 평면도이다.Figure 24 is a top view of a multiple transmission link right angle bend connector assembly.

도25는 커넥터 조립체의 종결 단부들 중 하나의 다른 구성의 사시도이다.Figure 25 is a perspective view of another configuration of one of the terminal ends of the connector assembly.

도26은 본 발명의 전송 채널 링크를 회로 보드에 연결하는데 사용하기에 적합한 커넥터의 사시도이다.Figure 26 is a perspective view of a connector suitable for use in connecting the transmission channel link of the present invention to a circuit board.

도27A는 커넥터의 내부 접속부들 중 일부를 점선으로 도시하는 도26의 커넥터의 골격의 사시도이다.Figure 27A is a perspective view of the skeleton of the connector of Figure 26 showing some of the internal connections of the connector in dotted lines.

도27B는 측벽이 제거되고 그 위의 결합 스테플의 구조 및 배치를 도시하는, 도27A의 커넥터의 내부 접속 조립체의 사시도이다.Figure 27B is a perspective view of the internal connection assembly of the connector of Figure 27A showing the sidewalls removed and showing the structure and placement of the joining staples thereon.

도28은 선 28-28을 따라 취한, 도26의 커넥터의 단면도이다.Figure 28 is a cross sectional view of the connector of Figure 26 taken along lines 28-28.

도29는 2개의 슬롯 전송 라인을 구비한 유전 기판의 사시도이다.29 is a perspective view of a dielectric substrate with two slot transmission lines.

도30은 각각의 기판이 2개의 슬롯 전송 라인을 갖는 구조물 내로 조립된 3개의 유전 기판의 사시도이다.30 is a perspective view of three dielectric substrates assembled into a structure with each substrate having two slot transmission lines.

도31은 다기판 전송 라인 구조물의 단부도이다.31 is an end view of a multi-substrate transmission line structure.

도32는 도30 및 도31에 도시된 것과 같은 다중 유전 구조물의 전도성 스트립 및 접지 층의 말단부의 사시도이다.32 is a perspective view of the distal end of the conductive strip and ground layer of multiple dielectric structures such as those shown in FIGS. 30 and 31.

도4는 본 발명의 원리에 따라 구성된 그룹화 요소 채널 링크(50)를 도시한다. 링크(50)는 양호하게는 길다란 광섬유 재료와 유사한 원통형 필라멘트인 신장된 유전 본체(51)를 포함한다는 것을 알 수 있다. 이는 링크(50)가 미리 설계된 도파관 및 전용 전송 매체로서 작용한다는 점에서 광섬유와 다르다. 이에 대해, 본체(51)는 특정 유전 상수를 갖는 전용 유전체 및 그에 도포된 복수의 전도성 요소(52)로 형성된다. 도4 및 도5에서, 전도성 요소(52)는 전도성 재료의 신장된 연장부, 트레이스, 또는 스트립(52)으로서 도시되어 있고, 이와 같이 링크(50)의 유전 본체에 성형되거나 접착제 또는 다른 수단에 의해 달리 부착될 수 있는 한정된 단면을 갖는 전통적인 구리 또는 귀금속 연장부일 수 있다. 이는 또한 적합한 도금 또는 진공 증착 공정에 의해 본체(51)의 외부 표면(55) 상에 형성될 수 있다. 전도성 트레이스(52)는 외부 표면 상에 배치되고, 유전 본체의 주연부를 따라 연장되는 폭을 갖는다.4 shows a grouping element channel link 50 constructed in accordance with the principles of the present invention. It can be seen that the link 50 includes an elongated dielectric body 51 which is preferably a cylindrical filament similar to a long optical fiber material. This differs from optical fiber in that link 50 acts as a predesigned waveguide and dedicated transmission medium. In this regard, the body 51 is formed of a dedicated dielectric having a certain dielectric constant and a plurality of conductive elements 52 applied thereto. 4 and 5, the conductive element 52 is shown as an elongated extension, trace, or strip 52 of conductive material, and thus is formed in the dielectric body of the link 50 or in an adhesive or other means. It may be a traditional copper or precious metal extension with a defined cross section that may be otherwise attached by it. It may also be formed on the outer surface 55 of the body 51 by a suitable plating or vacuum deposition process. Conductive traces 52 are disposed on the outer surface and have a width extending along the periphery of the dielectric body.

적어도 2개의 그러한 도체가 각각의 링크 상에서 사용되고, 전형적으로 +0.5 볼트 및 -0.5 볼트와 같은 차동 신호의 신호 이송을 위해 사용된다. 그러한 차동 신호 배열의 사용은 본 발명의 구조를 신호 전송 경로의 대체로 전체 길이에 걸쳐 유지되는 미리 설계된 도파관으로서 특징짓게 한다. 유전 본체(51)의 사용은 링크 내에서 발생하는 양호한 결합을 제공한다. 가장 간단한 실시예에서, 도5에 도시된 바와 같이, 전도성 요소들은 두 대향 면상이 배치되어, 각각의 전도성 요소의 전기적 친화성은 서로에 대해 그들이 지지되는 유전 본체를 통하거나, 다음에서 더욱 상세하게 설명되며 도29 및 도30에 도시된 바와 같은 전도성 채널의 경우에, 전도성 요소들은 공동/공동들의 둘 이상의 내부 면 상에 배치되어 공동 갭을 가로질러 공기 유전체를 통해 1차 결합 모드를 확립한다. 이러한 방식으로, 본 발명의 링크는 광섬유 채널 또는 연장부에 전기적으로 상응하는 것으로 고려될 수 있다.At least two such conductors are used on each link and are typically used for signal transfer of differential signals such as +0.5 volts and -0.5 volts. The use of such differential signal arrangements characterizes the structure of the present invention as a predesigned waveguide that is maintained over approximately the entire length of the signal transmission path. The use of the dielectric body 51 provides good coupling that occurs within the link. In the simplest embodiment, as shown in Figure 5, the conductive elements are disposed on two opposing faces so that the electrical affinity of each conductive element is through a dielectric body in which they are supported relative to each other, or as described in more detail below. And in the case of a conductive channel as shown in Figures 29 and 30, the conductive elements are disposed on two or more inner faces of the cavities / cavities to establish a primary coupling mode through the air dielectric across the cavity gap. In this way, the links of the present invention can be considered to correspond electrically to the optical fiber channels or extensions.

본 발명은 전기 도파관에 관한 것이다. 본 발명의 도파관은 약 1.0 GHz 내 지 적어도 12.5 GHz 및 양호하게는 그 이상의 고주파에서 원하는 수준의 전기적 친화성으로 전기 신호들을 유지하기 위한 것이다. 2002년 4월 23일자로 허여된 미국 특허 제6,377,741호에 설명된 바와 같은 광학 도파관은 전형적으로 선택된 방향으로 이동하는 광 에너지를 유지하기 위해 거울형 반사 특성을 갖는 단일 외측 코팅 또는 클래딩에 의존한다. 외측 코팅/클래딩 내의 개방부는 도파관을 통해 이동하는 광의 분산을 생성할 것이고, 이는 도파관의 광선에 악영향을 준다. 마이크로파 도파관은 마이크로파 도파관이 오븐의 중심부에서 마이크로파를 유도하도록 사용되는, 2002년 9월 5일자로 허여된 미국 특허 제6,114,677호에 의해 예시된 바와 같이 마이크로파 비임의 에너지를 전송하기보다는 유도하도록 매우 높은 주파수에서 사용된다. 그러한 유도 목적은 또한 마이크로파 안테나 기술에서 이용된다. 각각의 경우에, 이러한 유형의 마이크로파는 광 또는 그를 통해 이동하는 마이크로파의 에너지를 포커싱하고 유도하도록 사용되지만, 본 발명에서 전체 도파관 구조물은 일관된 임피던스 및 감소된 감쇄에서 전기 신호의 전파를 고속의 전파로 유지하도록 설계된다.The present invention relates to an electrical waveguide. The waveguides of the present invention are for maintaining electrical signals at a desired level of electrical affinity at about 1.0 GHz to at least 12.5 GHz and preferably higher frequencies. Optical waveguides, as described in US Pat. No. 6,377,741, issued April 23, 2002, typically rely on a single outer coating or cladding with specular reflective properties to maintain light energy traveling in the selected direction. Openings in the outer coating / cladding will create a dispersion of light traveling through the waveguide, which adversely affects the light rays of the waveguide. The microwave waveguide is a very high frequency such that the microwave waveguide guides rather than transmits the energy of the microwave beam, as illustrated by U.S. Patent No. 6,114,677, issued Sep. 5, 2002, where microwave waveguides are used to induce microwaves in the center of the oven. Used in Such induction purposes are also used in microwave antenna technology. In each case, this type of microwave is used to focus and direct the energy of the light or the microwaves traveling through it, but in the present invention the entire waveguide structure is directed at high speed propagation of the electrical signal at a consistent impedance and reduced attenuation. Is designed to maintain.

본 발명의 링크의 유효성은 전기 누출 방지부의 둘 이상의 전도성 표면을 이용함으로써, 채널 링크를 통한 디지털 신호의 안내 및 유지에 의존한다. 이는 신호의 무결성을 유지하고, 방출을 제어하고, 링크를 통한 손실을 최소화하는 것을 포함할 것이다. 본 발명의 채널 링크는 양호한 장 커플링이 제공되도록 채널 링크의 재료 및 시스템 구성요소의 기하학적 형상을 제어함으로써 그를 통해 전송되는 신호의 전자기장을 포함한다. 간단히 말하면, 본 발명은 전기적 친화성의 영역을 한정함으로써 설계된 전송 라인, 즉 반대 전하, 즉 음과 양의 차동 신호의 도체, 즉 전도성 표면(52)에 의해 한정된 유전 본체(51)를 생성한다.The effectiveness of the link of the present invention relies on the guidance and maintenance of the digital signal through the channel link by using two or more conductive surfaces of the electrical leakage protection. This will include maintaining signal integrity, controlling emissions, and minimizing losses over the link. The channel link of the present invention includes the electromagnetic field of the signal transmitted through it by controlling the geometry of the material and system components of the channel link to provide good field coupling. In short, the present invention produces a dielectric line 51 defined by a transmission line designed by defining a region of electrical affinity, i.e. a conductor of opposite charge, i.e., a positive and positive differential signal, i.e. a conductive surface 52.

도5에 더 잘 도시된 바와 같이, 2개의 전도성 표면(52)들은 서로에 대해 대향하도록 유전 본체(51) 상에 배열된다. 도4에 도시된 유전 본체(51)는 원통형 로드의 형태를 취하지만, 도5에 도시된 유전 본체는 타원형 구성을 갖는다. 각각의 그러한 경우에, 전도성 표면 또는 트레이스(52)는 다른 아크 길이로 연장된다. 도4 및 도5는 본 발명의 "균형" 링크를 나타내고, 2개의 전도성 표면(52)들의 원주방향 연장부 또는 아크 길이(C)는 동일하고 유전 본체(51)의 비전도성 외부 표면(55)들의 원주방향 연장부 또는 아크 길이(C1)도 동일하다. 이러한 길이는 전도성 표면들 사이의 총 분리(D)를 한정하는 것으로 고려될 수 있다. 아래에서 설명될 바와 같이, 링크는 전도성 표면들 중 하나가 다른 하나보다 더 큰 아크 길이를 갖는 "불균형"일 수 있고, 그러한 경우에 전송 라인은 전원 직렬 또는 비차동 신호 용도에 대해 가장 적합하다. 유전 본체 및 링크가 원형인 경우에, 링크는 접속 핀으로서 역할할 수 있으며, 따라서 커넥터 용도에서 이용될 수 있다. 이러한 원형 단면은 종래의 둥근 접속 핀과 동일한 유형의 구성을 나타낸다.As better shown in FIG. 5, the two conductive surfaces 52 are arranged on the dielectric body 51 to face each other. The dielectric body 51 shown in FIG. 4 takes the form of a cylindrical rod, while the dielectric body shown in FIG. 5 has an elliptical configuration. In each such case, the conductive surface or trace 52 extends to a different arc length. 4 and 5 show a “balanced” link of the present invention, wherein the circumferential extensions or arc lengths C of the two conductive surfaces 52 are the same and the nonconductive outer surface 55 of the dielectric body 51 is the same. Their circumferential extensions or arc lengths C1 are also the same. This length may be considered to define the total separation D between the conductive surfaces. As will be explained below, the link may be “unbalanced” with one of the conductive surfaces having an arc length greater than the other, in which case the transmission line is best suited for power series or non-differential signal applications. In the case where the dielectric body and the link are circular, the link can serve as a connecting pin and thus can be used in connector applications. This circular cross section shows the same type of construction as the conventional round connection pins.

도6에 도시된 바와 같이, 본 발명의 링크는 전체 시스템 전송 매체의 일부인 다중 전도성 요소를 제공하도록 변형될 뿐만 아니라, 광 및 광학 신호의 전송을 위해 일치하는 동축의 광섬유 도파관을 내부에 포함할 수도 있다. 이에 대해, 유전 본체(51)는 광섬유(58)가 연장되는 중심 개방부(57)를 생성하도록 코링(coring)된다. 광 신호(60)는 물론 전기 신호가 이러한 링크를 통해 전송될 수 있다.As shown in Figure 6, the links of the present invention are not only modified to provide multiple conductive elements that are part of the overall system transmission medium, but may also contain coaxial optical fiber waveguides therein for transmission of optical and optical signals. have. In this regard, the dielectric body 51 is cored to create a central opening 57 from which the optical fiber 58 extends. The optical signal 60 as well as the electrical signal can be transmitted over this link.

도7은 공급원(71)과 부하(72) 사이에서 연장되는 본 발명의 링크(50)를 포함하는 전송 라인(70)을 개략적으로 도시한다. 링크의 전도성 표면(52)은 공급원 및 부하와, 공급원 및 부하 중간의 다른 2차 부하(73)를 상호 연결하도록 역할한다. 그러한 2차 부하는 시스템을 통한 임피던스를 제어하기 위해 시스템에 추가될 수 있다. 라인 임피던스는 공급원에서 확립되고, 전송 라인에 2차 부하를 추가함으로써 변형될 수 있다.7 schematically shows a transmission line 70 comprising a link 50 of the invention extending between a source 71 and a load 72. The conductive surface 52 of the link serves to interconnect the source and load and other secondary loads 73 between the source and the load. Such secondary load can be added to the system to control the impedance through the system. Line impedance is established at the source and can be modified by adding a secondary load to the transmission line.

도8은 유전 블록(76)에 의해 지지되는 것으로 도시된 본 발명의 링크와 종래의 도체 사이의 차이를 개략적으로 도시한다. 2개의 분리된 종래의 도체(77)는 구리 또는 다른 전도성 재료로 형성되고, 핀의 방식으로 블록(76)을 통해 연장된다. 확대부("A")에 도시된 바와 같이, 2개의 분리된 도체는 확대된 전류 루프 때문에 큰 인덕턴스(L)를 갖는 개방 셀 구조를 제공한다. 매우 다르게, 본 발명의 링크는 유전 본체(51) 상에 위치된 전도성 표면들의 서로에 대한 근접성으로 인해 일정한 임피던스에서 더 작은 인덕턴스(L)를 갖는다. 이러한 링크(50)의 치수는 제조 공정에서 제어될 수 있고, 압출이 유전 본체와 함께 압출되거나 결과적인 구성이 다양한 도금된 플라스틱이도록 선택적인 도금 공정에 의해 별도로 압출되는 전도성 표면에서 양호한 제조 공정일 수 있다. 유전 본체(51)의 체적 및 그 위에 배치된 전도성 요소들 사이의 간격은 그러한 압출 공정에서 쉽게 제어될 수 있다. 전도성 표면들은 양호하게는 유전 본체의 길이로 연장되고, 전송 라인을 커넥터, 회로 보드 또는 유사한 구성요소에 대해 종결시키는 것이 필요한 위치에서 그의 단부 직전에 종료될 수 있다.8 schematically illustrates the difference between a link of the present invention and a conventional conductor, shown to be supported by a dielectric block 76. Two separate conventional conductors 77 are formed of copper or other conductive material and extend through block 76 in the manner of fins. As shown in the enlarged portion "A", two separate conductors provide an open cell structure with large inductance L due to the expanded current loop. Very differently, the links of the present invention have a smaller inductance L at a constant impedance due to the proximity of the conductive surfaces located on the dielectric body 51 to each other. The dimensions of this link 50 can be controlled in the manufacturing process and can be a good manufacturing process on the conductive surface where the extrusion is extruded with the dielectric body or separately extruded by an optional plating process such that the resulting configuration is a variety of plated plastic. have. The volume of the dielectric body 51 and the spacing between the conductive elements disposed thereon can be easily controlled in such an extrusion process. The conductive surfaces preferably extend the length of the dielectric body and can terminate shortly before their ends in locations where it is necessary to terminate the transmission line with respect to the connector, circuit board or similar component.

도9가 도시하는 바와 같이, 유전 본체는 도시된 90° 굽힘부의 형태로 또는 임의의 다른 각도 배향으로 그의 전방에 굽힘부(80)를 가질 수 있다. 도시된 바와 같이, 전도성 표면(52)들은 그들 사이의 동일한 분리 간격과 전도성 표면들이 시작되고 종료되는 동일한 폭으로 굽힘부(80)를 통해 연장된다. 유전 본체(51) 및 전도성 표면(52)은 임의의 전위 손실을 제거하기 위해 굽힘부를 통한 그들의 간격 및 분리에 있어서 쉽게 유지된다.As shown in FIG. 9, the dielectric body may have a bend 80 in front of it in the form of the shown 90 ° bend or in any other angular orientation. As shown, the conductive surfaces 52 extend through the bend 80 with the same separation gap between them and the same width at which the conductive surfaces begin and end. Dielectric body 51 and conductive surface 52 are easily maintained in their separation and separation through the bends to eliminate any potential loss.

도10은 본 발명의 링크를 사용하는 전송 라인을 도시한다. 링크(50)는 하나 이상의 단일 유전 본체(51)로부터 형성된 전송 케이블로서 고려되고, 그의 일 단부(82)는 인쇄 회로 보드(83)로 종결된다. 이러한 종결은 회로 보드에서 임의의 불연속성을 최소화하기 위해 직접적일 수 있다. 임의의 불연속성을 최소로 유지하는 짧은 이송 링크(84)도 제공된다. 이러한 링크(84)는 전송 링크의 그룹화 태양을 유지한다. 종결 인터페이스(85)는 링크가 커넥터로 종결되는 곳에서 최소의 기하학적 불연속성 또는 임피던스 불연속성을 가지고 제공될 수 있다. 이러한 방식으로, 전도성 표면들의 그룹화는 전송 라인의 길이에 걸쳐 유지되어, 기하학적 및 전기적 균일성을 생성한다.Figure 10 illustrates a transmission line using the link of the present invention. The link 50 is considered as a transmission cable formed from one or more single dielectric bodies 51, one end 82 of which terminates with a printed circuit board 83. This termination can be direct to minimize any discontinuities in the circuit board. Short transfer links 84 are also provided to keep any discontinuities to a minimum. This link 84 maintains a grouping aspect of the transmission link. Termination interface 85 may be provided with minimal geometric or impedance discontinuity where the link terminates with a connector. In this way, the grouping of conductive surfaces is maintained over the length of the transmission line, creating geometric and electrical uniformity.

도11은 본 발명의 전송 링크(50)의 다양한 상이한 단면을 도시한다. 최우측 링크(90)에서, 중심 도체(93)는 양호하게는 유전 본체(94)의 부분으로 충전된 개재 공간에 의해 분리된 다중 전도성 표면(95)을 지지하는 중공 유전 본체(94)에 의해 둘러싸인다. 이러한 구성은 전력이 중심 도체(93)에 의해 운반되는 전력 용도에서 사용하기에 적합하다. 도11의 중간 링크(91)에서, 중심 커버(96)는 양호하게는 선 택된 유전체로 만들어지며, 그 위에 지지되는 전도성 표면(97)을 갖는다. 외측 보호 절연 자켓(98)이 양호하게는 내측 링크를 보호하고 그리고/또는 절연하도록 제공된다. 도11의 최좌측 링크(92)는 전도성 또는 절연 코어(101)를 둘러싸는 도금 가능한 중합체 링(100)을 둘러싸는 외측 보호 자켓(99)을 갖는다. 링(100)의 부분(101)은 전도성 재료로 도금되고, 링의 본체 상에 원하는 둘 이상의 전도성 표면을 한정하도록 도금되지 않은 부분에 의해 분리된다. 또는, 코어를 둘러싸는 링크(92)의 하나 이상의 요소들은 공기로 충전될 수 있고, 적합한 절연기에 의해 내측 부재로부터 멀리 이격될 수 있다.11 shows various different cross sections of the transmission link 50 of the present invention. In the rightmost link 90, the center conductor 93 is preferably by a hollow dielectric body 94 supporting multiple conductive surfaces 95 separated by intervening spaces filled with portions of the dielectric body 94. Surrounded. This configuration is suitable for use in power applications where power is carried by the center conductor 93. In the intermediate link 91 of Fig. 11, the center cover 96 is preferably made of a selected dielectric and has a conductive surface 97 supported thereon. An outer protective insulating jacket 98 is preferably provided to protect and / or insulate the inner link. The leftmost link 92 of FIG. 11 has an outer protective jacket 99 surrounding a plateable polymer ring 100 surrounding a conductive or insulating core 101. Portions 101 of ring 100 are plated with a conductive material and separated by unplated portions to define two or more desired conductive surfaces on the body of the ring. Alternatively, one or more elements of the link 92 surrounding the core may be filled with air and spaced away from the inner member by a suitable insulator.

도12는 상이한 유형의 전송 링크를 형성하기 위해 유전 본체(51)와 조합된 외측 영역을 갖는 링크(110 - 113)들의 어레이를 도시한다. 링크(110)는 링크(110)가 전원 직렬 신호 작동을 제공할 수 있도록 유전 본체(51)의 외측 표면 상에 배치된 상이한 아크 길이의 (즉, 불균형한) 2개의 전도성 표면(52a, 52b)을 갖는다. 링크(111)는 효과적인 차동 신호 작동을 제공하기 위해 2개의 동일 간격 및 크기 (또는 "균형된") 전도성 요소(52)를 갖는다.FIG. 12 shows an array of links 110-113 having an outer region combined with a dielectric body 51 to form different types of transmission links. Link 110 includes two conductive surfaces 52a, 52b of different arc lengths (ie, unbalanced) disposed on the outer surface of dielectric body 51 such that link 110 can provide power serial signal operation. Has Link 111 has two equally spaced and sized (or “balanced”) conductive elements 52 to provide effective differential signal operation.

링크(112)는 2개의 차동 신호 도체(115a) 및 분류된 접지 도체(115b)를 지지하기 위한 3개의 전도성 표면(115)을 갖는다. 링크(113)는 유전 본체(51) 상에 배치된 4개의 전도성 표면(116)을 갖고, 전도성 표면(116)은 2개의 차동 신호 채널 (또는 쌍) 또는 한 쌍의 분류된 접지부를 갖는 단일 차동 쌍을 포함할 수 있다.Link 112 has three conductive surfaces 115 for supporting two differential signal conductors 115a and a grounded conductor conductor 115b. The link 113 has four conductive surfaces 116 disposed on the dielectric body 51, and the conductive surfaces 116 have a single differential with two differential signal channels (or pairs) or a pair of classified grounds. It can include a pair.

도13은 링크(120)에서와 같은 정사각형 구성 또는 링크(121 - 122)에서와 같은 사각형 구성과 같은, 다각형 구성을 갖는 비원형 링크(120 - 122)의 한 가지 유 형의 어레이를 도시한다. 유전 본체(51)는 전도성 재료로 도금되거나 달리 덮인 돌출 랜드부(125)를 구비하여 압출될 수 있다. 개별 전도성 표면은 유전 본체의 개별 측면 상에 배치되고, 양호하게는 전도성 표면의 차동 신호 쌍은 본체의 대향 측면들 상에 배열된다. 이러한 랜드부(125)는 (도시되지 않은) 커넥터 단자와 전도성 면(125) 사이의 접속이 쉽게 이루어지는 방식으로 종결 커넥터의 커넥터 슬롯 내로 "키이 결합"되도록 사용될 수 있다.Figure 13 shows one type of array of non-circular links 120-122 having a polygonal configuration, such as a square configuration as in link 120 or a square configuration as in links 121-122. Dielectric body 51 may be extruded with protruding land portions 125 plated or otherwise covered with a conductive material. Individual conductive surfaces are disposed on separate sides of the dielectric body, preferably the differential signal pairs of conductive surfaces are arranged on opposite sides of the body. This land portion 125 may be used to "key" into the connector slot of the termination connector in such a way that the connection between the connector terminal (not shown) and the conductive surface 125 is easily made.

도14는 본 발명에서 이용될 수 있는 몇몇의 추가적인 유전 본체를 도시한다. 하나의 본체(130)는 볼록하게 도시되어 있고, 다른 2개의 본체(131, 132)는 대체로 오목한 구성으로 도시되어 있다. 유전 본체의 원형 단면은 전도성 표면의 진입부에 전기장 강도를 집중시키는 경향을 갖지만, 본체(130)에서 도시된 바와 같은 약간의 볼록 형태는 전기장 강도를 균일하게 집중시키는 경향을 가져서 감쇄를 낮춘다. 유전 본체(131, 132)에 의해 도시된 바와 같은 오목 본체는 전기장을 내측으로 포커싱하기 때문에 유익한 혼선 감소 태양을 가질 수 있다. 도14에 도시된 바와 같은 이러한 전도성 표면의 폭 또는 아크 길이는 그를 지지하는 각각의 본체측의 폭 또는 아크 길이보다 더 작다.Figure 14 shows some additional dielectric bodies that may be used in the present invention. One body 130 is shown convex, and the other two bodies 131, 132 are shown in a generally concave configuration. The circular cross section of the dielectric body tends to concentrate the electric field strength at the entrance of the conductive surface, but the slight convex shape as shown in the body 130 has a tendency to uniformly concentrate the electric field strength, thereby lowering attenuation. The concave body as shown by the dielectric body 131, 132 may have a beneficial crosstalk reduction aspect because it focuses the electric field inwards. The width or arc length of this conductive surface as shown in FIG. 14 is smaller than the width or arc length of each body side supporting it.

중요하게는, 전송 링크는 그 위에 다중 신호 채널을 보유하는 단일 압출물(200; 도15 - 도16)로서 형성될 수 있고, 각각의 그러한 채널은 한 쌍의 전도성 표면(202 - 203)을 포함한다. 이러한 전도성 표면(202, 203)들은 그들을 지지하는 개재된 유전 본체(204) 및 그들을 서로 상호 연결하는 웨브 부분(205)에 의해 서로로부터 분리된다. 이러한 압출물(200)은 전체 커넥터 조립체(220)의 일부로서 사 용될 수 있고, 압출물은 커넥터 하우징(211) 내에 형성된 상보적인 형상의 개방부(210) 내로 수납된다. 개방부(210)의 내측벽은 선택적으로 도금될 수 있거나, 접속부(212)가 전도성 표면과 접속하고 필요하다면 표면 장착부 또는 관통 구멍 테일부를 제공하기 위해 하우징(211) 내로 삽입될 수 있다.Importantly, the transmission link may be formed as a single extrudate 200 (FIGS. 15-16) having multiple signal channels thereon, each such channel comprising a pair of conductive surfaces 202-203. do. These conductive surfaces 202 and 203 are separated from each other by interposed dielectric bodies 204 supporting them and web portions 205 interconnecting them. This extrudate 200 may be used as part of the overall connector assembly 220, and the extrudate is received into a complementary shaped opening 210 formed in the connector housing 211. The inner wall of the opening 210 may be optionally plated, or the connection 212 may be inserted into the housing 211 to connect with the conductive surface and to provide a surface mount or through hole tail, if desired.

도17은 도시된 바와 같이 배열되고, 일 단부에서 커넥터 블록(180)으로 종결되고, 도시된 바와 같이 전송 채널 링크를 수납하는 일련의 내부에 형성된 직각 통로(183)를 포함하는 직각 블록(182)을 통과하는 2개의 전송 채널(50)의 배열을 도시한다. 도17에 도시된 것과 같은 배열에서, 전송 채널 링크는 압출과 같은 연속 제조 공정으로 제조될 수 있으며, 각각의 그러한 채널은 내재 또는 일체형 전도성 요소(52)를 구비하여 제조될 수 있다는 것이 이해될 것이다. 이러한 요소의 제조 시에, 전송 채널 자체의 기하학적 특징은 물론, 유전 본체 상의 전도성 요소들의 간격 및 위치가 전송 채널이 신호 채널 또는 신호 (통신) 이동 "경로"를 지지하는 일관된 단일 전자 도파관으로서 작동하도록, 제어될 수 있다. 전송 채널 링크의 유전 본체가 가요성으로 만들어질 수 있기 때문에, 본 발명의 시스템은 시스템의 전기적 성능을 현저하게 희생하지 않고서 연장된 길이에 걸쳐 다양한 경로에 대해 쉽게 상응할 수 있다. 하나의 커넥터 단부 블록(180)은 전송 채널들을 수직으로 정렬시켜 유지할 수 있고, 블록(182)은 전송 채널 링크의 단부를 다른 구성요소로의 종결을 위해 직각 배향으로 유지할 수 있다.17 is a right angle block 182 arranged as shown, terminated at one end with a connector block 180, and including a right angled passageway 183 formed in a series of receiving transport channel links as shown. An arrangement of two transport channels 50 through is shown. In an arrangement such as that shown in FIG. 17, it will be appreciated that the transmission channel links can be made in a continuous manufacturing process such as extrusion, and each such channel can be made with an intrinsic or integral conductive element 52. . In the manufacture of such elements, the geometric characteristics of the transmission channel itself, as well as the spacing and position of the conductive elements on the dielectric body, allow the transmission channel to act as a single, consistent electromagnetic waveguide that supports the signal channel or signal (communication) movement "path". Can be controlled. Because the dielectric body of the transmission channel link can be made flexible, the system of the present invention can easily correspond to various paths over an extended length without significantly sacrificing the electrical performance of the system. One connector end block 180 may maintain the transmission channels aligned vertically, and block 182 may maintain the ends of the transmission channel link in a right angle orientation for termination to other components.

도18은 분리 거리(L)가 변하고 블록의 외부 표면(306)의 만곡부(305)가 링크(300 - 302)들 사이에서 상승하는 볼록한 유전 블록 또는 본체(300 - 302)의 세 트를 도시한다. 이러한 방식으로, 본체의 형상은 전도성 요소들이 급전될 때 전개되는 전기장을 포커싱하기 위한 상이한 렌즈 특징을 제공하도록 선택될 수 있다.FIG. 18 shows a set of convex dielectric blocks or bodies 300-302 in which the separation distance L varies and the curved portion 305 of the outer surface 306 of the block rises between the links 300-302. . In this way, the shape of the body can be selected to provide different lens features for focusing the electric field that develops when the conductive elements are fed.

도19는 전도성 표면(403)들이 본질적으로 다중이거나 복합적인, 웨브(402)에 의해 상호 연결된 일련의 유전 본체 또는 블록(401)을 구비한 다중 채널 압출물(400)을 도시한다. 도13에 도시된 구성에서와 같이, 그러한 압출물(400)은 다중 신호 채널을 지지하고, 각각의 채널은 양호하게는 한 쌍의 차동 신호 전도 요소를 포함한다.FIG. 19 illustrates a multi-channel extrudate 400 having a series of dielectric bodies or blocks 401 interconnected by web 402, where the conductive surfaces 403 are essentially multiple or complex. As in the configuration shown in Figure 13, such extrudate 400 supports multiple signal channels, each channel preferably comprising a pair of differential signal conducting elements.

도20은 도15 및 도16에 도시된 것과 같은 표준 압출물(200)을 도시한다. 본 발명의 링크는 커넥터 또는 다른 하우징 내로 종결될 수 있다. 도21 - 도23은 중심 개방부(502)를 구비한 중공 본체(501)를 갖는 어느 정도 원추형인 단부 캡인 하나의 종결 인터페이스를 도시한다. 본체는 유전 본체(51)의 전도성 표면(52)과 정합하는 한 쌍의 단자(504)를 지지할 수 있다. 단부 캡(500)은 커넥터 하우징 또는 회로 보드 내의 다양한 개방부 내로 삽입될 수 있고, 이와 같이 양호하게는 원추형 삽입 단부(510)를 포함한다. 단부 캡(500)은 도21 - 도23에 도시된 바와 같이 단일 전송 라인만을 종결시키도록 구성될 수 있거나, 또는 도24 및 도25에 도시된 바와 같이 다중 종결 인터페이스의 일부이며 복수의 개별 전송 라인을 종결시킬 수 있다.20 shows a standard extrudate 200 as shown in FIGS. 15 and 16. The link of the present invention can be terminated into a connector or other housing. Figures 21-23 illustrate one termination interface, which is a somewhat conical end cap with a hollow body 501 with a central opening 502. Figs. The body may support a pair of terminals 504 that match the conductive surface 52 of the dielectric body 51. End cap 500 may be inserted into various openings in a connector housing or circuit board, and thus preferably includes a conical insertion end 510. End cap 500 may be configured to terminate only a single transmission line as shown in FIGS. 21-23, or may be part of a multi-termination interface as shown in FIGS. 24 and 25, and a plurality of individual transmission lines. Can be terminated.

도24는 단부 블록(521)이 (도시되지 않은) 회로 보드에 부착될 수 있도록, 표면 장착 단자(522)를 갖는 단부 블록(521)으로 종결되는 일련의 링크(520) 상의 제 위치의 단부 캡(500)을 도시한다. 단부 캡은 도면에 도시된 원추형 구조를 취 할 필요는 없지만, 아래에서 설명되고 도시되는 것과 유사한 다른 형상 및 구성을 취할 수 있다.Figure 24 shows end caps in place on a series of links 520 terminated with end blocks 521 having surface mount terminals 522 so that end blocks 521 can be attached to a circuit board (not shown). 500 is shown. The end cap need not take the conical structure shown in the figures, but can take other shapes and configurations similar to those described and shown below.

도25는 단부 블록(570)의 다른 구성을 도시한다. 이러한 배열에서, 전송 라인 또는 링크(571)는 유전체로부터 형성되고, 그의 외부 표면 상에 형성된 한 쌍의 전도성 연장부(572)를 포함한다 (연장부(572)는 명확하게 하기 위해 일 측면 상에서만 도시되어 있고, 그의 대응하는 연장부는 도25의 지면 내로 향하는 링크(571)의 표면 상에 형성된다). 이러한 전도성 연장부(572)는 회로 보드(574)의 내부 상에 형성된 전도성 관통부(575)에 의해 회로 보드(574) 상의 트레이스(573)에 연결된다. 그러한 관통부는 필요하다면 단부 블록(570)의 본체 내에 구성될 수도 있다. 관통부(575)는 양호하게는 도시된 바와 같이 분할되고, 그의 2개의 전도성 섹션들은 개재된 갭(576)에 의해 분리되어 보드의 수준에서 2개의 전도성 전송 채널의 분리를 유지한다.25 shows another configuration of the end block 570. In this arrangement, the transmission line or link 571 is formed from a dielectric and includes a pair of conductive extensions 572 formed on its outer surface (extension 572 is only on one side for clarity). Is shown and its corresponding extension is formed on the surface of the link 571 towards the ground in FIG. 25). This conductive extension 572 is connected to the trace 573 on the circuit board 574 by a conductive through 575 formed on the interior of the circuit board 574. Such penetrations may be configured in the body of end block 570 if desired. The penetrating portion 575 is preferably divided as shown and its two conductive sections are separated by an interposed gap 576 to maintain separation of the two conductive transmission channels at the level of the board.

도26은 인쇄 회로 보드(601)에 장착된 단부 캡 또는 블록(600)을 도시한다. 이러한 스타일의 단부 캡(600)은 커넥터로서 역할하고, 따라서 전송 링크의 돌출부를 수용하는 다양한 키이 홈(604)을 갖는 중심 슬롯(603)을 구비한 하우징(602)을 포함한다. 단부 캡 커넥터(600)는 회로 보드(601) 상의 대응하는 대향 트레이스에 접속부(607)의 전도성 테일부(606)를 납땜하기 위한 접근을 위해 복수의 창(620)을 가질 수 있다. 도시된 바와 같은 표면 장착 테일의 경우에, 테일(606)은 필요한 회로 보드 패드 크기와 회로 보드에서의 시스템의 커패시턴스를 감소시키기 위해 단부 캡 하우징의 본체를 아래로 밀어 넣어지는 수평 부분(609)을 가질 수 있다.26 shows end cap or block 600 mounted to a printed circuit board 601. End cap 600 in this style includes a housing 602 with a central slot 603 having various key grooves 604 that serve as connectors and thus receive projections of the transmission link. End cap connector 600 may have a plurality of windows 620 for access to solder conductive tail portion 606 of connection 607 to corresponding opposing traces on circuit board 601. In the case of a surface mount tail as shown, the tail 606 has a horizontal portion 609 that pushes down the body of the end cap housing to reduce the required circuit board pad size and system capacitance on the circuit board. Can have

도27A는 단부 캡 커넥터(600)의 부분 골격도를 도시하고, 접속부 또는 단자(607)가 어떻게 커넥터 하우징(602) 내에서 지지되며 그를 통해 연장되는 지를 도시한다. 단자(607)는 풍부한 접속을 위해 (그리고 평행한 전기 경로를 제공하기 위해) 이중 와이어 접속 단부(608)를 포함할 수 있고, 커넥터(600)는 뒤집힌 U-형상을 가지며 하우징을 가로지른 단자들의 결합을 향상시키는 결합 스테플(615)을 포함할 수 있다. 결합 스테플(615)은 커넥터 하우징(602)을 통해 길이방향으로 연장되는 신장된 골격을 갖는 것으로 보일 수 있다. 결합 스테플의 길이를 따른 공간에 의해 서로로부터 이격된 복수의 레그가 회로 보드를 향해 아래로 연장되고, 각각의 그러한 레그는 그가 대향한 단자의 대응하는 폭보다 더 큰 폭을 갖는다. 도면에 도시된 바와 같이, 결합 스테플은 단자와 정렬되어 위치된다. 이러한 이중 와이어 단자(607)의 테일부는 커넥터의 안정성을 향상시킨다. 이에 대해, 이는 또한 하우징 슬롯(601)을 가로질러 (측방향으로) 채널을 구성하는 단자에 대한 제어를 제공한다. 이중 접속 경로는 풍부한 경로를 제공할 뿐만 아니라 단자를 통한 시스템의 인덕턴스를 감소시킨다. 도27B는 도26 및 도27A의 단부 캡 커넥터(600) 내에서 사용되는 내부 접속 조립체의 도면이다. 단자(607)들은 커넥터의 대향 측면들 상에 배열되고, 각각의 지지 블록(610) 내에 장착된다. 이러한 지지 블록(610)들은 단자 접속부(608)들을 이격시키는 것을 돕는 소정의 거리로 서로로부터 이격된다.FIG. 27A shows a partial skeleton view of end cap connector 600 and shows how a connection or terminal 607 is supported within and extends through connector housing 602. Terminal 607 may include a double wire connection end 608 for abundant connections (and to provide parallel electrical paths) and connector 600 has an inverted U-shape and a A bonding staple 615 may be included to enhance the bonding. Coupling staple 615 may appear to have an elongated skeleton extending longitudinally through connector housing 602. A plurality of legs spaced apart from each other by spaces along the length of the joining staples extend down towards the circuit board, each such leg having a width that is greater than the corresponding width of the terminals it faces. As shown in the figure, the coupling staple is positioned in alignment with the terminal. The tail portion of this double wire terminal 607 improves the stability of the connector. In this regard, it also provides control over the terminals making up the channel (laterally) across the housing slot 601. Dual access paths not only provide abundant paths but also reduce the inductance of the system through the terminals. FIG. 27B is a view of the internal connection assembly used within the end cap connector 600 of FIGS. 26 and 27A. Terminals 607 are arranged on opposite sides of the connector and are mounted in each support block 610. These support blocks 610 are spaced apart from each other at a predetermined distance to help space the terminal connections 608.

전체적으로 U-형상 또는 블레이드 형상을 갖는 전도성 결합 스테플(615)이 제공되어 단자(607)들 사이의 결합을 향상시키기 위해 단자(607)와 지지 블록(610) 사이에 삽입될 수 있다. 결합 스테플(615)은 개재된 공간(621)에 의해 이격되고 대향 접속부(608; 도28)의 쌍 사이에 삽입되어 회로 보드의 표면을 향해 하방으로 연장되는 일련의 블레이드(620)를 갖는다. 스테플(615)은 커넥터 블록(610)들 사이에서 커넥터 본체를 통해 길이방향으로 연장된다. 커넥터 블록(610) 및 커넥터 하우징(602) (특히 그의 측벽)은 2개의 부재를 서로 정합되게 유지하기 위해 맞물림 플러그(617)를 내부에 수납하는 내부에 형성된 개방부(616)를 가질 수 있다. 다른 부착 수단도 이용될 수 있다. 도28은 한 쌍의 대향 접속부(608) 사이로의 결합 스테플의 개재와, 커넥터 블록(610) 및 커넥터 하우징(602)의 맞물림을 도시하는, 커넥터(600)의 단부도이다.A conductive coupling staple 615 having a U-shaped or blade shape as a whole may be provided and inserted between the terminal 607 and the support block 610 to enhance the coupling between the terminals 607. Coupling staple 615 has a series of blades 620 that are spaced by interposed spaces 621 and are inserted between pairs of opposing connections 608 (FIG. 28) extending downwards towards the surface of the circuit board. The staple 615 extends longitudinally through the connector body between the connector blocks 610. The connector block 610 and the connector housing 602 (particularly the sidewall thereof) may have an opening 616 formed therein to receive the engagement plug 617 therein to keep the two members mated to each other. Other attachment means may also be used. 28 is an end view of the connector 600 showing the engagement of the coupling staples between the pair of opposing connecting portions 608 and the engagement of the connector block 610 and the connector housing 602.

상기 내용에도 불구하고, 도29는 이하에서 다채널 전송 라인 기판(700)으로 불리는 본 발명의 다른 실시예이고, 단일 평탄 유전 기판(702) 내에 형성된 2개의 분리된 전송 라인(708, 730)이 있기 때문에 그렇게 지칭된다. 도29에 도시된 바와 같이, 평탄 유전 기판(702)은 평탄한 "상부" 표면(704) 및 평탄한 "하부" 표면(706)을 갖는다. 상부 표면(704)과 하부 표면(706) 사이에, 유전 재료가 있고, 그의 두께는 도29에서 "T"로 표시되어 있다.Notwithstanding the above, Figure 29 is another embodiment of the present invention, hereinafter referred to as a multichannel transmission line substrate 700, wherein two separate transmission lines 708, 730 formed within a single flat dielectric substrate 702 It is so called. As shown in FIG. 29, the flat dielectric substrate 702 has a flat "top" surface 704 and a flat "bottom" surface 706. Between the top surface 704 and the bottom surface 706 is a dielectric material, the thickness of which is indicated by "T" in FIG.

본원에서 "상부" 표면인 일 표면과 "하부" 표면인 대향 표면의 지정은 단지 본원에서 설명되는 설명을 단순화하기 위한 것이다. 평탄 유전 기판(702)은 임의의 공간 배치를 가질 수 있고, 각 표면은 "상부" 또는 "하부" 표면일 수 있다.The designation of one surface, which is an "upper" surface, and an opposing surface, which is a "lower" surface herein, is merely to simplify the description described herein. The planar dielectric substrate 702 may have any spatial arrangement, and each surface may be an "top" or "bottom" surface.

제1 슬롯 전송 라인(708; 그의 도체가 "L1"으로 둘러싸여 도시되어 있음)이 평탄 유전 기판(702)의 상부 표면(704) 내에 형성된다. 슬롯 전송 라인(708)은 기 판(720)을 통한 슬롯(710)에 의해 부분적으로 형성된다. 기판을 통한 슬롯(710)은 도면 부호 712 및 714에 의해 표시된 2개의 대향 표면 또는 "면"을 특징으로 한다. 이러한 표면들은 개재 거리 또는 폭(W)만큼 서로로부터 분리된다. 대향 표면 또는 면들 사이에, 슬롯의 바닥(716)이 있다.A first slot transmission line 708 (shown surrounded by “L1” in its conductor) is formed in the upper surface 704 of the flat dielectric substrate 702. Slot transmission line 708 is formed in part by slot 710 through substrate 720. Slot 710 through the substrate is characterized by two opposing surfaces or " faces " These surfaces are separated from each other by an intervening distance or width (W). Between the opposing surfaces or faces is the bottom 716 of the slot.

대향면(712)과 상부 표면(704)의 교차부는 슬롯(710)의 "상부" 모서리(718)를 형성한다. 다른 면(714)과 상부 표면(704)의 교차부는 제2 "상부" 모서리(719)를 형성한다.The intersection of the opposing face 712 and the top surface 704 forms the “top” edge 718 of the slot 710. The intersection of the other face 714 and the top surface 704 forms a second “top” edge 719.

슬롯(710)이 형성된 후에, 제1 슬롯 전송 라인(708)은 각각의 상부 모서리(718, 719)를 따른 2개의 전기적으로 격리된 전도성 스트립(720, 722)에 의해 형성된다. 다른 그리고 상응하는 실시예는 단일 전도성 스트립에 의해 형성된 제1 슬롯 전송 라인을 고려하고, 단일 전도성 스트립을 통해 슬롯(710)이 가공, 에칭, 절삭, 융삭, 또는 달리 형성되어, 단일 전도성 슬롯을 2개의 전기적으로 격리된 도체로 이분한다. 다른 실시예는 상부 표면 상에 있지만 슬롯 모서리(718, 719)로부터 후방으로 또는 멀리 설정된 스트립(720, 722)을 고려하지만, 스트립(720, 722)의 그러한 배치는 도면에 도시되지 않았다.After the slot 710 is formed, the first slot transmission line 708 is formed by two electrically isolated conductive strips 720 and 722 along each upper edge 718 and 719. Another and corresponding embodiment contemplates a first slot transmission line formed by a single conductive strip, wherein a slot 710 is machined, etched, cut, melted, or otherwise formed through a single conductive strip to form a single conductive slot. Divide into two electrically isolated conductors. Other embodiments contemplate strips 720 and 722 on the top surface but set back or away from slot edges 718 and 719, but such an arrangement of strips 720 and 722 is not shown in the figure.

당업자는 슬롯(710)이 특정 기판 재료에 대해 적절한 공정에 의해 형성된다는 것을 인식해야 한다. 슬롯이 형성되는 공정은 본원에서 개시되고 청구된 본 발명에 제한되지 않는다. 양호한 실시예에서, 슬롯은 유전 재료로 충전되지 않고, 슬롯은 대신에 유전 특징을 갖는 공기로 "충전"된다.Those skilled in the art should appreciate that the slot 710 is formed by an appropriate process for a particular substrate material. The process by which the slots are formed is not limited to the invention disclosed and claimed herein. In a preferred embodiment, the slot is not filled with dielectric material, and the slot is instead "filled" with air having dielectric characteristics.

슬롯(710) 폭("W")에 의해 분리된 전도성 스트립(720, 722)들은 그들 사이에 분배된 커패시턴스("C")를 가질 것이다. 그들의 용량성 결합은 스트립(720, 722)들 사이의 간격, 개재 공간(W)을 충전하는 유전 재료, 및 대향 스트립과 대면하는 각각의 스트립의 단위 길이당 표면적의 함수이다.The conductive strips 720, 722 separated by the slot 710 width "W" will have a capacitance "C" distributed between them. Their capacitive coupling is a function of the spacing between the strips 720, 722, the dielectric material filling the intervening space W, and the surface area per unit length of each strip facing the opposing strip.

전도성 스트립(720, 722)은 또한 분배된 인덕턴스("L")를 가질 것이다. 스트립(720, 722)의 인덕턴스는 스트립 두께, 스트립 폭, 개재 공간(W), 및 스트립 길이의 함수이다. 스트립(720, 722) 및 그들 사이의 유전체의 커패시턴스 및 인덕턴스에 의해, 스트립(720, 722)들은 서로 그들을 가로질러 부여된 고주파 신호에 대한 전송 라인으로서 작용한다. 스트립(720, 722)들이 슬롯(710)에 의해 분리될 때 전송 라인으로서 작용하므로, 슬롯 및 스트립의 조합은 본원에서 "슬롯 전송 라인"으로서 불린다.Conductive strips 720 and 722 will also have a distributed inductance "L". Inductance of strips 720 and 722 is a function of strip thickness, strip width, interposition space W, and strip length. By the capacitance and inductance of the strips 720 and 722 and the dielectric between them, the strips 720 and 722 act as transmission lines for high frequency signals imparted across them from each other. Since the strips 720 and 722 act as transmission lines when separated by the slot 710, the combination of slots and strips is referred to herein as a "slot transmission line."

제2 슬롯 전송 라인(730; 그의 도체가 "L2"로 둘러싸여 도시되어 있음)도 평탄 유전 기판(702)의 상부 표면 내에 형성되지만, 도29에서 "S"로 표시된 거리만큼 제1 슬롯 전송 라인으로부터 측방향으로 변위되어 있다. 도29에 도시된 바와 같이, 제1 및 제2 슬롯 전송 라인의 슬롯들은 서로에 대해 평행하지만, 슬롯의 길이방향 축에 대해 수직인 방향으로 서로로부터 분리된다. 그러므로, "측방향으로 변위된"이라는 표현은 하나의 슬롯 전송 라인의 다른 하나로부터의 측면 변위를 의미하는 것으로 해석되어야 한다. 도29에서, 2개의 슬롯 전송 라인(708, 730)들 사이의 측방향 변위는 "S"이다.The second slot transmission line 730 (shown surrounded by "L2" in its conductor) is also formed within the top surface of the flat dielectric substrate 702, but from the first slot transmission line by the distance indicated by "S" in FIG. It is laterally displaced. As shown in Fig. 29, the slots of the first and second slot transmission lines are parallel to each other but separated from each other in a direction perpendicular to the longitudinal axis of the slot. Therefore, the expression "laterally displaced" should be interpreted to mean lateral displacement from the other of one slot transmission line. In Figure 29, the lateral displacement between two slot transmission lines 708, 730 is "S".

제1 슬롯 전송 라인(708)처럼, 제2 슬롯 전송 라인(730)은 절삭 또는 기판(702)을 통해 슬롯(732)을 달리 형성함으써 형성된다. 제2 슬롯 전송 라인(730) 에 대응하는 도29에 도시된 제2 슬롯(732)은 또한 도면 부호 734 및 736에 의해 표시된 2개의 대향 표면 또는 "면"을 갖는다. 슬롯(730)의 대향 표면(734, 736)들은 개재 거리 또는 폭(W)만큼 서로로부터 분리된다. 제2 슬롯(732)의 바닥은 도면 부호 738에 의해 표시되어 있다.Like the first slot transmission line 708, the second slot transmission line 730 is formed by cutting or otherwise forming the slot 732 through the substrate 702. The second slot 732 shown in FIG. 29 corresponding to the second slot transmission line 730 also has two opposing surfaces or “faces” indicated by reference numerals 734 and 736. Opposing surfaces 734 and 736 of slot 730 are separated from each other by an intervening distance or width W. The bottom of the second slot 732 is indicated by reference numeral 738.

대향 표면(734, 376)들 사이의 간격(W)은 제1 슬롯 전송 라인의 대향 표면(712, 714)들 사이의 간격과 동일할 필요는 없다. 유사하게, 각각의 슬롯의 깊이(D)는 동일할 필요가 없다. 슬롯 전송 라인이 그로부터 형성되는 슬롯은 상이한 폭 및/또는 상이한 깊이를 가질 수 있다. 또한, 각각의 슬롯의 모서리와 맞닿는 전도성 스트립은 상이한 폭, 두께, 및/또는 길이일 수 있다. 양호한 실시예에서, 전도성 스트립은 각각 차동 신호를 운반한다.The spacing W between the opposing surfaces 734, 376 need not be equal to the spacing between the opposing surfaces 712, 714 of the first slot transmission line. Similarly, the depth D of each slot need not be the same. Slots from which slot transmission lines are formed may have different widths and / or different depths. In addition, the conductive strips that abut the edges of each slot may be of different widths, thicknesses, and / or lengths. In a preferred embodiment, the conductive strips each carry a differential signal.

제1 슬롯처럼, 제2 슬롯(732)은 2개의 상부 "모서리"를 갖는다. 제2 슬롯(732)의 하나의 모서리(740)는 면(734)과 상부 표면(704)의 교차부에 의해 형성되고, 다른 모서리(742)는 다른 대향면(736)과 상부 표면(704)의 교차부에 의해 형성된다. 제1 슬롯 전송 라인(708)에서와 같이, 제2 슬롯(732)이 형성된 후에, 제2 슬롯 전송 라인(730)은 각각의 상부 모서리(740, 742)를 따라 2개의 전기적으로 격리된 전도성 스트립(744, 746)을 도금하거나 달리 도포함으로써 형성된다. 다른 그리고 등가의 실시예는 단일 전도성 스트립에 의해 형성된 제2 슬롯 전송 라인을 고려하고, 단일 전도성 스트립을 통해 슬롯(732)이 절삭되어 단일 전도성 스트립을 도29에 도시된 2개의 전기적으로 격리된 도체(744, 746)로 이분한다.Like the first slot, the second slot 732 has two upper "edges". One edge 740 of the second slot 732 is formed by the intersection of the face 734 and the top surface 704, and the other edge 742 is the other opposing face 736 and the top surface 704. It is formed by the intersection of. As in the first slot transmission line 708, after the second slot 732 is formed, the second slot transmission line 730 is two electrically isolated conductive strips along each upper edge 740, 742. 744, 746 is formed by plating or otherwise applying. Another and equivalent embodiment contemplates a second slot transmission line formed by a single conductive strip, in which slot 732 is cut through a single conductive strip to cut a single conductive strip into two electrically insulated conductors shown in FIG. Divided into (744, 746).

도29에 도시된 구조물은 다중 슬롯 전송 라인을 갖는 구조물을 제공하지만, 도30은 도29에 도시된 전송 라인 구조물의 하부 표면 상에 형성된 슬롯에 추가하여 도29에 도시된 3개의 다채널 전송 라인 기판(700)으로 구성된 전송 라인 구조물(900)을 도시한다.While the structure shown in FIG. 29 provides a structure having multiple slot transmission lines, FIG. 30 shows three multichannel transmission lines shown in FIG. 29 in addition to slots formed on the lower surface of the transmission line structure shown in FIG. Shows a transmission line structure 900 composed of a substrate 700.

도30에서, 제1 또는 상부 다채널 전송 라인 기판(700-1)은 도29에 도시된 다채널 전송 라인(700)의 설명에서 전술한 바와 같이 형성된다. 슬롯(750, 752)들은 제1 기판(702-1)의 상부 표면(704-1) 내에 형성된다. 슬롯(750)에 인접한 전도성 스트립(754, 756)은 "L₁"으로서 표시된 "제1 슬롯 전송 라인"을 형성한다. 슬롯(752)에 인접한 전도성 스트립(758, 760)은 "L₂"로서 표시된 제2 슬롯 전송 라인을 형성한다. 2개의 슬롯 전송 라인(L₁, L₂)으로 구성된 제1 다채널 전송 라인 구조물(700-1)은 또한 그의 하부 또는 바닥 표면(766) 내에 슬롯(762, 764)을 갖도록 형성된다. 슬롯(762, 764)은 각각 평탄 유전 기판(702-1)의 두께(T) 내로 단지 부분적으로, 기판(702-1) 내로 "위로" 연장되는 깊이를 갖는다. 상부 다채널 전송 라인 구조물(700-1) 내의 이러한 "하부" 슬롯(762, 764)은 거리("d₁")만큼 기판(702-1) 내로 연장된다. 도시된 바와 같이, "d₁"은 두께(T)와 기판(702-1)의 상부 표면 내에 형성된 슬롯(750, 752)의 깊이("D") 사이의 차이보다 더 작아서, 하부 슬롯이 형성된 후에, 유전 재료는 상부 슬롯(750, 752)의 "바닥"과 하부 슬롯(762, 764)의 "바닥"을 분리한다. 하부 슬롯(762, 764)의 깊이("d₁")는 중간 또는 제2 기판(702-2)을 통해 형성된 슬롯(790, 792)에 인접하고 제2 또는 중간 다채 널 전송 라인(700-2)이 형성되는 전도성 스트립(780, 782, 784, 786)의 표면과 접촉하지 않기에 충분히 깊다.In FIG. 30, the first or upper multichannel transmission line substrate 700-1 is formed as described above in the description of the multichannel transmission line 700 shown in FIG. Slots 750 and 752 are formed in upper surface 704-1 of first substrate 702-1. Conductive strips 754, 756 adjacent to slot 750 form a "first slot transmission line" denoted as "L ₁ ". Conductive strips 758, 760 adjacent to slot 752 form a second slot transmission line, labeled "L ₂ ". The first multichannel transmission line structure 700-1, consisting of two slot transmission lines L ₁ , L ₂ , is also formed with slots 762, 764 in its bottom or bottom surface 766. Slots 762 and 764 each have a depth that extends "up" into substrate 702-1 only partially into thickness T of flat dielectric substrate 702-1. These "lower" slots 762, 764 in the upper multichannel transmission line structure 700-1 extend into the substrate 702-1 by a distance “d ₁ ”. As shown, "d ₁ " is smaller than the difference between the thickness T and the depth "D" of the slots 750, 752 formed in the upper surface of the substrate 702-1, so that the lower slot is formed. Later, the dielectric material separates the "bottom" of the upper slots 750, 752 and the "bottom" of the lower slots 762, 764. The depth "d ₁ " of the lower slots 762, 764 is adjacent to the slots 790, 792 formed through the intermediate or second substrate 702-2 and the second or intermediate channel transmission line 700-2. ) Is deep enough not to contact the surface of the conductive strips 780, 782, 784, 786 where they are formed.

제1 다채널 전송 라인 구조물(700-1)처럼, 제2 다채널 전송 라인 구조물(700-2)은 기판(702-3)을 통해 형성된 슬롯과 맞닿은 전도성 스트립으로부터 형성된 2개의 슬롯 전송 라인을 갖는다. 그리고, 제1 다채널 전송 라인 구조물(700-1)처럼, 그러한 제2 구조물(700-2)은 그의 하부 또는 바닥 표면(798) 내에 슬롯(794, 796)을 갖도록 형성된다. 슬롯(794, 796)은 평탄 유전 기판(792-2)의 두께(T) 내로 단지 부분적으로 연장되는 깊이(d₂)를 갖는다.Like the first multichannel transmission line structure 700-1, the second multichannel transmission line structure 700-2 has two slot transmission lines formed from conductive strips that abut the slots formed through the substrate 702-3. . And, like the first multichannel transmission line structure 700-1, such second structure 700-2 is formed with slots 794, 796 in its bottom or bottom surface 798. Slots 794 and 796 have a depth d ₂ that only partially extends into thickness T of flat dielectric substrate 792-2.

마지막으로, 제3 다채널 전송 라인 구조물(700-3)도 기판(702-3)을 통해 형성된 슬롯(802, 804)과 맞닿은 전도성 스트립으로부터 형성된 2개의 슬롯 전송 라인을 갖는다. 제1 및 제2 다채널 전송 라인 구조물(700-1, 700-2)과 달리, 그러한 제3 구조물(700-3)은 그의 하부 또는 바닥 표면(806) 내에 슬롯을 갖지 않는다.Finally, the third multichannel transmission line structure 700-3 also has two slot transmission lines formed from conductive strips that abut the slots 802, 804 formed through the substrate 702-3. Unlike the first and second multichannel transmission line structures 700-1 and 700-2, such third structure 700-3 does not have a slot in its bottom or bottom surface 806.

도30에서, 각각의 층의 하부 표면 내의 슬롯은 하부 표면 슬롯(762, 764, 794, 796)이 그의 대응하는 상부 표면 슬롯(750, 752, 790, 792) 아래에서 대향하지만 그 아래의 기판 내에 형성된 슬롯 위에 있도록 형성된다는 것을 알 수 있다. 예를 들어, 하부 표면 슬롯(762)은 상부 표면 슬롯(750) 아래에서 대향하지만 슬롯(790) 위에 있다. 하부 표면 슬롯(794)은 상부 표면 슬롯(790) 아래에서 대향하지만 슬롯(802) 위에 있다. 하부 표면 슬롯(762)은 상부 표면 슬롯(752) 아래에서 대향하지만 층(700-2) 내에 있는 슬롯(792) 위에 있다. 각각의 층의 하부 표면 내 에 형성된 슬롯 (즉, "하부 표면 슬롯")은 그가 덮는 전도성 표면 (및 하부 표면 슬롯 아래의 층의 상부 표면 내의 슬롯)에 대해 대체로 평행하다.In Figure 30, the slots in the lower surface of each layer are such that lower surface slots 762, 764, 794, 796 face below their corresponding upper surface slots 750, 752, 790, 792 but within the substrate below them. It can be seen that it is formed to be above the formed slot. For example, bottom surface slot 762 faces below top surface slot 750 but is above slot 790. Bottom surface slot 794 faces below top surface slot 790 but above slot 802. The bottom surface slot 762 faces below the top surface slot 752 but above the slot 792 in layer 700-2. The slot formed in the bottom surface of each layer (ie, the "bottom surface slot") is generally parallel to the conductive surface it covers (and the slot in the top surface of the layer below the bottom surface slot).

각각의 기판 층의 바닥이 전기 전도성 층으로 코팅, 도금, 또는 달리 덮이면, 그러한 전도성 층은 전도성 층이 그 위에 존재하는 도체 상에서 운반되는 신호에 대한 효과적인 전자기 신호 차폐부가 된다. 도30에서, 상이한 층들의 하부 표면을 덮는 전도성 재료가 도면 부호 811에 의해 표시되어 있다. 하부 표면 내에 슬롯을 포함하는 평탄 유전 기판의 전체 하부 표면을 전도성 재료(811)로 덮고 각각의 층 상의 그러한 재료를 기준 전위 전압에 결합시킴으로써, 다양한 슬롯 전송 라인 상에서 운반되는 신호는 서로로부터 그리고 외부 전자기 간섭으로부터 효과적으로 차폐된다. 양호한 실시예에서, 각각의 층의 하부 표면 상의 전도성 층(811)은 "접지" 전위로 공지된 0V에 결합된다.If the bottom of each substrate layer is coated, plated, or otherwise covered with an electrically conductive layer, that conductive layer becomes an effective electromagnetic signal shield for signals carried on the conductor on which the conductive layer is present. In Fig. 30, a conductive material covering the lower surface of the different layers is indicated by reference numeral 811. By covering the entire bottom surface of a flat dielectric substrate including slots in the bottom surface with conductive material 811 and coupling such material on each layer to a reference potential voltage, the signals carried on the various slot transmission lines are transferred from each other and from external electromagnetic It is effectively shielded from interference. In a preferred embodiment, the conductive layer 811 on the bottom surface of each layer is coupled to 0V, known as the "ground" potential.

각각의 층의 바닥 또는 하부 표면 상의 전도성 표면은 각각의 층(700-1, 700-2, 700-3)을 통해 연장되며 각각의 층의 바닥 상의 전도성 표면과 전기적으로 접속하는 전도성 "관통부"(808)에 의해 다른 그러한 표면에 결합된다. 청구범위 구성을 위한 목적으로, "관통부"는 층을 통한 임의의 통로로 고려된다. "관통부" 또는 통로의 일례는 층을 통해 완전히 연장되는 구멍 또는 채널을 포함한다. "전도성 관통부"는 유전 기판을 통한 임의의 전기 전도성 통로이며, 그에 의해 하나의 표면 상의 접지 층이 다른 표면 상의 다른 접지 층과 전기적으로 연통하는 전기 전도성 통로로 고려되어야 한다.Conductive surfaces on the bottom or bottom surface of each layer extend through each layer 700-1, 700-2, 700-3 and electrically connect with the conductive surface on the bottom of each layer. By 808 to another such surface. For the purpose of constructing the claims, “throughs” are considered any passage through the layer. One example of a “penetration” or passageway includes a hole or channel that extends completely through the layer. A "conductive through" is any electrically conductive passage through a dielectric substrate, whereby a ground layer on one surface should be considered as an electrically conductive passage in electrical communication with another ground layer on another surface.

도31은 전술한 바와 같은 전송 라인의 도체를 형성하는 전도성 스트립(754, 756, 758, 760)을 덮는 슬롯(813, 815)을 갖는 바닥을 갖는 상부 커버 층(700-4)을 구비한, 도30에 도시된 것과 같은 다층 전송 라인 구조물(901)의 단부도를 도시한다. 구조물(901)의 바닥(809)은 전술한 전도성 관통부(808)에 의해 다른 층의 바닥 표면 상의 전도성 재료(811)에 전기적으로 결합된 전도성 재료(811)로 코팅된다.Figure 31 has a top cover layer 700-4 having a bottom with slots 813, 815 covering conductive strips 754, 756, 758, 760 forming conductors of the transmission line as described above. An end view of a multilayer transmission line structure 901 as shown in FIG. 30 is shown. The bottom 809 of the structure 901 is coated with a conductive material 811 electrically coupled to the conductive material 811 on the bottom surface of the other layer by the conductive through 808 described above.

각각의 전도성 스트립(754, 756, 758, 760, 780, 782, 784, 786, 803, 805, 807, 809)은 도31이 놓인 평면 내로 연장되고, 신호 연결이 각각의 전도성 스트립에 대해 이루어질 수 있다. 각각의 접지 층(811)도 도31의 평면 내로 연장되어, 연결이 접지 층(811)에 대해서도 이루어질 수 있다.Each conductive strip 754, 756, 758, 760, 780, 782, 784, 786, 803, 805, 807, 809 extends into the plane in which Figure 31 is placed, and signal connections can be made for each conductive strip. have. Each ground layer 811 also extends into the plane of FIG. 31 such that a connection can also be made to ground layer 811.

도32는 도29 및 도30에 도시된 전송 라인 구조물에 각각 일치하는, 상호 적층된 여러 도파관 모듈(900-1, 900-2, 900-3)을 갖는 다층 전송 라인 구조물(903)의 사시도이다. 그러나, 도32에서, 각각의 도파관 모듈은 상이한 전도성 층들에 대한 전기적 연결이 평탄 종결 단부(906) 상의 단자(904)로서 실시된, 공통 평면으로 연장되는 전도성 층을 갖는다.32 is a perspective view of a multilayer transmission line structure 903 having several waveguide modules 900-1, 900-2, and 900-3 stacked on top of each other, corresponding to the transmission line structures shown in FIGS. 29 and 30, respectively. . However, in FIG. 32, each waveguide module has a conductive layer extending in a common plane, in which electrical connection to different conductive layers is implemented as terminal 904 on the flat termination end 906.

도32에 도시된 바와 같이, 도면 부호 900-1에 의해 표시된 하나의 도파관 모듈은 상부 및 하부 평탄 표면을 갖는다. 제1 도파관 모듈에 기계적 및 전기적으로 결합된 제2 도파관 모듈은 도면 부호 900-2에 의해 표시되어 있다. 제3 도파관 모듈은 도면 부호 900-3에 의해 표시되어 있다. 이러한 3개의 모든 도파관 모듈은 공통 평면(906) 내에서 종결된다. 각각의 도파관 모듈은 전술한 바와 같은 전도성 스트립을 갖고, 이에 대한 전기적 연결은 전술한 단자(904)로서 실시되고 추가적으 로 위에서 표시된 도면 부호에 의해 표시된다.As shown in Fig. 32, one waveguide module indicated by reference numeral 900-1 has an upper and a lower flat surface. A second waveguide module mechanically and electrically coupled to the first waveguide module is indicated by reference numeral 900-2. The third waveguide module is indicated by reference numeral 900-3. All three of these waveguide modules terminate in a common plane 906. Each waveguide module has a conductive strip as described above, the electrical connection to which is implemented as the terminal 904 described above and further indicated by reference numerals indicated above.

슬롯 전송 라인을 각각 가지며 다양한 전도성 스트립 (및 접지 표면)을 공통의 평탄 단부로 연장시키는 여러 층들을 조립함으로써, 도32에 도시된 도파관 구조물(900)은 회로 보드와 함께 사용된다. 평탄 단부(906) 상의 전기 단자(904)는 회로 보드 상의 신호 단자에 간편하게 결합될 수 있고, 그의 위치 및 간격은 도파관 구조물 상의 단자(905)와 정합된다. 각각의 층 내의 도파관 구조물과 관련된 슬롯은 개재된 차폐부가 사용되지 않으면, 수직으로 인접한 도파관들 사이의 결합을 감소시키기 위해 교대하는 오프셋 패턴으로 배치될 수 있다.By assembling several layers, each having a slot transmission line and extending various conductive strips (and ground surfaces) to a common flat end, the waveguide structure 900 shown in FIG. 32 is used with a circuit board. The electrical terminal 904 on the flat end 906 can be conveniently coupled to a signal terminal on the circuit board, the position and spacing of which matches the terminal 905 on the waveguide structure. Slots associated with the waveguide structure in each layer may be arranged in alternating offset patterns to reduce coupling between vertically adjacent waveguides unless an intervening shield is used.

Claims

delete

Transmission line structure,

A first multichannel transmission line comprising a flat dielectric substrate having a top surface and a bottom surface and a thickness T;

A first slot transmission line formed from a slot having a width W ₁ and a thickness D ₁ passing through an upper surface of the flat dielectric substrate,

A second slot transmission line through the flat dielectric substrate and formed from a slot having a width W ₂ and a thickness D ₂ ;

A first slot in the lower surface of the dielectric substrate, having a depth less than TD ₁ and located below the first slot transmission line;

A second slot in the bottom surface of the dielectric substrate, parallel to the first slot in the bottom surface and having a depth less than TD ₂ and located below the second slot transmission line,

An electrically conductive layer substantially covering the bottom surface of the planar dielectric substrate and substantially covering the first and second slots in the bottom surface;

And a second multichannel transmission line having a flat dielectric substrate having an upper surface coupled to a bottom surface of the first multichannel transmission line.

11. The method of claim 10, wherein the first slot transmission line and the second slot transmission line each include a slot formed through an upper surface of the flat dielectric substrate, the first differential signal strip adjacent the first slot edge on the upper surface; A second differential signal strip adjacent the second slot edge on the top surface;

The slot has first and second opposing surfaces spaced apart from each other by a first intervening space, wherein an intersection of the first opposing surface and the upper surface defines a first slot edge and the second opposing surface and the upper surface The intersection of the defining a second slot edge and the slot having a depth (D).

12. The transmission line structure of claim 11, wherein the flat dielectric substrate of the first multichannel transmission line and the flat dielectric substrate of the second multichannel transmission line each comprise ends perpendicular to the top and bottom surfaces.

13. The apparatus of claim 12, wherein the first and second differential signal strips of the first and second slot transmission lines, the electrically conductive layer of the first multichannel transmission line, and the first and second slot transmission lines. And the first and second differential signal strips and the electrically conductive layer of the second multichannel transmission line are electrically coupled to corresponding terminals on ends of the first and second multichannel transmission lines, respectively.

delete