[go: up one dir, main page]

KR100835421B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100835421B1
KR100835421B1 KR1020060135070A KR20060135070A KR100835421B1 KR 100835421 B1 KR100835421 B1 KR 100835421B1 KR 1020060135070 A KR1020060135070 A KR 1020060135070A KR 20060135070 A KR20060135070 A KR 20060135070A KR 100835421 B1 KR100835421 B1 KR 100835421B1
Authority
KR
South Korea
Prior art keywords
film
forming
metal
contact plug
interlayer insulating
Prior art date
Application number
KR1020060135070A
Other languages
English (en)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135070A priority Critical patent/KR100835421B1/ko
Application granted granted Critical
Publication of KR100835421B1 publication Critical patent/KR100835421B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, 소정의 하지층이 형성된 반도체 기판 상에 층간 절연막과 식각 정지막을 순차적으로 형성하는 단계와, 식각 정지막 및 층간 절연막의 일부분을 선택적으로 식각하여 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와, 콘택홀 내를 매립하도록 도전막을 형성하는 단계와, 층간 절연막이 완전히 드러나도록 도전막 및 식각 정지막을 제거하여 콘택 플러그를 형성하는 단계와, 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성하는 단계와, 결과물 상에 금속막을 증착한 후 금속막을 패터닝하여 콘택 플러그와 연결되는 금속 배선을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성한 후 콘택 플러그와 전기적으로 연결되는 금속 배선을 형성함으로서, 콘택 플러그의 텅스텐과 금속 배선의 알루미늄 배선간의 계면에서 발생되는 텅스텐 플러그의 부식 또는 녹는 현상을 방지할 수 있을 뿐만 아니라 이후 금속 배선 상에 형성되는 금속 배선간 층간 절연막의 갭필 특성을 향상시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있다.
반도체, 금속 배선, 텅스텐 플러그, 콘택, 부식

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FABRICATING A METAL WIRE IN A SEMICONDUCTOR}
도 1a 내지 도 1e는 종래의 금속 배선 형성 과정을 도시한 공정 단면도,
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속 배선 형성 과정을 도시한 공정 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
200 : 반도체 기판 202 : 층간 절연막
204 : 식각 정지막 206 : 콘택 플러그
208 : 버퍼막 210, 214 : 포토레지스트 패턴
212 : 금속막 216 : 금속 배선
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
통상적으로, 금속 배선의 재료로서 전기 전도도가 매우 우수한 알루미늄이 주로 이용되어 왔다. 그런데, 반도체 소자의 집적도 향상에 기인해서 전기적 연결 통로 제공하는 콘택홀의 크기 감소에 따라 알루미늄으로는 미세 크기의 콘택홀을 완전 매립시키는 것이 어렵게 되었고, 심한 경우 오픈 불량이 발생하기도 한다.
따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 종래에는 매립 특성이 우수한 금속막, 예컨대 텅스텐막으로 콘택홀을 매립시켜 이것을 콘택 플러그로 이용하는 기술, 즉 하층 구조물과 금속 배선간의 전기적 연결 수단으로 이용하는 기술이 수행되고 있다.
이하, 첨부된 도면을 참조하여 종래의 금속 배선 형성 공정에 대해 상세히 설명한다.
도 1a 내지 도 1e는 종래의 금속 배선 형성 과정을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소정의 하지층(도시생략됨)이 형성된 반도체 기판(100) 상에 층간 절연막(102)을 증착하고, 층간 절연막(102) 상에 식각 정지막(104)을 형성한다.
그런 다음, 도 1b에 도시된 바와 같이, 식각 정지막(104) 상에 콘택홀 형성 영역을 노출시키는 포토레지스트 패턴(도시 생략됨)을 형성한 후 식각 정지막(104) 및 층간 절연막(102)의 일부분을 식각하여 반도체 기판(100) 또는 하지층을 노출시키는 콘택홀(106)을 형성한다.
그리고 나서, 도 1c에 도시된 바와 같이, 콘택홀(106)이 완전 매립되도록 식각 정지막(104) 상에 플러그용 금속막, 예컨대 텡스텐막(108)을 형성한다.
이후, 도 1d에 도시된 바와 같이, 층간 절연막(102)의 상부가 완전히 드러나도록 전면 식각 공정 또는 CMP(Chemical Mechanical Polishing) 공정을 실시하여 텅스텐 플러그(110)를 형성한다.
그런 다음, 도 1e에 도시된 바와 같이, 텅스텐 플러그(110) 상에 배선용 금속막, 예컨대 알루미늄막을 증착한 다음 공지의 포토리스그라피 공정을 통해 상기 알루미늄막을 패터닝하여 텅스텐 플러그(110)와 전기적으로 콘택되는 알루미늄 배선(112)을 형성한다.
그러나, 종래의 금속 배선 형성 방법에서는 텅스텐 플러그(110)을 형성하기 위한 식각 공정 또는 CMP 공정 특성에 의해 텅스텐 플러그(110)의 일부, 예컨대 텅스텐 플러그(110)와 알루미늄 배선(112) 사이의 계면 부분(A)이 부식 또는 녹게 되어 텅스텐 플러그(110)의 전 표면이 알루미늄 배선(112)과 콘택 되지 못하게 되며, 이로 인해 반도체 소자의 신뢰성을 확보하지 못하는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성한 후 콘택 플러그와 전기적으로 연결되는 금속 배선을 형성함으로서, 콘택 플러그의 텅스텐과 금속 배선의 알루미늄 배선간의 계면에서 발생되는 텅스텐 플러그의 부식 또는 녹는 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 소정의 하지층이 형성된 반도체 기판 상에 층간 절연막과 식각 정지막을 순차적으로 형성하는 단계와, 상기 식각 정지막 및 층간 절연막의 일부분을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와, 상기 콘택홀 내를 매립하도록 도전막을 형성하는 단계와, 상기 층간 절연막이 완전히 드러나도록 상기 도전막 및 상기 식각 정지막을 제거하여 콘택 플러그를 형성하는 단계와, 상기 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성하는 단계와, 상기 결과물 상에 금속막을 증착한 후 상기 금속막을 패터닝하여 상기 콘택 플러그와 연결되는 금속 배선을 형성하는 단계를 포함한다.
또한, 상기 금속 배선 형성 방법은, 상기 버퍼막의 상부에 TEOS막을 형성하는 단계를 더 포함하는 것을 특징으로 하며, 상기 TEOS막은, 500Å두께로 형성되는 것이 바람직하다.
본 발명에서의 콘택 플러그의 일부를 덮는 버퍼막은, 500Å∼1000Å의 두께로 형성되는 것이 바람직하며, 상기 콘택 플러그의 절반을 덮도록 형성되는 것이 바람직하다.
또한, 본 발명에서 상기 버퍼막은, 실리콘 질화막으로 형성되는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 바람직한 실시 예에 대하여 상세히 설명한다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 반도체 소자의 금속 배선 형성 과정을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소정의 하지층(도시생략됨)이 형성된 반도체 기판(200) 상에 층간 절연막(202)을 증착하고, 층간 절연막(202) 상에 식각 정지막(204)을 형성한다.
그런 다음, 도 2b에 도시된 바와 같이, 식각 정지막(204) 상에 콘택홀 형성 영역을 노출시키는 포토레지스트 패턴(도시 생략됨)을 형성한 후 식각 정지막(204) 및 층간 절연막(202)의 일부분을 식각하여 반도체 기판(200) 또는 하지층을 노출시키는 콘택홀을 형성하며, 콘택홀이 완전 매립되도록 식각 정지막(204) 상에 플러그용 금속막, 예컨대 텅스텐막을 형성한다. 그리고 나서, 층간 절연막(202)의 상부가 완전히 드러나도록 전면 식각 공정 또는 CMP(Chemical Mechanical Polishing) 공정을 실시하여 콘택 플러그(206)를 형성한다.
이후, 도 2c에 도시된 바와 같이, 콘택 플러그(206)가 형성된 층간 절연막(202) 상에 버퍼막(208), 바람직하게 실리콘 질화막을 형성한 다음 포토레지스트를 도포하고, 사진 및 현상 공정을 통해 콘택 플러그(206)의 일부를 포함한 영역에 대응되는 버퍼막(208)을 덮는 포토레지스트 패턴(210)을 형성한다. 여기서, 포토레지스트 패턴(210)은 콘택 플러그(206)의 양측 일부에 대응되는 버퍼막(208)의 영역에 형성되며, 버퍼막(208)은 500Å∼1000Å 정도의 두께로 형성된다.
그런 다음, 도 2d에 도시된 바와 같이, 포토레지스트 패턴(210)을 식각 마스크로 한 반응성 이온 식각 공정을 실시함으로서, 콘택 플러그(206)의 중앙 일부를 오픈시키고 콘택 플러그(206)의 양측 일부를 덮는 버퍼막(208)을 형성한다.
그리고 나서, 도 2e에 도시된 바와 같이, 버퍼막(208)을 완전히 매립되도록 배선용 금속막(212), 예컨대 알루미늄막을 증착한다.
이후, 도 2f에 도시된 바와 같이, 결과물 상에 포토레지스트를 도포한 다음 다음 공지의 포토리스그라피 공정을 통해 금속 배선을 정의하기 위한 포토레지스트 패턴(214)을 형성한다.
이어서, 도 2g에 도시된 바와 같이, 포토레지스트 패턴(214)을 식각 마스크로 한 반응성 이온 식각 공정을 실시하여 배선용 금속막(212)을 패터닝하여 콘택 플러그(206)와 전기적으로 콘택되는 금속 배선(216)을 형성한다.
본 발명의 바람직한 실시 예에서는 버퍼막(208)을 형성한 후 금속 배선(216)을 형성하는 것으로 예를 들어 설명하였지만, 버퍼막(208)의 상부에 TEOS막 더 형성할 수도 있다. 즉, 콘택 플러그(206)가 형성된 층간 절연막(202) 상에 버퍼막(208) 및 450∼550Å 두께의 TEOS막을 순차 형성한 후 포토레지스트 패턴(210)을 형성하고, 포토레지스트 패턴(210)을 식각 마스크로 한 식각 공정을 통해 버퍼막(208) 및 TEOS막을 식각하여 콘택 플러그(206)의 양측 일부를 덮는 버퍼막(208) 및 TEOS막을 형성한다.
본 발명에 따르면, 콘택 플러그(206)의 양측 일부를 덮는 버퍼막(208)을 형성한 후 콘택 플러그(206)와 전기적으로 연결되는 금속 배선(216)을 형성함으로서, 콘택 플러그의 텅스텐과 금속 배선의 알루미늄 배선간의 계면에서 발생되는 텅스텐 플러그의 부식 또는 녹는 현상을 방지할 수 있을 뿐만 아니라 이후 금속 배선(216) 상에 형성되는 금속 배선간 층간 절연막의 갭필 특성을 향상시킬 수 있다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성한 후 콘택 플러그와 전기적으로 연결되는 금속 배선을 형성함으로서, 콘택 플러그의 텅스텐과 금속 배선의 알루미늄 배선간의 계면에서 발생되는 텅스텐 플러그의 부식 또는 녹는 현상을 방지할 수 있을 뿐만 아니라 이후 금속 배선 상에 형성되는 금속 배선간 층간 절연막의 갭필 특성을 향상시킬 수 있어 반도체 소자의 신뢰성을 확보할 수 있다.

Claims (6)

  1. 소정의 하지층이 형성된 반도체 기판 상에 층간 절연막과 식각 정지막을 순차적으로 형성하는 단계와,
    상기 식각 정지막 및 층간 절연막의 일부분을 선택적으로 식각하여 상기 반도체 기판을 노출시키는 콘택홀을 형성하는 단계와,
    상기 콘택홀 내를 매립하도록 도전막을 형성하는 단계와,
    상기 층간 절연막이 완전히 드러나도록 상기 도전막 및 상기 식각 정지막을 제거하여 콘택 플러그를 형성하는 단계와,
    상기 콘택 플러그의 양측 일부를 덮는 버퍼막을 형성하는 단계와,
    상기 결과물 상에 금속막을 증착한 후 상기 금속막을 패터닝하여 상기 콘택 플러그와 연결되는 금속 배선을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 금속 배선 형성 방법은, 상기 버퍼막의 상부에 TEOS막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 TEOS막은, 450∼550Å두께로 형성되는 것을 특징으로 하는 반도체 소자 의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 버퍼막은, 500Å∼1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 버퍼막은, 상기 콘택 플러그의 절반을 덮도록 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 버퍼막은, 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020060135070A 2006-12-27 2006-12-27 반도체 소자의 금속 배선 형성 방법 KR100835421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135070A KR100835421B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135070A KR100835421B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100835421B1 true KR100835421B1 (ko) 2008-06-04

Family

ID=39770144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135070A KR100835421B1 (ko) 2006-12-27 2006-12-27 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100835421B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955838B1 (ko) 2007-12-28 2010-05-06 주식회사 동부하이텍 반도체 소자 및 그 배선 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197128B1 (ko) * 1995-12-30 1999-06-15 김영환 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR20020057340A (ko) 2001-01-04 2002-07-11 윤종용 반도체 소자의 다층 배선 구조 및 그 제조방법
KR20050047661A (ko) 2003-11-18 2005-05-23 삼성전자주식회사 구리 배선 및 커패시터를 포함하는 반도체 장치의 제조방법.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197128B1 (ko) * 1995-12-30 1999-06-15 김영환 반도체 소자의 콘택홀 매립용 플러그 형성방법
KR20020057340A (ko) 2001-01-04 2002-07-11 윤종용 반도체 소자의 다층 배선 구조 및 그 제조방법
KR20050047661A (ko) 2003-11-18 2005-05-23 삼성전자주식회사 구리 배선 및 커패시터를 포함하는 반도체 장치의 제조방법.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955838B1 (ko) 2007-12-28 2010-05-06 주식회사 동부하이텍 반도체 소자 및 그 배선 제조 방법

Similar Documents

Publication Publication Date Title
KR20080061030A (ko) 반도체 소자의 금속 배선 형성 방법
KR20200029835A (ko) 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선
TWI244160B (en) Method for manufacturing dual damascene structure with a trench formed first
US20070132101A1 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100835421B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7704820B2 (en) Fabricating method of metal line
KR100406731B1 (ko) 반도체 소자의 층간막 평탄화 구조의 형성 방법
KR100497776B1 (ko) 반도체 소자의 다층배선 구조 제조방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100578223B1 (ko) 반도체소자의 듀얼대머신 형성방법
KR100835428B1 (ko) 퓨즈를 갖는 반도체 소자의 제조 방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100383084B1 (ko) 반도체 소자의 플러그 형성 방법
KR101068142B1 (ko) 반도체소자의 콘택플러그 형성방법
KR20100078340A (ko) 금속 배선 형성 방법
KR100713552B1 (ko) 반도체 소자 및 그 제조 방법
KR20090066129A (ko) 반도체 소자의 금속 배선 제조 방법
KR20000027820A (ko) 반도체 장치의 도전체 플러그 형성 방법
KR20010066380A (ko) 다층 배선을 갖는 반도체장치의 제조방법
KR20020087741A (ko) 반도체 소자의 접촉부 및 그 형성 방법
KR20080088966A (ko) 반도체 소자의 제조방법
KR20050098716A (ko) 반도체 장치의 마스크 정렬 키 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061227

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080319

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080529

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080529

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110418

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120417

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee