[go: up one dir, main page]

KR100833847B1 - Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기 - Google Patents

Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기 Download PDF

Info

Publication number
KR100833847B1
KR100833847B1 KR1020010076756A KR20010076756A KR100833847B1 KR 100833847 B1 KR100833847 B1 KR 100833847B1 KR 1020010076756 A KR1020010076756 A KR 1020010076756A KR 20010076756 A KR20010076756 A KR 20010076756A KR 100833847 B1 KR100833847 B1 KR 100833847B1
Authority
KR
South Korea
Prior art keywords
error detection
detection code
code
identifier
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020010076756A
Other languages
English (en)
Other versions
KR20030046273A (ko
Inventor
유철우
이영조
김기준
윤영우
윤석현
권순일
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020010076756A priority Critical patent/KR100833847B1/ko
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to AU2002365791A priority patent/AU2002365791B2/en
Priority to GB0515178A priority patent/GB2415583B/en
Priority to GB0416401A priority patent/GB2404543B/en
Priority to PCT/KR2002/002269 priority patent/WO2003049308A1/en
Priority to US10/307,416 priority patent/US7546511B2/en
Priority to CNB028244583A priority patent/CN100530991C/zh
Priority to BRPI0215108A priority patent/BRPI0215108A2/pt
Priority to GB0228090A priority patent/GB2383243B/en
Priority to MXPA04005228A priority patent/MXPA04005228A/es
Priority to CA002468919A priority patent/CA2468919C/en
Priority to CN2009101504993A priority patent/CN101697503B/zh
Publication of KR20030046273A publication Critical patent/KR20030046273A/ko
Application granted granted Critical
Publication of KR100833847B1 publication Critical patent/KR100833847B1/ko
Priority to US12/178,115 priority patent/US8418024B2/en
Priority to US12/178,142 priority patent/US8332719B2/en
Priority to US13/849,893 priority patent/US9838039B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 이동통신 시스템에 관한 것으로, 특히 CDM/TDM에서의 에러 검출 코드 생성 방법 및 에러 검출 코드 생성기에 관한 것이다. 본 발명에 따른 에러 검출 코드 생성 방법은 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 제1 에러 검출 코드를 생성하는 단계; 상기 제1 에러 검출 코드와, 해당 단말기 식별자를 이용하여 제2 에러 검출 코드를 생성하는 단계를 포함하여 이루어진다.
CWSI, MAC ID/CWSI- CRC

Description

ＣＤＭ/ＴＤＭ에서의 에러 검출 코드 생성 방법 및 에러 검출 코드 생성기{Method for generation cyclic redundancy check code and Apparatus for the same}
도 1은 본 발명에 이용되는 S-DPCCH의 전송 체인 구성의 일 예를 나타낸 도면.
도 2는 도 1에 도시된 에러 검출 코드 추가 블록의 구성을 나타낸 도면.
도 3은 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 일 예를 나타낸 도면.
도 4는 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 다른 예를 나타낸 도면.
도 5는 도 3 및 도 4에 도시된 에러 검출 코드 추가 불록의 출력 결과를 나타낸 도면.
본 발명은 이동통신 시스템에 관한 것으로, 특히 CDM/TDM에서의 에러 검출 코드 생성 방법 및 에러 검출 코드 생성기에 관한 것이다.
종래의 패킷 데이터 전송을 위한 무선 통신 시스템들은 패킷 데이터 전송을 위하여 패킷 데이터 채널(Packet Data Channel;이하 PDCH)과, 패킷 데이터 제어 채널(Packet Data Control Channel;이하 PDCCH) 등의 물리적 채널을 사용한다.
상기 PDCH는 실제로 해당 단말기(혹은 사용자, 이하 단말기라 통칭)에 전송되어야 할 패킷 데이터들을 전송하는 채널이다. 여러 사용자들은 상기 PDCH를 시분할(Time Division Multiplexing; 이하 TDM) 및/또는 코드 분할(Code Division Multiplexing;이하 CDM) 방식으로 나누어 사용한다. 상기 PDCCH는 상기 PDCH를 통해 전송되고 있는 데이터들을 해당 단말기가 오류 없이 제대로 수신할 수 있도록 해주는 제어 정보가 들어 있다. 상기 PDCCH는 P-PDCCH(Primary PDCCH)와, S-PDCCH(Secondary PDCCH)의 두 가지를 사용한다. 이 중 S-PDCCH는 필수적으로 사용되고, P-PDCCH는 선택적으로 이용된다.
이하 표 1은 종래의 S-PDCCH를 통해서 전송되는 정보 비트의 종류 및 정보 비트 수를 보여주는 표이다.
S-PDCCH(i)의 정보 비트 종류 정보 비트 수
부호기 패킷 사이즈 3
ARQ 채널 식별자 2
서브 패킷 식별자 2
MAC 식별자 6
총 비트수 = 13 비트
상기 표 1에서, 상기 ARQ(Automatic ReQuest) 채널 식별자와 서브 패킷 식별자는 S-PDCCH에 대응되는 PDCH 상의 정보의 재전송 여부 등을 단말기에게 알려주는 이진 정보 비트이다. 상기 부호기 패킷 사이즈는 PDCH 상에 전송되는 데이터 정보 비트수를 알려주는 이진 정보 비트이다.
상기 MAC 식별자는 단말기 식별자로써, (000000)2을 제외한 값들은 전송중인 S-PDCCH의 정보가 어느 단말기로 전송되는 것인지를 알려준다.
상기 표 1에 나타나 있는 정보 비트들은 물리 채널을 통해 전송될 시에, 에러 검출 부호기 비트들(대표적 예로 CRC 코드가 있다)이 부가된다. 이때, 에러 검출 부호기 비트들은 CRC 같이 전송 시에 에러가 발생했는지를 알려주는 비트들이다.
TDM 방식을 기반으로 하는 패킷 데이터 전송 방식에서의 PDCH은 그 시점에 PDCH을 위한 가용 자원(즉, 왈쉬 코드 공간상의 코드들)을 모두 다 사용한다. 그 결과, 필요 이상의 자원까지 모두 사용하는 낭비가 있을 수 있다.
그러므로, 효율적인 자원의 활용을 위하여 CDM 방식의 패킷 데이터 전송 방식이 필요하다. 이를 위하여, S-PDCCH를 통해 전송되는 정보 비트들에 추가적인 정보가 필요하다. 또한, 상기 S-PDCCH의 오류 검파 능력을 향상시키기 위한 S-PDCCH 구조에 대한 추가적인 변형이 요구된다.
따라서, 본 발명은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 자원의 이용 효율을 높이고, 오류 검파 능력을 향상시키기에 적당하도록 하는 CDM/TDM에서의 오류 검출 코드 생성 방법 및 이를 위한 장치를 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 제1 에러 검출 코드를 생성하는 단계; 상기 제1 에러 검출 코드와, 해당 단말기 식별자를 이용하여 제2 에러 검출 코드를 생성하는 단계를 포함하여 이루어진다.
바람직하게, 상기 데이터 전송을 위한 제어 정보는 재전송시 이용되는 재전송 채널의 식별자 및 이 재전송 채널에서의 서브 패킷 식별자와, 상기 데이터가 전송되는 채널의 데이터 사이즈와, 해당 단말기의 왈쉬 코드 이용 정보를 포함한다.
바람직하게, 상기 단말기 식별자의 길이가 상기 에러 검출 코드 길이에 일치되도록, 상기 단말기 식별자에 0 또는 1 비트들이 패딩된다.
바람직하게, 상기 다른 단말기의 왈쉬 코드 이용 정보 및 상기 단말기 식별자는 상기 데이터를 전송할 단말기에 전송되지 않는다.
바람직하게, 상기 제2 에러 검출 코드를 상기 데이터 전송을 위해 제어 정보에 부가하여 전송하는 단계를 더 포함하여 이루어진다.
바람직하게, 상기 제2 에러 검출 코드를 생성하는 단계는 상기 제1 에러 검출 코드와, 상기 해당 단말기 식별자에 대해 모듈러 연산을 수행하는 단계를 더 포함하여 이루어진다.
이상과 같은 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와 다른 단말기의 왈쉬 코드 이용 정보, 해당 단말기 식별자를 이용하여 에 러 검출 코드를 생성한다.
이상과 같은 목적들 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터를 전송할 단말기에 해당되는 식별자를 이용하여 에러 검출 코드 생성기를 초기화하는 단계; 상기 초기화된 에러 검출 코드 생성기에서, 상기 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 에러 검출 코드를 생성하는 단계를 포함하여 이루어진다.
바람직하게, 상기 제어 정보는 재전송시 이용되는 재전송 채널의 식별자 및 이 재전송 채널에서의 서브 패킷 식별자와, 상기 데이터가 전송되는 채널의 데이터 사이즈와, 해당 단말기의 왈쉬 코드 이용 정보를 포함한다.
이상과 같은 목적을 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터 전송을 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 제1 에러 검출 코드를 생성하는 에러 검출 코드 생성기; 상기 생성된 제1 에러 검출 코드와, 해당 단말기 식별자를 모듈로 연산하여 제2 에러 검출 코드를 생성하는 모듈로 연산기를 포함하여 구성된다.
이상과 같은 목적을 달성하기 위한 본 발명의 또 다른 특징에 따르면, 시분할 방식과, 코드 분할 방식이 이용되는 이동통신 시스템에서, 데이터를 전송할 단말기에 해당되는 식별자에 의해 초기화되고, 상기 데이터를 전송하기 위한 제어 정보와, 다른 단말기의 왈쉬 코드 이용 정보를 이용하여 에러 검출 코드를 생성하는 에러 검출 코드 생성기이다.
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
본 발명을 설명하기에 앞서, 본 발명에서 이용되는 파라미터들을 설명한다.
왈쉬 코드는 물리적 채널들을 전송할 때 사용되는 서로 직교성을 가지는 코드의 통칭이다.
왈쉬 코드 공간(walsh code space)은 기지국이 패킷 데이터를 전송할 때 현재 사용할 수 있는 왈쉬 코드들을 모아 놓은 집합으로, 시간에 따라 구성 원소들이 변화한다.
PDCH(i)는 두 개 이상의 PDCH를 이용하는 것이 가능한 경우, i번째 PDCH를 의미한다. 이 경우, 각 PDCH는 왈쉬 코드 공간내의 왈쉬 코드들을 나누어 사용한다.
PDCCH(i)는 두 개 이상의 PDCH가 존재하는 것이 가능한 경우, PDCH(i)를 성공적으로 수신하기 위하여 기지국이 단말기들에게 전송하는 제어 정보를 포함하고 있는 물리적 채널의 통칭이다.
본 발명에서 이용되는 제어 채널(이하에서, S-PDCCH라 칭하였다)은 이하 표 2에서와 같은 제어 정보를 포함한다.
S-PDCCH(i)의 정보 비트 종류 정보 비트 수
부호기 패킷 사이즈 3
ARQ 채널 식별자 2
서브 패킷 식별자 2
왈쉬 코드 이용 정보(CWSI) x_i
총 비트수 = (7 + x_i) 비트
상기 표 2에서, 상기 ARQ(Automatic ReQuest) 채널 식별자와 서브 패킷 식별자는 S-PDCCH에 대응되는 PDCH 상의 정보의 재전송 여부 등을 단말기에게 알려주는 이진 정보 비트이다. 자세하게는, 상기 ARQ 채널 식별자는 한 단말기(여러 재전송 채널들을 전송할 수 있는 것을 가정한다)에게 재전송되는 채널들 중에서도 어느 재전송 채널인지를 알려주고, 이 재전송 채널에서도 몇 번째 서브 패킷(하나의 정보 스트림으로부터 부호화된 심볼들이 반복되어 소정의 서브 패킷들로 나누어지는 경우이다)이 전송되고 있는가에 대한 정보를 알려준다.
상기 부호기 패킷 사이즈는 PDCH 상에 전송되는 데이터 정보 비트수를 알려주는 이진 정보 비트이다.
상기 왈쉬 코드 이용 정보(CDM Walsh Space Indication Identifier;이하 CWSI)는 왈쉬 코드 공간 상의 코드 중 PDCH(i)가 사용하고 있는 왈쉬 코드에 대한 정보를 나타내는 이진 정보 비트이다. 이때, CWSI 값은 i 값에 따라 단말기가 해석을 달리한다. 즉, S-PDCCH(i)와 S-PDCCH(j)(i≠j)의 CWSI의 의미는 다를 수 있다. 그리고, 상기 x_i는 i 값에 따라 다를 수 있다. 즉, S-PDCCH(i)와 S-PDCCH(j)(i≠j)의 CWSI의 정보 비트 수가 다를 수 있다. 또한, x_i의 값은 0,1,2,3,...일 수 있으며, 특정 i에 대하여 고정적일 수도 있고 가변적일 수도 있다. 만일, 임의의 S-PDCCH(i)의 x_i 값이 '0'이라면, 이 S-PDCCH(i) 상에는 CWSI 정보가 전송되고 있지 않다는 것을 의미한다.
상기 CWSI의 비트 수인 x_i은 상기 역할을 위해 필요한 수만큼 사용한다. x_i이 5비트인 경우의 S-PDCCH의 전송 체인을 도 1에 도시하였다.
도 1은 본 발명에 이용되는 S-DPCCH의 전송 체인 구성의 일 예를 나타낸 도면이다.
도 1을 참조하면, S-PDCCH의 입력 시퀀스는 표 1에서와 같이 2 비트의 ARQ 채널 식별자와, 3비트의 부호기 패킷 사이즈와, 2 비트의 서브패킷 식별자를 포함한다. 즉, N 슬롯당 12비트들(상기에서 CWSI가 5비트인 경우)이 부가된다. 이 N은 1,2, 4 중의 어느 하나이다.
상기 입력 시퀀스는 에러 검출 코드 추가 블록(101)에서 CRC(cyclic redundancy check) 코드와 같은 에러 검출 코드가 부가된다. 여기서는 14비트의 CRC 비트가 부가되는 것을 도시하였다.
그리고, 이 부가된 비트는 테일비트 추가블록(102)에서 부호기의 최종 상태(state)를 알려진 상태(trellis termination)로 보내주기 위한 테일 비트들이 부가된다. 테일 비트가 부가된 비트들은 부호화기(103)에서 컨벌루셔널 코드로 부호화된다. 여기서, N이 1인 경우 코드 레이트는 1/2이고, N이 2 또는 4인 경우, 코드 레이트는 1/4이다.
상기 부호화된 비트들은 N이 4인 경우 심볼 반복 블록(104)에서 반복 팩터 2로 반복된다. 이 반복된 비트들의 수는 68N(CWSI가 5비트)이 된다.
상기 반복된 비트들은 펑처링 블록(105)에서 20N(CWSI가 5비트) 비트 수만큼 펑처링된다.
상기 펑처링된 비트들은 블록 인터리버(106)에서 인터리빙되고, 변조기(107)에서 QPSK 방식에 의하여 변조된다. 이 변조된 신호는 상기 CWSI가 가리키는 왈쉬 코드들 중의 일부를 사용하여 I 채널 및 Q 채널로 분리된다.
상기 표 1에 제안된 S-PDCCH(i)의 정보 비트들을 전송할 시에 부가되는 에러 검출 코드 비트들을 위한 에러 검출 코드 추가 블록은 이하에서 보다 상세하게 설명된다.
도 2는 도 1에 도시된 에러 검출 코드 추가 블록의 구성을 나타낸 도면이다.
도 2에서 상기 에러 검출 코드 추가 블록은 종래의 에러 검출 코드 추가 블록과 구별되도록 MACID/CWSI-CRC 발생기라 명명하였으며, 이것에 의해 생성된 에러 검출 코드는 MACID/CWSI-CRC 코드라 명명한다.
도 2를 참조하면, 본 발명에 따른 S-PDCCH(i)에 부가되는 에러 검출 코드 즉, MAC ID/CWSI-CRC 코드는 ARQ 채널 식별자와, 부호기 패킷 사이즈와, 서브패킷 식별자와, CWSI(i) 등을 포함하는 S-PDCCH(i) 입력 시퀀스와, MAC 식별자(i)와, 다른 제어 채널 S-PDCCH(j)의 CWSI(j)를 이용하여 생성된다.
여기서, CWSI(j)는 S-PDCCH(j)상에 전송되는 CWSI를 의미하며, j는 i와 서로 다른 값이다. 이하에서는 설명의 편이상 i≠j 라고 가정한다. 또한, MAC 식별자(i)는 S-PDCCH(i)상의 정보를 수신하도록 되어 있는 단말기 혹은 사용자에게 할당된다.
도 3은 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 일 예를 나 타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 MAC ID/CWSI-CRC 발생기(201)는 내부에 통상의 CRC 코드를 발생하는 CRC 발생기(202)와, 모듈로 연산기(203)를 포함한다.
즉, CRC 발생기(202)는 ARQ 채널 식별자와, 부호기 패킷 사이즈와, 서브패킷 식별자와, CWSI(i) 등을 포함하는 x 비트의 S-PDCCH(i) 입력 시퀀스와, CWSI(j)를 입력으로 하여 통상의 L 비트 길이의 CRC 코드를 생성한다. 상기 CRC 발생기(102)는 천이 레지스트들로 만들어지는 종래의 CRC 발생기를 통칭한다.
상기 모듈로 연산기(203)는 이 통상의 L 비트 길이의 CRC 코드와, S 비트 길이의 MAC 식별자(i)에 대하여 'mod 2' 연산을 수행하여 L 비트의 MAC ID/CWSI-CRC 코드를 생성한다.
여기서, S<L 이라면, 상기 MAC 식별자(i)의 앞이나 뒤 부분에 (L-S)개의 0을 붙인 다음 'mod 2' 연산을 수행한다. (0대신 1로 채워도 무방하다)
도 4는 도 2에 도시된 에러 검출 코드 추가 블록의 상세 구성의 다른 예를 나타낸 도면이다.
도 4를 참조하면, 본 발명에 따른 MAC ID/CWSI-CRC 발생기에 포함된 CRC 발생기(301)는 MAC 식별자(i)를 이용하여 자신의 천이 레지스터들의 값을 초기화한다.
만일, MAC 식별자(i)의 길이가 CRC 발생기(301)의 천이 레지스터들의 값을 초기화시키기 위한 길이보다 짧은 경우, MAC 식별자(i)의 앞이나 뒤 부분에 필요한 수만큼 '0'을 붙인 다음 'modulo 2' 연산을 수행한다.('0'대신 '1'로 붙여도 무방 하다)
상기 초기화된 천이 레지스터들을 갖는 CRC 발생기(301)는 x 비트의 S-PDCCH(i) 입력 시퀀스와, CWSI(j)를 입력으로 하여 L 비트 길이의 CRC 코드를 발생한다. 이 발생된 CRC 코드는 본 발명에 따른 MAC ID/CWSI-CRC 코드이다.
도 5는 도 3 및 도 4에 도시된 에러 검출 코드 추가 불록의 출력 결과를 나타낸 도면이다.
이와 같이 생성된 MAC ID/CWSI-CRC 코드는 S-PDCCH(i)의 입력 시퀀스와 연결되어, 전송 체인의 다음 블록인 테일 비트 추가 블록(102)으로 입력된다. 이때, MAC ID/CWSI-CRC 코드와 S-PDCCH의 입력 시퀀스의 연결 순서는 바뀌어도 가능하다. 다만, MAC 식별자(i)와 CWSI(j)는 MAC ID/CWSI-CRC(i)를 생성할 때 사용되지만, 수신단으로 전송되지는 않는다. 즉, 전송은 MAC ID/CWSI-CRC(i)와, S-PDCCH(i) 입력 시퀀스만 수신단으로 전송된다.
제1 운용예
각 N개의 PDCH(i)과 S-PDCCH(i)를 사용하는 경우, 단말기가 S-PDCCH(i)를 수신하기 위해서는 MAC 식별자(i)와, CWSI(j)를 알고 있어야 한다. 그러므로, S-PDCCH(i)를 수신하기 위해서는 먼저 S-PDCCH(j)를 제대로 수신하여 CWSI(j)를 해석해야 한다. 만일, CWSI(j)의 해독이 잘못된 것이라면, S-PDCCH(i)를 제대로 수신할 수 없다.
제2 운용예
상기 제1 운용예에서, j는 i-1이라고 가정할 경우, 단말기가 S-PDCCH(i)를 수신하기 위해서는 MAC 식별자(i)와 CWSI(i-1)을 알고 있어야 한다. 그러므로, S-PDCCH(i)를 수신하기 위해서는 먼저 S-PDCCH(i-1)을 제대로 수신하여 CWSI(i-1)을 해독해야 한다.
단, 이를 위해서는 CWSI(0)의 값은 미리 정해져 있어야 한다. 예로써, CWSI(0)=(00000)2 일 수 있다.
이상의 설명에서와 같이 본 발명은 CDM/TDM을 운용하면, 가용 자원 낭비를 줄일 수 있다. 또한, 본 발명에 따른 MAC ID/CWSI-CRC 코드를 이용하므로 S-PDCCH(i)의 에러 검출 능력이 향상되는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (14)

  1. 기결정된 채널을 통해 전송되는 프레임에 대한 오류검출부호를 생성하는 방법에 있어서,
    상기 프레임 전송을 위한 제어정보 및 단말 식별자를 이용하여 제 1 오류검출부호를 생성하는 단계; 및
    상기 제어정보 및 상기 1 오류검출부호 이용하여 제 2 오류검출부호를 생성하는 단계를 포함하고,
    상기 제 1 오류검출부호 및 상기 제 2 오류검출부호는 CRC 부호인 것을 특징으로 하는 오류검출부호 생성방법.
  2. 제 1 항에 있어서,
    상기 기결정된 채널은,
    패킷 데이터 제어 채널인 것을 특징으로 하는 오류검출부호 생성방법.
  3. 제 1 항에 있어서,
    상기 단말 식별자는,
    MAC 식별자인 것을 특징으로 하는 오류검출부호 생성방법.
  4. 제 1 항에 있어서,
    상기 단말 식별자는,
    단말이 상기 기결정된 채널을 통해 상기 프레임을 수신하기 위한 것을 특징으로 하는 오류검출부호 생성방법.
  5. 제 1 항에 있어서,
    상기 프레임 전송을 위한 제어정보는,
    ARQ 채널 식별자 필드, 서브 패킷 식별자 필드, 부호기 패킷 사이즈 필드 및 왈쉬코드 이용정보 필드를 포함하는 것을 특징으로 하는 오류검출부호 생성방법.
  6. 제 5 항에 있어서,
    상기 ARQ 채널 식별자 필드는 2 비트를, 상기 서브 패킷 식별자 필드는 2 비트를, 상기 부호기 패킷 사이즈 필드는 3 비트를 포함하고 또한 상기 왈쉬코드 이용정보 필드는 5비트를 포함하는 것을 특징으로 하는 오류검출부호 생성방법.
  7. 제 1 항에 있어서,
    상기 제 2 오류검출부호를 생성하는 단계는,
    상기 제 1 오류검출부호와 상기 단말 식별자에 대해 모듈러 연산을 수행하는 단계를 더 포함하는 것을 특징으로 하는 오류검출부호 생성방법.
  8. 제 7항에 있어서,
    상기 모듈러 연산은 배타적 논리합인 것을 특징으로 하는 오류검출부호 생성방법.
  9. 제 1 항에 있어서,
    상기 제 2 오류검출부호는 8비트 길이인 것을 특징으로 하는 오류검출부호 생성방법.
  10. 제 1 항에 있어서,
    상기 프레임은 부호기 테일 비트를 더 포함하는, 오류검출부호 생성방법.
  11. 제 9 항에 있어서,
    상기 부호기 테일 비트는 8비트인 것을 특징으로 하는 오류검출부호 생성방법.
  12. 기결정된 채널을 통해 전송되는 프레임에 대한 오류검출부호를 생성하는 방법에 있어서,
    단말 식별자 및 왈쉬코드 이용 정보를 이용하여 오류검출부호 생성기를 초기화하는 단계; 및
    초기화된 상기 오류검출부호 생성기에서, 상기 프레임 전송을 위한 제어정보를 이용하여 오류검출부호를 생성하는 단계를 포함하고,
    상기 오류검출부호는 CRC 부호인 것을 특징으로 하는 오류검출부호 생성방법.
  13. 기결정된 채널을 통해 전송되는 프레임에 대한 오류검출부호 생성기에 있어서,
    상기 프레임 전송을 위한 제어정보 및 단말 식별자를 이용하여 제 1 오류검출부호를 생성하는 수단; 및
    상기 1 오류검출부호 및 상기 단말 식별자를 모듈로 연산하여 제 2 오류검출부호를 생성하는 모듈로 연산 수단을 포함하고,
    상기 제 1 오류검출부호 및 상기 제 2 오류검출부호는 CRC 부호인 것을 특징으로 하는 오류검출부호 생성기.
  14. 기결정된 채널을 통해 전송되는 프레임에 대한 오류검출부호 생성기에 있어서,
    단말 식별자 및 왈쉬코드 이용정보를 이용하여 상기 오류검출부호 생성기를 초기화하는 수단; 및
    초기화된 상기 오류검출부호 생성기에서 상기 프레임 전송을 위한 제어정보를 이용하여 상기 오류검출부호를 생성하는 수단을 포함하고,
    상기 오류검출부호는 CRC 부호인 것을 특징으로 하는 오류검출부호 생성기.
KR1020010076756A 2001-12-05 2001-12-05 Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기 Expired - Lifetime KR100833847B1 (ko)

Priority Applications (15)

Application Number Priority Date Filing Date Title
KR1020010076756A KR100833847B1 (ko) 2001-12-05 2001-12-05 Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기
CA002468919A CA2468919C (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
GB0416401A GB2404543B (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
PCT/KR2002/002269 WO2003049308A1 (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
US10/307,416 US7546511B2 (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
CNB028244583A CN100530991C (zh) 2001-12-05 2002-12-02 一种构建消息的方法及对该消息执行错误检测的方法
BRPI0215108A BRPI0215108A2 (pt) 2001-12-05 2002-12-02 código de detecção de erro que gera o gerador de código da detecção do método e de erro
GB0228090A GB2383243B (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
AU2002365791A AU2002365791B2 (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
GB0515178A GB2415583B (en) 2001-12-05 2002-12-02 Error detection code generating method and error detection code generator
CN2009101504993A CN101697503B (zh) 2001-12-05 2002-12-02 生成检错码的方法和装置
MXPA04005228A MXPA04005228A (es) 2001-12-05 2002-12-02 Metodo para generar codigos para deteccion de errores y generador de codigos para deteccion de errores.
US12/178,115 US8418024B2 (en) 2001-12-05 2008-07-23 Error detection code generating method and error detection code generator
US12/178,142 US8332719B2 (en) 2001-12-05 2008-07-23 Error detection code generating method and error detection code generator
US13/849,893 US9838039B2 (en) 2001-12-05 2013-03-25 Error detection code generating method and error detection code generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076756A KR100833847B1 (ko) 2001-12-05 2001-12-05 Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기

Publications (2)

Publication Number Publication Date
KR20030046273A KR20030046273A (ko) 2003-06-12
KR100833847B1 true KR100833847B1 (ko) 2008-06-02

Family

ID=29573278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076756A Expired - Lifetime KR100833847B1 (ko) 2001-12-05 2001-12-05 Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기

Country Status (1)

Country Link
KR (1) KR100833847B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983261B1 (ko) * 2001-12-05 2010-09-24 엘지전자 주식회사 에러 검출 코드 생성 방법 및 이를 위한 장치 및 이 에러검출 코드에 따른 신호의 수신 방법
KR100866192B1 (ko) * 2002-02-19 2008-10-30 삼성전자주식회사 이동통신시스템에서 패킷 데이터 제어정보 송/수신장치 및방법
US8352843B2 (en) 2007-03-16 2013-01-08 Qualcomm Incorporated Method and apparatus for coding a communication signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724368A (en) * 1993-11-04 1998-03-03 Cirrus Logic, Inc. Cyclical redundancy check method and apparatus
KR20010050946A (ko) * 1999-11-29 2001-06-25 니시무로 타이죠 패킷 전송 시스템
KR20030046307A (ko) * 2001-12-05 2003-06-12 엘지전자 주식회사 에러 검출 코드 생성 방법 및 이를 위한 장치 및 이 에러검출 코드에 따른 신호의 수신 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724368A (en) * 1993-11-04 1998-03-03 Cirrus Logic, Inc. Cyclical redundancy check method and apparatus
KR20010050946A (ko) * 1999-11-29 2001-06-25 니시무로 타이죠 패킷 전송 시스템
KR20030046307A (ko) * 2001-12-05 2003-06-12 엘지전자 주식회사 에러 검출 코드 생성 방법 및 이를 위한 장치 및 이 에러검출 코드에 따른 신호의 수신 방법

Also Published As

Publication number Publication date
KR20030046273A (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
US7693115B2 (en) Method of transmitting or receiving a data packet in packet data communication system using a hybrid automatic repeat request
US7546511B2 (en) Error detection code generating method and error detection code generator
KR101597733B1 (ko) 무선 통신 시스템을 위한 레이트 매칭
RU2369983C2 (ru) Способ и устройство для генерирования управляющей информации для пакетных данных
KR100464360B1 (ko) 고속 패킷 데이터 전송 이동통신시스템에서 패킷 데이터채널에 대한 효율적인 에너지 분배 장치 및 방법
US7289567B2 (en) Apparatus and method for transmitting and receiving data using partial chase combining
JP4105634B2 (ja) 可変の固定長スロットの数を用いたパケットデータのスクランブリング方法及び可変の固定長スロットの数を用いたパケットデータのスクランブリング装置
KR100770897B1 (ko) 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치 및방법
US7178089B1 (en) Two stage date packet processing scheme
KR20030035044A (ko) 통신시스템의 오류 검출 정보 송수신 장치 및 방법
KR100819267B1 (ko) 통신 시스템에서 패킷 데이터 제어 채널의 송수신 장치 및 방법
KR20090061562A (ko) 연판정을 이용한 통신방법 및 장치
US20050050427A1 (en) Method of rate matching for link adaptation and code space management
EP2340628B1 (en) Telecommunication method and apparatus
KR20070084239A (ko) 다중－모드 하이브리드 ａｒｑ 방식
KR100833847B1 (ko) Ｃｄｍ/ｔｄｍ에서의 에러 검출 코드 생성 방법 및 에러검출 코드 생성기
KR100983261B1 (ko) 에러 검출 코드 생성 방법 및 이를 위한 장치 및 이 에러검출 코드에 따른 신호의 수신 방법
KR100830448B1 (ko) 통신 시스템에서 패킷 데이터 제어 정보의 전송 방법과전송 체인
KR100830456B1 (ko) 물리채널 전송 포맷 스크램블링 방법 및 물리채널 전송포맷 정보 전송 장치
EP1353467A1 (en) Method for recovery of frame delineation in HSDPA
KR100866192B1 (ko) 이동통신시스템에서 패킷 데이터 제어정보 송/수신장치 및방법
KR20030031329A (ko) 통신 시스템에서 패킷 데이터 전송 방법
KR100964665B1 (ko) 데이터 전송 포맷을 할당하는 방법 및 이 할당에 따른데이터를 전송하는 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011205

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20020614

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20061205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20011205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070920

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080320

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080526

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080527

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120424

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130424

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140424

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150424

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160422

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170414

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170414

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20200428

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20220605

Termination category: Expiration of duration