[go: up one dir, main page]

KR100826651B1 - 반도체소자의 컨택 형성방법 - Google Patents

반도체소자의 컨택 형성방법 Download PDF

Info

Publication number
KR100826651B1
KR100826651B1 KR1020070008120A KR20070008120A KR100826651B1 KR 100826651 B1 KR100826651 B1 KR 100826651B1 KR 1020070008120 A KR1020070008120 A KR 1020070008120A KR 20070008120 A KR20070008120 A KR 20070008120A KR 100826651 B1 KR100826651 B1 KR 100826651B1
Authority
KR
South Korea
Prior art keywords
aluminum
forming
aluminum film
film
cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070008120A
Other languages
English (en)
Inventor
김춘환
노일철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070008120A priority Critical patent/KR100826651B1/ko
Application granted granted Critical
Publication of KR100826651B1 publication Critical patent/KR100826651B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

컨택홀을 신뢰성있게 매립하여 소자의 특성을 향상시킬 수 있는 반도체소자의 컨택 형성방법은, 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계와, 컨택홀 내에 트리메틸아민알레인보레인(Trimethylaminealane borane; TMAAB)을 전구체로 사용하여 제1 알루미늄막을 형성하는 단계, 및 컨택홀이 매립되도록 제2 알루미늄막을 형성하는 단계를 포함한다.
컨택, CVD 알루미늄, 전구체, 비저항, MPA, TMAAB

Description

반도체소자의 컨택 형성방법{Method for forming contact in semiconductor device}
도 1은 MPA의 화학구조식을 나타낸 도면이다.
도 2는 TMAAB의 화학구조식을 나타낸 도면이다.
도 3은 CVD 알루미늄 증착을 위한 전구체에 따른 파티클의 수를 나타낸 그래프이다.
도 4는 TMAAB를 이용하여 CVD 알루미늄을 증착할 때 증착온도 및 하부 막에 따른 증착율을 나타낸 그래프이다.
도 5a 내지 도 5c는 TMAAB를 전구체로 사용하여 증착한 CVD 알루미늄막의 원자력현미경(AFM) 사진들이다.
도 6은 TMAAB를 전구체로 사용하여 증착된 CVD 알루미늄 막의 글래이징 입사각(glazing incidence angle) XRD 결과를 나타낸 그래프이다.
도 7은 TMAAB와 MPA를 각각 전구체로 사용하여 증착된 CVD 알루미늄막의 SIMS(Secondary Ion Mass Spectrometry) 프로파일을 나타낸 도면이다.
도 8은 TMAAB와 MPA를 각각 전구체로 사용하여 증착된 CVD 알루미늄막의 비저항을 나타낸 그래프이다.
도 9 및 도 10은 TMAAB를 전구체로 사용하여 CVD 알루미늄막을 증착하는 과 정을 나타낸 단면도들이다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 CVD 알루미늄 공정을 이용한 반도체소자의 컨택 형성방법을 설명하기 위한 단면도들이다.
도 14는 CVD 알루미늄 공정과 텅스텐 플러그 공정으로 형성된 컨택의 컨택저항을 나타낸 그래프이다.
도 15는 CVD 알루미늄 공정과 텅스텐 플러그 공정을 사용하여 컨택을 형성한 경우의 소자의 동작속도를 비교하여 도시한 그래프이다.
도 16은 CVD 알루미늄 컨택과 텅스텐 플러그의 일렉트로마이그레이션(EM) 특성을 도시한 도면이다.
본 발명은 반도체소자의 컨택 형성방법에 관한 것으로, 특히 CVD 알루미늄(Al)을 이용한 반도체소자의 컨택 형성방법에 관한 것이다.
반도체 메모리소자의 최소 피쳐 사이즈(minimum feature size)가 60㎚ 이하로 급격히 감소함에 따라, 컨택홀 매립 환경은 점점 더 열악해지고 있다. 따라서 컨택저항 또는 소자의 동작속도를 결정하는 요인의 하나인 컨택홀 또는 비아(via)를 신뢰성있게 매립하는 공정의 중요성이 더욱 커지고 있다. 기존에는 텅스텐을 이용한 텅스텐(W) 플러그(plug) 공정이 컨택홀 매립에 주로 사용되어 왔으나, 텅스텐 플러그 공정은 공정의 수가 많고 복잡하며, 텅스텐 박막 자체의 비저항이 알루미 늄(Al)에 비해 큰 단점이 있다.
이러한 문제점을 개선하기 위하여, 화학기상증착(Chemical Vapor Deposition) 공정으로 증착된 알루미늄(Al)을 웨팅층(wetting payer)으로 사용하여 컨택홀을 매립하는 알루미늄 플러그 공정에 대한 연구가 활발히 진행되고 있다. 그러나, 컨택홀의 크기가 감소함에 따라 웨팅층으로 사용되는 CVD 알루미늄막의 스텝커버리지(step coverage) 특성이 열악해져 후속 단계에서 PVD(Physical Vapor Deposition) 알루미늄을 증착하고 열공정을 진행할 경우 컨택홀의 입구에서 오버행(overhang)이 발생하는 문제점이 있다.
최근에는, CVD 알루미늄을 시드층(seed layer)으로 사용하는 웜(warm)-알루미늄 공정이 양호한 컨택홀 매립특성을 제공함에 따라 이에 대한 연구가 활발히 진행되고 있다. 최근에 연구되고 있는 CVD 알루미늄의 전구체(precursor)로는 디메틸에틸아민 알레인(Demethylethylamine alane; DMEAA, C4H14AlN)이나, 메틸파이롤리딘 알레인(Methylpyrrolidine alane; MPA, C5H14AlN) 등의 알레인(alane, AlH3) 계열이 주를 이루고 있다. 알레인 계열의 전구체는 알루미늄 박막 내에 카본의 함입이 적다는 장점이 있다.
그러나, 기존에 사용되어온 알레인 계열의 전구체는 가스 안정성이 낮기 때문에 폴리머 생성이 쉽게 일어나 박막 증착시에 파티클 발생의 주요 원인이 되고 있다. 알루미늄 증착시에 발생한 파티클은 금속배선 형성을 위한 식각공정에서 브리지(bridge)를 유발하여 소자의 불량을 유발하며 수율을 저하시키는 문제점이 있 다.
본 발명이 이루고자 하는 기술적 과제는 CVD 알루미늄을 증착하기 위한 새로운 전구체를 사용하여 컨택홀을 신뢰성있게 매립하여 소자의 특성을 향상시킬 수 있는 반도체소자의 컨택 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체소자의 컨택 형성방법은, 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계와, 상기 컨택홀 내에 트리메틸아민알레인보레인 (Trimethylaminealane borane; TMAAB)을 전구체로 사용하여 제1 알루미늄막을 형성하는 단계, 및 상기 컨택홀이 매립되도록 제2 알루미늄막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1 알루미늄막은 화학기상증착(CVD) 방법으로 형성한다. 상기 제1 알루미늄막을 형성하는 단계는, 반도체기판을 반응챔버 내에 로딩하는 단계와, 상기 반응챔버 내에 상기 트리메틸아민알레인보레인 (Trimethylaminealane borane; TMAAB) 전구체를 주입하는 단계, 및 상기 반응챔버의 온도를 증가시켜 상기 전구체의 열분해에 의해 알루미늄막이 증착되도록 하는 단계로 이루어질 수 있다. 이때, 상기 반응챔버의 온도를 증가시키는 단계에서, 상기 반응챔버의 온도를 300 ∼ 450℃로 증가시킬 수 있다.
상기 제1 알루미늄막을 형성하는 단계 전에, 상기 컨택홀의 내벽에 웨팅층을 형성하는 단계를 더 포함할 수 있다. 상기 웨팅층은 스퍼터링 방법으로 티타늄(Ti) 막을 증착하여 형성할 수 있다.
상기 제1 알루미늄막을 형성하는 단계 전에, 상기 컨택홀이 형성된 반도체기판에 대해 전세정(precleaning)을 실시하는 단계를 더 포함할 수 있다.
상기 제2 알루미늄막은 물리기상증착(PVD) 방식을 사용하여 형성한다. 상기 제2 알루미늄막을 형성하는 단계는 상기 제1 알루미늄막을 형성하는 단계와 인-시츄(in-situ)로 300 ∼ 450℃의 온도에서 형성한다.
그리고, 상기 제2 알루미늄막을 알루미늄(Al)-구리(Cu) 타겟을 사용하여 형성할 수 있다.
그리고, 상기 제2 알루미늄막을 형성하는 단계 후, 제2 알루미늄막이 형성된 반도체기판에 대해 열처리를 실시할 수 있다. 상기 열처리는 400 ∼ 650℃의 온도에서 30초 ∼ 150초 동안 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명에서는 CVD 알루미늄을 증착하기 위한 전구체(precursor)인 기존의 메틸파이롤리딘 알레인(Methylpyrrolidine alane; 이하 MPA라 칭함)과 새로운 전구체인 트리메틸아민알레인보레인(Trimethylaminealane borane; 이하 TMAAB라 칭함)을 비교해 보고, TMAAB의 우수한 특성을 이용하여 알루미늄 컨택을 형성하는 방법을 제시하고자 한다.
화학기상증착(CVD) 공정을 이용한 알루미늄 박막의 증착에는 원천적 재료로서 전구체(precursor)라는 알루미늄화합물을 사용하며, 금속박막을 증착하는 공정에 있어서 전구체의 특성 및 선정은 CVD 증착공정의 성패를 좌우하는 중요한 요소이다. 현재 반도체소자의 컨택홀 매립공정에서는 주로 알레인(AlH3) 계열의 알루미늄 전구체를 사용하여 CVD 방법으로 알루미늄 박막을 형성하고 있으며, 증착 메커니즘(mechanism)은 열분해 방식이다. 즉, 150 ∼ 200℃ 정도의 온도에서 알레인(AlH3) 계열의 전구체가 반도체기판에 흡착된 후, 열분해에 의해 알루미늄(Al)-질소(N) 결합과 알루미늄(Al)-수소(H) 결합이 끊어지면서 알루미늄 박막이 증착된다. 일반적으로, A, B 가스의 주기적인 반복에 의한 원자층증착(Atomic Layer Deposition; ALD) 방법으로 증착하면 스텝커버리지 특성이 개선되어 컨포멀(conformal)한 박막을 형성할 수 있으나, 알레인(AlH3) 계열의 전구체는 열분해에 의해 증착되고, 공급가스가 하나이기 때문에 ALD 방법을 사용하기가 어렵다.
TMAAB 전구체를 이용한 CVD 알루미늄막의 특성
TMAAB는 잘 알려진 알루미늄 전구체인 MPA와 같이 알레인 계열의 화합물의 하나이다. 알레인 계열의 화합물은 알루미늄(Al)-카본(C) 결합을 가지고 있지 않기 때문에 증착된 알루미늄 박막의 카본(carbon) 함입이 적다는 장점을 가지고 있다.
도 1은 MPA의 화학구조식을 나타낸 도면으로서, MPA는 세 개의 수소(H)가 알루미늄(Al)과 결합한 알레인(AlH3) 기를 가지고 있다. 알레인(AlH3) 기는 온도에 대 한 안정성이 낮기 때문에 공정 도중 떨어져 나와 (AlH3)X 폴리머의 생성이 쉽게 일어난다.
도 2는 TMAAB의 화학구조식을 나타낸 도면으로서, TMAAB도 알레인(AlH3) 기를 포함하고 있지만 보론(B)이 알루미늄(Al)과 결합된 수소(H)와 결합하고 있기 때문에 (AlH3)X 폴리머의 생성이 억제될 수 있다. 따라서, 온도의 변화 또는 시간의 경과에 따른 가스 안정성(stability)이 우수하여 금속배선 형성시 파티클의 생성이 억제된다.
도 3은 CVD 알루미늄 증착을 위한 전구체에 따른 파티클의 수를 나타낸 그래프이다.
도시된 바와 같이, TMAAB를 전구체로 사용한 경우 알루미늄 막을 증착하는 동안에 생성된 파티클의 수가 MPA를 전구체로 사용한 경우에 비해 현저하게 적다는 것을 알 수 있다. 알레인 화합물 계열의 전구체를 사용하여 CVD 알루미늄을 증착하는 동안 파티클이 생성되는 것은 알레인(AlH3)이 매우 불안정하고 반응성이 강하며 폴리머 생성가능성이 높은 성질을 가지기 때문인 것으로 알려져 있다. 따라서, 도 3의 결과를 참조하면, TMAAB의 경우 알레인(AlH3)을 포함하고 있지만 보론(B)이 알루미늄(Al)과 결합하고 있는 수소(H)와 결합하고 있기 때문에 알레인(AlH3)X 폴리머의 생성이 억제되어 알루미늄을 증착할 때 파티클의 수가 현저히 낮음을 알 수 있다.
도 4는 TMAAB를 이용하여 CVD 알루미늄을 증착할 때 증착온도 및 하부 막에 따른 증착율을 나타낸 그래프이다.
스퍼터링(sputtering) 방법으로 증착된 티타늄(Ti) 및 티타늄나이트라이드(TiN) 막 위에서의 알루미늄의 증착율(10, 20)은 온도가 증가함에 따라 증가하다가 약 150℃ 이상의 온도에서 증착율이 포화가 되었다. 반면에, 테트라디메틸아미노티타늄(Tetradimethylamino titanium; TDMAT) CVD 티타늄나이트라이드(TiN) 막 위에서의 알루미늄의 증착율(30)은 150℃ 이상의 온도에서 급격히 감소되었다. 통상, 알레인 계열의 전구체를 사용하여 알루미늄 막을 증착할 때, 기판의 전자가 알레인 기의 수소(H)로 제공됨으로써 알루미늄이 증착된다고 알려져 있다. 이러한 고온에서의 TMAAB의 기판 의존성은 기판의 종류에 따른 흡수율의 차이로 설명될 수 있다. 표면반응에서의 활성화 에너지는 스퍼터링된 티타늄(Ti)에서는 8.07kcal/mol, 스퍼터링된 티타늄타니트라이드(TiN)에서는 30.94kcal/mol, 그리고 TDMAT CVD-TiN에서는 31.4kcal/mol로 각각 나타났다. 따라서, 스퍼터링된 Ti에서의 활성화에너지가 가장 낮다.
도 5a 내지 도 5c는 TMAAB를 전구체로 사용하여 증착한 CVD 알루미늄막의 원자력현미경(AFM) 사진들로서, 각각 스퍼터링된 Ti막, 스퍼터링된 TiN막 그리고 TDMAT CVD TiN막 위에 증착된 CVD 알루미늄막의 원자력현미경 사진이다.
스퍼터링된 Ti막 위에서의 CVD 알루미늄막의 모폴로지(morphology)(도 5a 참조)는 비교적 양호하지만, 스퍼터링된 TiN막과 TDMAT CVD TiN막 위에 증착된 CVD 알루미늄막의 모폴로지는 매우 불량하며 심지어 이상증착(abnormal deposition)이 일어난 것도 볼 수 있다.
도 6은 TMAAB를 전구체로 사용하여 증착된 CVD 알루미늄 막의 글래이징 입사각(glazing incidence angle) XRD 결과를 나타낸 그래프로서, 각각 스퍼터링된 Ti막(40), 스퍼터링된 TiN막(50), 그리고 TDMAT CVD TiN막(60)에서의 결과를 나타낸다.
도시된 바와 같이, 스퍼터링된 Ti막에 증착된 CVD 알루미늄막에서 (111) 결정성장이 나타났다.
도 5a 내지 도 6의 결과를 볼 때, TMAAB 전구체는 TiN 막보다는 Ti 막 위에서 가장 특성이 우수한 알루미늄 막을 형성할 수 있음을 알 수 있다.
도 7은 TMAAB와 MPA를 각각 전구체로 사용하여 증착된 CVD 알루미늄막의 SIMS(Secondary Ion Mass Spectrometry) 프로파일을 나타낸 도면으로, 참조번호 "70"은 TMAAB를 전구체로 사용한 경우, "80"은 MPA를 전구체로 사용한 경우를 나타낸다.
도 8은 TMAAB와 MPA를 각각 전구체로 사용하여 증착된 CVD 알루미늄막의 비저항을 나타낸 그래프이다. 참조번호 "90"은 TMAAB를 전구로 사용한 경우, "100"은 MPA를 전구체로 사용한 경우이다.
보론 피크(peak)는 TMAAB 전구체를 사용한 CVD 알루미늄에서 검출되었다. 그러나, TMAAB을 사용한 CVD 알루미늄의 비저항은 3.5μΩ/㎝ 정도로 낮다. 이는, 알루미늄 막에서의 보론(B)의 첨가가 CVD 알루미늄 막의 비저항에 영향을 미치지는 않았다는 것을 나타낸다.
따라서, TMAAB를 전구체로 사용하여 티타늄(Ti) 막 위에 CVD 알루미늄막을 증착할 경우 파티클의 생성이 거의 없이 우수한 모폴로지를 가지며 비저항이 낮은 알루미늄막을 형성할 수 있다.
TMAAB 전구체를 사용한 CVD 알루미늄막 및 컨택 형성
도 9 및 도 10은 TMAAB를 전구체로 사용하여 CVD 알루미늄막을 증착하는 과정을 나타낸 단면도들이다.
도 9를 참조하면, 반도체기판 상에 TMAAB 전구체를 사용하여 알루미늄막을 증착하는 초기의 단면도로서, 반응챔버 내에 TMAAB 전구체를 주입하여 반도체기판(200)의 표면에 TMAAB 전구체(210)가 흡착된 상태를 나타낸다.
도 10을 참조하면, 후속 반응에너지의 공급으로 인해 반도체기판 표면에 흡착된 TMAAB 전구체에 열분해가 일어나 알루미늄막(220)이 증착된 상태를 나타낸다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 CVD 알루미늄 공정을 이용한 반도체소자의 컨택 형성방법을 설명하기 위한 단면도들이다.
도 11을 참조하면, 반도체기판(300) 상에 산화막과 같은 절연막을 증착하여 층간절연막(310)을 형성한다. 작도 및 설명의 편의를 위하여 도시는 생략하였지만, 상기 반도체기판(300)에는 예를 들어 게이트, 소스/드레인으로 이루어진 트랜지스터 및/또는 비트라인 등의 하부 구조물이 형성되어 있다.
다음, 사진 및 식각공정을 실시하여 컨택이 형성될 영역의 상기 층간절연막(310)을 식각하여 하부 도전층(302)을 노출시키는 컨택홀을 형성한다. 상기 하부 도전층(302)은 상기 트랜지스터의 소스/드레인이 될 수 있으며, 경우에 따라서는 비트라인과 같은 배선층이 될 수도 있다. 다음에, 상기 컨택홀의 내벽에 CVD 알루미늄의 증착을 돕기 위한 웨팅층(320)을 형성한다. 상기 웨팅층(320)은 언급한 바와 같이 스퍼터링 방법을 사용하여 티타늄(Ti) 막으로 형성할 수 있다.
상기 웨팅층(320)을 형성하기 전에 컨택홀이 형성된 반도체기판에 대해 전세정(precleaning) 공정을 실시함으로써 후속 단계에서 CVD 알루미늄의 증착 특성을 더욱 향상시킬 수 있다.
도 12를 참조하면, 웨팅층(320)이 형성된 반도체기판 상에 CVD 방식을 사용하여 알루미늄막(330)을 증착한다. 이때, 알루미늄막을 증착하기 위한 전구체로는 TMAAB를 사용한다. 먼저, 반도체기판이 로딩된 반응챔버 내에 TMAAB를 주입하여 웨팅층(320) 표면에 흡착시킨 후, 반응챔버의 온도를 300 ∼ 450℃ 정도로 증가시킨다. 그러면, TMAAB 전구체의 열분해에 의해 알루미늄(Al)-질소(N) 결합 및 알루미늄(Al)-수소(H) 결합이 끊어지면서 CVD 알루미늄막(330)이 증착된다.
상기 TMAAB 전구체는 보론(B)이 알레인(AlH3)의 알루미늄과 결합된 수소(H)와 결합되어 있기 때문에, (AlH3)X 폴리머가 생성되지 않으면서 컨포멀한 CVD 알루미늄막(330)이 형성된다.
도 13을 참조하면, 상기 CVD 알루미늄막(330) 위에 PVD 방법을 사용하여 알루미늄막(340)을 증착하여 상기 컨택홀을 매립한다. 상기 PVD 알루미늄막(340)은 CVD 알루미늄막을 증착한 반응챔버 내에서 인-시츄(in-situ)로 증착하며, 300 ∼ 450℃ 정도의 온도에서 원-스텝으로 증착한다. 상기 PVD 알루미늄막(340)을 증착할 때 알루미늄(Al)-구리(Cu) 타겟을 사용하여 알루미늄막(340)에 구리(Cu)가 도핑되도록 함으로써 일렉트로마이그레이션(electromigration) 현상을 개선할 수 있다.
또한, PVD 알루미늄막을 증착한 후 인-시츄(in-situ)로 열처리 공정을 실시하여 증착된 PVD 알루미늄막(340)을 리플로우(reflow)시킴으로써 컨택홀 매립특성을 더욱 향상시킬 수 있다. 상기 열처리 공정은 400 ∼ 650℃ 정도의 온도에서 30 ∼ 150초 동안 진행하는 것이 바람직하다.
도 14는 CVD 알루미늄 컨택의 컨택저항(412, 414, 416)과 텅스텐 플러그의 컨택저항(420)을 나타낸 그래프이다.
도시된 바와 같이, CVD 알루미늄 공정의 컨택저항이 텅스텐 플러그 공정의 컨택저항의 거의 50％ 정도밖에 되지 않음을 알 수 있다. 또한, CVD 알루미늄 공정의 컨택홀 매립특성과 컨택저항은 많은 공정조건, 예를 들어 사전세정(pre-cleaning), 웨팅층, 증착온도 또는 후속 PVD 알루미늄 증착공정 등에 따라 차이가 나는 것을 알 수 있다.
도 15는 CVD 알루미늄 공정과 텅스텐 플러그 공정을 사용하여 컨택을 형성한 경우의 소자의 동작속도를 비교하여 도시한 그래프이다. CVD 알루미늄 공정의 경우(510) 텅스텐 플러그 공정(520)에 비해 높은 속도 쪽에서 많은 비율을 나타냄을 알 수 있다.
CVD 알루미늄 공정의 신뢰성을 확인하기 위해서는 웨이퍼 레벨의 일렉트로마이그레이션(EM) 특성을 확인하는 것이 필요하다.
도 16은 CVD 알루미늄 공정으로 형성된 알루미늄 컨택과 텅스텐 플러그 공정으로 형성된 텅스텐 플러그의 일렉트로마이그레이션(EM) 특성을 도시한 것으로, 시간에 따른 불량(fail)의 발생빈도를 나타낸다. 도면에서 알 수 있듯이, CVD 알루미늄 공정으로 형성된 알루미늄 컨택의 EM 특성(610)이 텅스텐 플러그 공정으로 형성된 텅스텐 플러그의 EM 특성(620)에 비해 우수하게 나타난다.
지금까지 설명한 바와 같이, 본 발명에 의한 반도체소자의 컨택 형성방법에 따르면, 상, 하부 도전층을 접속시키기 위한 컨택을 TMAAB를 전구체로 사용한 CVD 알루미늄 공정으로 형성함으로써 파티클의 생성을 억제하여 소자의 신뢰성을 향상시키며 제조수율을 증가시킬 수 있다. 또한, 본 발명에 따르면 우수한 모폴로지, 낮은 컨택저항 그리고 우수한 일렉트로마이그레이션 특성을 갖는 컨택을 형성할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.

Claims (13)

  1. 반도체기판 상에 형성된 층간절연막을 식각하여 컨택홀을 형성하는 단계;
    상기 컨택홀 내에 트리메틸아민알레인보레인 (Trimethylaminealane borane; TMAAB)을 전구체로 사용하여 제1 알루미늄막을 형성하는 단계; 및
    상기 컨택홀이 매립되도록 제2 알루미늄막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  2. 제1항에 있어서,
    상기 제1 알루미늄막은 화학기상증착(CVD) 방법으로 형성하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  3. 제1항에 있어서, 상기 제1 알루미늄막을 형성하는 단계는,
    반도체기판을 반응챔버 내에 로딩하는 단계와,
    상기 반응챔버 내에 상기 트리메틸아민알레인보레인 (Trimethylaminealane borane; TMAAB) 전구체를 주입하는 단계, 및
    상기 반응챔버의 온도를 증가시켜 상기 전구체의 열분해에 의해 알루미늄막이 증착되도록 하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  4. 제3항에 있어서, 상기 반응챔버의 온도를 증가시키는 단계에서,
    상기 반응챔버의 온도를 300 ∼ 450℃로 증가시키는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  5. 제1항에 있어서,
    상기 제1 알루미늄막을 형성하는 단계 전에,
    상기 컨택홀의 내벽에 웨팅층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  6. 제5항에 있어서,
    상기 웨팅층은 스퍼터링 방법으로 티타늄(Ti) 막을 증착하여 형성하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  7. 제1항에 있어서, 상기 제1 알루미늄막을 형성하는 단계 전에,
    상기 컨택홀이 형성된 반도체기판에 대해 전세정(precleaning)을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  8. 제1항에 있어서,
    상기 제2 알루미늄막은 물리기상증착(PVD) 방식을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  9. 제8항에 있어서,
    상기 제2 알루미늄막을 형성하는 단계는 상기 제1 알루미늄막을 형성하는 단계와 인-시츄(in-situ)로 진행하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  10. 제8항에 있어서,
    상기 제2 알루미늄막은 300 ∼ 450℃의 온도에서 형성하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  11. 제8항에 있어서,
    상기 제2 알루미늄막을 알루미늄(Al)-구리(Cu) 타겟을 사용하여 형성하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  12. 제1항에 있어서,
    상기 제2 알루미늄막을 형성하는 단계 후, 제2 알루미늄막이 형성된 반도체기판에 대해 열처리를 실시하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
  13. 제12항에 있어서,
    상기 열처리는 400 ∼ 650℃의 온도에서 30초 ∼ 150초 동안 실시하는 것을 특징으로 하는 반도체소자의 컨택 형성방법.
KR1020070008120A 2007-01-26 2007-01-26 반도체소자의 컨택 형성방법 Expired - Fee Related KR100826651B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070008120A KR100826651B1 (ko) 2007-01-26 2007-01-26 반도체소자의 컨택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070008120A KR100826651B1 (ko) 2007-01-26 2007-01-26 반도체소자의 컨택 형성방법

Publications (1)

Publication Number Publication Date
KR100826651B1 true KR100826651B1 (ko) 2008-05-06

Family

ID=39649428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070008120A Expired - Fee Related KR100826651B1 (ko) 2007-01-26 2007-01-26 반도체소자의 컨택 형성방법

Country Status (1)

Country Link
KR (1) KR100826651B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956464A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
US20020160602A1 (en) 2001-03-21 2002-10-31 Samsung Electronics Co., Ltd. Method for forming metal wiring layer
KR20040043673A (ko) * 2002-11-19 2004-05-24 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
US20020160602A1 (en) 2001-03-21 2002-10-31 Samsung Electronics Co., Ltd. Method for forming metal wiring layer
KR20040043673A (ko) * 2002-11-19 2004-05-24 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956464A (zh) * 2011-08-19 2013-03-06 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
US7799674B2 (en) Ruthenium alloy film for copper interconnects
TWI520268B (zh) 高溫鎢金屬化製程
US7737028B2 (en) Selective ruthenium deposition on copper materials
US7504333B2 (en) Method of forming bit line of semiconductor device
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
JP2010539698A5 (ko)
US8049336B2 (en) Interconnect structure
TWI327764B (en) Advanced forming method and structure of a semiconductor device
JP2023182638A (ja) 銅配線のためのシード層
US20020132469A1 (en) Method for forming metal wiring layer
KR20090095270A (ko) 오믹 콘택막의 형성방법 및 이를 이용한 반도체 장치의금속배선 형성방법
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US20080233742A1 (en) Method of depositing aluminum layer and method of forming contact of semiconductor device using the same
KR100826651B1 (ko) 반도체소자의 컨택 형성방법
KR100528069B1 (ko) 반도체 소자 및 그 제조 방법
KR100552820B1 (ko) 반도체 소자의 제조 방법
KR100578221B1 (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR100657165B1 (ko) 구리 배선의 형성 방법 및 그에 의해 형성된 구리 배선을포함하는 반도체 소자
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100622639B1 (ko) 반도체 소자의 제조 방법
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
KR100865724B1 (ko) 구리막의 원자층증착법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR20090074525A (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR101096444B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070126

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080320

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080424

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080425

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20110325

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee