[go: up one dir, main page]

KR100824561B1 - 고전력 증폭기용 정지 전류 제어 회로 - Google Patents

고전력 증폭기용 정지 전류 제어 회로 Download PDF

Info

Publication number
KR100824561B1
KR100824561B1 KR1020067003619A KR20067003619A KR100824561B1 KR 100824561 B1 KR100824561 B1 KR 100824561B1 KR 1020067003619 A KR1020067003619 A KR 1020067003619A KR 20067003619 A KR20067003619 A KR 20067003619A KR 100824561 B1 KR100824561 B1 KR 100824561B1
Authority
KR
South Korea
Prior art keywords
bias
transistor
control circuit
bias control
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020067003619A
Other languages
English (en)
Other versions
KR20060034732A (ko
Inventor
영구 양
케빈 최
봉석 박
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20060034732A publication Critical patent/KR20060034732A/ko
Application granted granted Critical
Publication of KR100824561B1 publication Critical patent/KR100824561B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

증폭기에 연결된 바이어스 회로를 제어하는 제어 회로가 공개된다. 예시적인 바이어스 제어 회로는 제어 전압을 수신하는 수단, 제어 전압에 응답하여 바이어스 제어 회로의 등가 저항을 능동적으로 조정하는 수단을 포함하며, 여기서 등가 저항은 제1 노드 및 기준 전압 사이에 확립된다. 일실시예에서, 제어 전압이 증가될 때, 등가 저항은 점차적으로 감소되고 바이어스 제어 회로에 의해 유도된 전류는 점차적으로 증가되어, 증폭기 트랜지스터의 정지 전류가 점차적으로 증가되게 한다.

Description

고전력 증폭기용 정지 전류 제어 회로{QUIESCENT CURRENT CONTROL CIRCUIT FOR HIGH-POWER AMPLIFIERS}
본 발명은 전체적으로 반도체 분야에 관한 것이다. 보다 상세하게, 본 발명은 반도체 회로 및 증폭기 분야에 관한 것이다.
바이폴라 기술에 기반한 증폭기(amplifier)는 예를 들어 무선 주파수("RF") 통신 등의 무선 통신을 포함하여, 다양한 응용 분야에서 널리 사용되고 있다. 바이어스 회로는 증폭기의 바이폴라 트랜지스터의 동작 모드를 제어하기 위해 바이폴라 트랜지스터에 베이스 바이어스 전류를 공급함으로써 중요한 기능을 수행한다.
디지털 모드 제어 회로는 고전력 증폭기에서 저전력 모드 동작을 위해 전류 및 전력 소비를 감소시키기 위해 사용되었다. 그러나, 디지털 모드 제어 회로는 저전력 모드로부터 고전력 모드로의 단일의 갑작스런 천이점을 구비하여 특히 매우 낮은 전력 모드 동작 동안 실질적으로 전류 소비 절감을 제한한다.
전류 소비 절감을 향상시키기 위한 노력으로, 추가의 CMOS 다이의 CMOS 회로가 고전력 증폭기에 채택되었다. 이로서, CMOS 회로는 증폭기의 바이폴라 트랜지스터의 베이스 바이어스에 향상된 아날로그 제어 전압을 제공할 수 있어, 실질적으로 매우 낮은 전력 레벨로부터의 연속 정지 전류 천이가 발생된다. 이러한 방법으로, 전류 소비는 저전력 모드에서도 상당히 감소될 수 있다. 그러나, 증폭기로의 별개의 CMOS 다이의 추가는 디바이스 사이즈 및 비용의 증가를 가져왔고, 이들 모두는 바람직하지 않다.
따라서, 본 발명의 분야에서 고전력 증폭기를 위한 정지 전류 제어 회로가 강력히 요구된다.
본 발명은 고전력 증폭기를 위한 정지 전류 제어 회로(quiescent current control circuit)에 관한 것이다. 일실시예에서, 제어 회로는 고전력 CDMA 증폭기 등의 증폭기에 연결된 바이어스 회로를 제어한다. 바이어스 회로는 제1 바이어스 트랜지스터, 제2 바이어스 트랜지스터 및 제3 바이어스 트랜지스터를 포함하며, 여기서 증폭기 트랜지스터의 베이스는 제2 바이어스 트랜지스터의 에미터에 연결되고, 제2 바이어스 트랜지스터의 베이스는 제1 바이어스 트랜지스터의 베이스 및 제3 바이어스 트랜지스터의 콜렉터에 연결되고, 제3 바이어스 트랜지스터의 베이스는 제1 노드에서 제1 바이어스 트랜지스터의 에미터 및 바이어스 제어 회로에 연결된다.
일실시예에서, 바이어스 제어 회로는 제어 전압을 수신하는 수단 및 상기 제어 전압에 응답하여 바이어스 제어 회로의 등가 저항을 능동적으로 조정하는 수단을 포함하며, 여기서 등가 저항은 제1 노드와 그라운드 등의 기준 전압 사이에서 확립된다. 예를 들어, 일실시예에서, 제어 전압이 증가하는 경우, 등가 저항은 점차적으로 감소하고 바이어스 제어 회로에 의해 유도된 전류는 점차적으로 증가하여, 증폭기 트랜지스터의 정지 전류가 점차적으로 증가한다. 이로 인해, 증폭기 트랜지스터의 연속 정지 전류 제어가 달성되어, 상당한 전류 및 전력 소비 절감이 이루어진다.
일실시예에 따라, 바이어스 제어 회로, 바이어스 회로 및 증폭기 트랜지스터는 바이폴라 기술에 기초한다. 이로 인해, 바이어스 제어 회로, 바이어스 회로 및 증폭기 트랜지스터는 단일 다이에 집적될 수 있어, 디바이스 사이즈 및 디바이스 비용에서 상당한 감소가 이루어진다.
본 발명의 다른 특징 및 이점은 이하 발명의 상세한 설명 및 도면에 의해 당업자에게 보다 용이하게 명확해질 것이다.
도 1은 본 발명의 일실시예에 따른 고전력 증폭기용 예시적인 바이어스 회로의 회로도,
도 2는 본 발명의 일실시예에 따른 예시적인 제어 회로의 회로도,
도 3은 본 발명의 다른 일실시예에 따른 예시적인 제어 회로의 회로도이다.
본 발명은 고전력 증폭기용 정지 전류 제어 회로에 관한 것이다. 다음의 설명은 본 발명의 실시에 관한 특정 정보를 포함한다. 당업자는 본 발명이 본 출원서에 특히 논의된 것과 다른 방법으로 실시될 수 있음을 알 수 있을 것이다. 또한, 본 발명의 특정 상세한 설명 중 일부는 본 발명을 불명하게 하지 않도록 논의되지 않았다. 본 출원서에 기술되지 않은 특정 상세한 설명은 당업자의 지식 범위 내이다.
본 출원서의 도면 및 상세한 설명은 단순히 본 발명의 예시적인 실시예에 관한 것이다. 간략을 위해, 본 발명의 원리를 이용한 본 발명의 다른 실시예는 본 발명의 출원서에 특히 기술되지 않으며 도면에 의해 특히 도시되지 않는다.
도 1은 본 발명의 일실시예에 따른 제어 회로(106)를 포함하는 예시적인 바이어스 회로(102)의 회로도를 도시한다. 도 1에서, 바이어스 회로(102)는 증폭기(104)의 증폭기 트랜지스터(110)에 연결되어 여기에 베이스 바이어스 전류(108)("Ib(108)")를 공급한다. 예를 들어, 증폭기(104)는 고전력 CDMA 핸드셋 증폭기 등의 고전력 증폭기일 수도 있고, 증폭기 트랜지스터(110)는 예를 들어 대형 이종접합 바이폴라 트랜지스터("HBT")일 수도 있다. 후술되는 바와 같이, 제어 회로(106)는 바이폴라 기술에 기초하고 바이어스 회로(102) 및 증폭기(104)처럼 동일한 다이로 집적될 수 있다. 역시 후술되는 바와 같이, 제어 회로(106)는 증폭기 트랜지스터(110)의 정지 전류(112)("Icq(112)")의 동적이고 연속적인 제어를 달성하여, 전류 및 전력 소비를 상당히 감소시킨다.
도 1에 도시된 바와 같이, 바이어스 회로(102)는 바이어스 트랜지스터(114, 116, 118) 및 저항기(120, 122)를 포함한다. 바이어스 트랜지스터(114, 116, 118)은 바이폴라 트랜지스터를 포함하며, 여기서 바이어스 트랜지스터(114)의 베이스는 노드(128)에서 바이어스 트랜지스터(116)의 베이스 및 바이어스 트랜지스터(118)의 콜렉터에 접속된다. 바이어스 트랜지스터(114)는 또한 노드(126)에서 제어 회로(106) 및 바이어스 트랜지스터(118)의 베이스에 접속된 에미터를 구비한다. 바이어스 트랜지스터(118)의 에미터는 그라운드(132) 등의 기준 전압에 접속된다. 바이어스 트랜지스터(116)는 또한 노드(130)에서 증폭기 트랜지스터(110)의 베이스에 접속된다. 증폭기 트랜지스터(110)의 에미터는 그라운드(132) 등의 기준 전압에 접속된다.
일실시예에 따라, 저항기(120)는 대략 1 내지 2㏀ 이고 기준 전압("Vref")(124)와 노드(128) 양단에 접속되고, 저항기(122)는 대략 0.5 내지 1㏀ 이고 그라운드(132) 등의 기준 전압과 노드(130) 양단에 접속된다. 또다른 실시예에 따라, 저항기(122)는 생략될 수도 있고, 이 때 바이어스 트랜지스터(116)의 에미터는 증폭기 트랜지스터(110)의 베이스에만 접속된다. 노드(134, 136, 138)는 바이어스 전압에 접속될 수도 있고 공지된 바와 같이 공급 전압("VCC")에 직접 접속될 수도 있다.
제어 회로(106)는 그라운드(132) 등의 기준 전압 및 노드(126) 양단에 접속된다. 도 1에 도시된 바와 같이, 제어 회로(106)는 바이어스 제어 트랜지스터(140) 및 저항기(142, 144, 146, 148)를 포함한다. 저항기(142)는 노드(126) 및 노드(158) 양단에 접속되고 일실시예에 따라 대략 2㏀이다. 저항기(144)는 그라운드(132) 등의 기준 전압 및 노드(158) 양단에 접속되고 일실시예에 따라 대략 100㏀이다. 저항기(146)는 바이어스 제어 트랜지스터(140)의 에미터 및 그라운드(132) 등의 기준 전압 양단에 접속되고 일실시예에 따라 대략 100Ω이다. 바이어스 제어 트랜지스터(140)는 바이폴라 트랜지스터를 포함하고 노드(158)에 접속된 콜렉터 및 노드(160)에 접속된 베이스를 구비한다. 저항기(148)는 노드(160) 및 제어 전압("Vcont")(156) 양단에 접속되고 일실시예에 따라 대략 10㏀이다.
동작시, 제어 회로(106)는 Vcont(156)를 수신하고 노드(126) 및 그라운드(132) 양단에 등가 저항("Req")에 대응하는 "기준" 저항을 제공한다. Req는 바이어스 회로(102)의 상태를 결정하고, 다음으로 증폭기(104)의 Icq(112)의 상태를 결정한다. 제어 회로(106)에서, 바이어스 제어 트랜지스터(140)는 Vcont(156)에 의해 제어되는 능동 저항기로서 동작하여 Vcont(156)는 하위 레벨에서 상위 레벨로 증가하고, Req는 점차적으로 감소한다. 예를 들어, Vcont(156)는 대략 0 내지 1.1V의 하위 레벨 및 대략 2 내지 3V의 상위 레벨을 가질수도 있다. 저항기(142)는 상위 모드(high mode) 동작에 대해 Req의 1차 저항을 확립하고 높은 Vcont(156)에서 Icq(112)를 제한하도록 동작하고, 저항기(144)는 하위 모드(low mode) 동작에 대해 Req의 1차 저항을 확립하고 매우 낮은 Vcont(156)에서 베이스라인 Icq(112)에 대해 동작한다.
이에 따라, Vcont(156)는 하위 레벨로부터 증가되고, 바이어스 제어 트랜지스터(140)는 점차적으로 턴온되어, 바이어스 제어 트랜지스터(140)의 콜렉터 전류("Ic")(162)가 점차적으로 증가한다. Ic(162)가 점차적으로 증가함에 따라, 제어 회로(106)의 Req는 다이나믹하게 감소되어 제어 회로(106)는 증가된 전류(164)를 유도하여, 바이어스 트랜지스터(118)의 베이스 전류("Ib")(166) 및 Ic(168)가 감소한다. Ic(168)의 감소로 바이어스 트랜지스터(116)의 Ib(170) 및 Ic(172)가 증가하게되고, 또한 노드(130)에서 증폭기 트랜지스터(110)의 Vb가 증가하게 되고, 또한 증폭기 트랜지스터(110)의 Ib(108) 및 Icq(112)가 증가하게 된다.
제어 회로(106) 및 바이어스 회로(102)의 특정 배열로 인해, 제어 회로(106)에 의해 증폭기 트랜지스터(110)의 Vb에 대한 아날로그 제어가 상당히 향상되어, 매우 낮은 전력 레벨로부터의 연속적인 Icq(112) 천이가 제공될 수 있고, 이로 인해 상당한 전류가 절감된다. 제어 회로(106)는 바이폴라 기술에 기초하기 때문에, 제어 회로(106)는 동일한 다이에 바이어스 회로(102) 및 증폭기(104)를 집적할 수도 있어, 실질적인 비용 절감 및 상당히 감소된 디바이스 사이즈가 달성된다.
도 1에 도시된 바와 같이, 제어 회로(106)는 저항기(152) 및 다이오드(154)를 포함하는 온도 보상 회로(150)를 더 포함할 수도 있다. 저항기(152)는 노드(160) 및 다이오드(154)의 애노드 양단에 접속될 수 있고, 일실시예에 따라, 대략 2 내지 5㏀이다. 다이오드(154)는 예를 들어, HBT 다이오드일 수 있고, 그라운드(132) 등의 기준 전압에 접속된 캐소드를 더 구비할 수 있다. 온도 보상 회로(150)가 없는 경우, 고온에서, 바이어스 제어 트랜지스터(140)의 베이스-에미터 전압("Vbe")에 대응하는 필요한 전방향 바이어스 전압 강하는 바이어스 제어 트랜지스터(140)의 Ic(162)의 증가 및 대응하여 제어 회로(106)의 Req의 감소를 야기한다. 그러나, 노드(160)에서 바이어스 제어 트랜지스터(140)의 베이스에 연결된 저항기(152) 및 다이오드(154)로, 다이오드(154)는 노드(160)로부터 그라운드(132)로의 대응하는 증가된 전류(174)를 유도함으로써 Ic(162)의 임의의 증가를 오프셋한다. 이는 고온에서, 다이오드(154)에 대한 필요한 전방향 바이어스 전압이 바이어스 제어 트랜지스터(140)의 필요한 전방향 바이어스 전압 강하라는 동일한 이유로 감소하기 때문이다. 그 결과, 제어 회로(106)의 Req의 더 나은 제어 및 정확성이 고온 에서도 달성되며, 이는 전술된 바와 같이, 증폭기 트랜지스터(110)의 Vb에 대한 아날로그 제어의 상당한 향상 및 증폭기 트랜지스터(110)의 Icq(112)의 연속 제어 향상을 제공하여 전류 및 전력 소비가 상당히 감소하게 된다.
이어 도 2는 본 발명의 또다른 실시예에 따른 예시적인 제어 회로(206)를 도시한다. 제어 회로(206)는 전술된 바와 같이 도 1의 바이어스 회로(102)를 제어하는데 사용될 수도 있고 증폭기 트랜지스터(110)의 정지 전류(112)의 연속 제어를 제공하기 위해 사용될 수도 있다. 여기서, 제어 회로(206)는 도 1의 제어 회로(106)를 대체하고, 노드(226), Vcont(256) 및 그라운드(232) 각각은 도 1의 노드(126), Vcont(156) 및 그라운드(132)에 대응한다.
도 2에 도시된 바와 같이, 제어 회로(206)는 바이어스 제어 트랜지스터(240), 저항기(242, 248, 276, 278, 280) 및 다이오드(282)를 포함한다. 저항기(242)는 노드(226) 및 노드(258) 양단에 접속되고 일실시예에 따라, 대략 2㏀이다. 저항기(276)는 노드(258) 및 노드(284) 양단에 접속되고 일실시예에 따라, 대략 100㏀이다. 저항기(278)는 노드(284) 및 다이오드(282)의 애노드 양단에 접속되고 일실시예에 따라 대략 10 내지 20Ω이다. 다이오드(282)는 예를 들어, 대략 0.5V의 턴온 전방향 바이어스 전압을 갖는 쇼트키 다이오드일 수도 있고, 그라운드(232) 등의 기준 전압에 접속된 캐소드를 더 구비한다. 저항기(280)는 노드(284) 및 그라운드(232) 등의 기준 전압 양단에 접속되고 일실시예에 따라 대략 100Ω이다. 바이어스 제어 트랜지스터(240)는 바이폴라 트랜지스터를 포함하고 노드(258)에 접속된 콜렉터 및 노드(284)에 접속된 에미터를 포함한다. 저항기(248)는 바이어스 제 어 트랜지스터(240)의 베이스 및 Vcont(256) 양단에 접속되고 일실시예에 따라 대략 10㏀이다.
동작시, 제어 회로(206)는 도 1의 제어 회로(106)에 관련하여 전술된 바와 같이 실질적으로 동일한 방법으로 동작한다. 따라서, Vcont(256)가 하위 레벨로부터 증가됨에 따라, 바이어스 제어 트랜지스터(240)는 점차적으로 턴온되어, 바이어스 제어 트랜지스터(240)의 콜렉터 전류("Ic")(262)가 점차적으로 증가한다. Ic(262)가 점차적으로 증가함에 따라, 제어 회로(206)의 Req는 다이나믹하게 감소되어 제어 회로(206)는 전류(264)의 증가를 유도하고, 도 1과 관련하여 전술된 바와 같이, 노드(130)에서 증폭기 트랜지스터(110)의 Vb 증가 및 증폭기 트랜지스터(110)의 Ib(108)와 Icq(112)의 증가를 추가로 야기한다. 제어 회로(206)의 특정 배열로 인해, 제어 회로(106)에 의해 증폭기 트랜지스터(110)의 Vb에 대한 아날로그 제어가 상당히 향상되어, 매우 낮은 전력 레벨로부터 연속 Icq(112) 천이가 제공됨으로써, 상당한 전류 절감이 이루어진다.
도 2의 제어 회로(206)는 노드(284) 및 그라운드(232) 양단에 접속된 저항기(278) 및 다이오드(282)를 더 포함한다. 상기 특정 배열에서, 저항기(278) 및 다이오드(282)는 상위 모드 동작에 대해 매우 높은 Vcont(252)를 가져야 하는 필요 조건을 줄이기 위해 동작한다. 또다른 실시예에 따라, 도 1의 온도 보상 회로(150)는 도 2의 바이어스 제어 트랜지스터(240)의 베이스 및 저항기(248) 사이에 접속되어 전술된 바와 같이 증폭기 트랜지스터(110)의 정지 전류(112)의 연속 제어의 향상 및 온도 보상을 제공할 수 있다.
도 3은 본 발명의 또다른 일실시예에 따른 예시적인 제어 회로(306)를 도시한다. 제어 회로(306)는 전술된 바와 같이 도 1의 바이어스 회로(102)를 제어하고 증폭기 트랜지스터(110)의 정지 전류(112)의 연속 제어를 제공하는데 사용될 수도 있고, 여기서 제어 회로(306)는 도 1의 제어 회로(106)를 대체한다.
도 3에서, Vcont(356), 노드(326), 그라운드(332), 바이어스 제어 트랜지스터(340) 및 저항기(342, 344, 336, 348) 각각은 도 1의 Vcont(156), 노드(126), 그라운드(132), 바이어스 제어 트랜지스터(140) 및 저항기(142, 144, 136, 148)에 대응한다. 또한 도 3에 도시된 바와 같이, 온도 보상 회로(350)는 노드(360)에서 바이어스 제어 트랜지스터(340)의 베이스에 접속된다. 온도 보상 회로(350)는 저항기(352) 및 다이오드(353, 355)를 포함한다. 저항기(352)는 노드(360) 및 다이오드(353)의 애노드 양단에 접속된다. 다이오드(353)의 캐소드는 다이오드(355)의 애노드에 접속되고, 다이오드(355)의 캐소드는 그라운드(332) 등의 기준 전압에 접속된다. 다이오드(353, 355)는 예를 들어, 쇼트키 다이오드일 수도 있고, 각 다이오드(353, 355)는 대략 0.5V의 턴온 전방향 바이어스 전압을 갖는다. 이런 방식으로, 다이오드(353, 355)는 대략 1 내지 1.2 V의 기능상 등가의 턴온 전방향 바이어스 전압(즉, 다이오드(353)의 애노드 및 다이오드(355)의 캐소드 양단에서 측정된 전압)을 갖는다. 따라서, 제어 회로(306)의 동작은 도 1의 제어 회로(106)와 관련하여 전술된 것과 실질적으로 동일한 방법으로 동작한다.
요약하면, 고전력 증폭기에 대한 정지 전류 제어 회로는 본 발명의 다양한 실시예에 따라 달성됨으로써, 증폭기의 정지 전류에 대해 상당한 아날로그 연속 제 어가 달성되어, 특히 하위 모드 동작에서 전류 및 전력 소비가 상당히 감소된다. 또한, 향상된 온도 보상이 본 발명의 제어 회로에 의해 달성되어, 증폭기의 정지 전류에 대한 제어가 향상된다. 또한, 본 발명의 제어 회로는 바이폴라 기술에 기초하여, 제어 회로가 바이어스 회로 및 증폭기처럼 동일한 다이로 집적되도록 하여 상당한 비용 절감 및 디바이스 사이즈 감소를 야기한다.
전술된 본 발명의 예시적인 실시예로부터 다양한 기술이 본 발명의 범위를 벗어나지 않고 본 발명의 개념을 실시하는데 사용될 수 있다. 또한, 본 발명이 특정 실시예를 특히 참고하여 기술되었으나, 당업자는 본 발명의 정신 및 범위를 벗어나지 않고 형식 및 상세한 내용에 변경이 있을 수 있음을 인식할 것이다. 예를 들어, 전술된 바와 같이 바이어스 회로(102) 및 제어 회로(106, 206, 306)에 대한 특정 저항 값은 본 발명의 범위를 벗어나지 않고 수정될 수 있다. 전술된 예시적인 실시예는 전술된 바와 같이 모든 점에서 고려되고 제한적이지 않다. 또한 본 발명은 전술된 특정의 예시적인 실시예에 한정되지 않고, 본 발명의 범위를 벗어나지 않고 다양한 재구성, 수정 및 대체가 가능함이 이해될 것이다.
따라서, 고전력 증폭기용 정지 전류 제어 회로가 설명되었다.

Claims (20)

  1. 바이어스 회로에 대한 바이어스 제어 회로에 있어서,
    상기 바이어스 회로는 증폭기 트랜지스터에 연결되고, 제1 바이어스 트랜지스터, 제2 바이어스 트랜지스터 및 제3 바이어스 트랜지스터를 더 포함하고, 상기 증폭기 트랜지스터의 베이스는 상기 제2 바이어스 트랜지스터의 에미터에 연결되고, 상기 제2 바이어스 트랜지스터의 베이스는 상기 제1 바이어스 트랜지스터의 베이스 및 상기 제3 바이어스 트랜지스터의 콜렉터에 연결되고, 상기 제3 바이어스 트랜지스터의 베이스는 제1 노드에서 상기 제1 바이어스 트랜지스터의 에미터 및 상기 바이어스 제어 회로에 연결되고, 상기 바이어스 제어 회로는
    제어 전압에 연결되는 베이스, 상기 제1 노드에 연결되는 콜렉터 및 기준 전압에 연결되는 에미터를 구비한 바이어스 제어 트랜지스터를 포함하고,
    상기 바이어스 제어 트랜지스터는 상기 제어 전압에 응답하여 상기 바이어스 제어 회로의 등가 저항을 능동적으로 조정하고, 상기 등가 저항은 상기 제 1 노드와 기준 전압 사이에서 확립되는 것을 특징으로 하는 바이어스 제어 회로.
  2. 제1항에 있어서, 상기 제어 전압이 증가될 때 상기 등가 저항은 점차적으로 감소되는 것을 특징으로 하는 바이어스 제어 회로.
  3. 제1항에 있어서, 상기 제어 전압이 증가될 때 상기 바이어스 제어 회로에 의해 유도된 전류는 점차적으로 증가되는 것을 특징으로 하는 바이어스 제어 회로.
  4. 제1항에 있어서, 상기 제어 전압이 증가될 때 상기 증폭기 트랜지스터의 정지 전류는 점차적으로 증가되는 것을 특징으로 하는 바이어스 제어 회로.
  5. 제1항에 있어서, 상기 바이어스 제어 회로, 상기 바이어스 회로 및 상기 증폭기 트랜지스터는 단일 다이에 집적되는 것을 특징으로 하는 바이어스 제어 회로.
  6. 제1항에 있어서, 상기 증폭기 트랜지스터는 고전력 CDMA 트랜지스터인 것을 특징으로 하는 바이어스 제어 회로.
  7. 제1항에 있어서, 상기 기준 전압은 그라운드인 것을 특징으로 하는 바이어스 제어 회로.
  8. 바이어스 회로에 대한 바이어스 제어 회로에 있어서,
    상기 바이어스 회로는 증폭기 트랜지스터에 연결되고, 제1 바이어스 트랜지스터, 제2 바이어스 트랜지스터 및 제3 바이어스 트랜지스터를 더 포함하고, 상기 증폭기 트랜지스터의 베이스는 상기 제2 바이어스 트랜지스터의 에미터에 연결되고, 상기 제2 바이어스 트랜지스터의 베이스는 상기 제1 바이어스 트랜지스터의 베이스 및 상기 제3 바이어스 트랜지스터의 콜렉터에 연결되고, 상기 제3 바이어스 트랜지스터의 베이스는 제1 노드에서 상기 제1 바이어스 트랜지스터의 에미터 및 상기 바이어스 제어 회로에 연결되고, 상기 바이어스 제어 회로는
    베이스, 콜렉터 및 에미터를 구비한 바이어스 제어 트랜지스터;
    상기 바이어스 제어 트랜지스터의 콜렉터 및 상기 제1 노드의 양단에 접속된 제1 저항기;
    상기 바이어스 제어 트랜지스터의 콜렉터 및 제1 기준 전압 양단에 접속된 제2 저항기;
    상기 바이어스 제어 트랜지스터의 에미터 및 상기 제1 기준 전압의 양단에 접속된 제3 저항기; 및
    제어 전압 및 상기 바이어스 제어 트랜지스터의 베이스 양단에 접속된 제4 저항기를 포함하며,
    상기 바이어스 제어 트랜지스터가 상기 제어 전압에 응답하여 상기 바이어스 제어 회로의 등가 저항을 능동적으로 조정하고, 상기 등가 저항이 상기 제1 노드 및 상기 제1 기준 전압 사이에서 확립되는 것을 특징으로 하는 바이어스 제어 회로.
  9. 제8항에 있어서, 각각의 상기 증폭기 트랜지스터, 상기 제1 바이어스 트랜지스터, 상기 제2 바이어스 트랜지스터, 상기 제3 바이어스 트랜지스터 및 상기 바이어스 제어 트랜지스터는 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 바이어스 제어 회로.
  10. 제9항에 있어서, 상기 증폭기 트랜지스터, 상기 제1 바이어스 트랜지스터, 상기 제2 바이어스 트랜지스터, 상기 제3 바이어스 트랜지스터 및 상기 바이어스 제어 트랜지스터는 단일 다이에 집적되는 것을 특징으로 하는 바이어스 제어 회로.
  11. 제8항에 있어서, 상기 제1 바이어스 트랜지스터의 베이스 및 제2 기준 전압 양단에 접속된 제5 저항기 및 상기 제2 바이어스 트랜지스터의 에미터 및 제1 기준 전압 양단에 접속된 제6 저항기를 더 포함하는 것을 특징으로 하는 바이어스 제어 회로.
  12. 제8항에 있어서, 제5 저항기 및 하나 이상의 다이오드를 포함하는 온도 보상 회로를 더 포함하며, 상기 제5 저항기의 제1 단부가 상기 바이어스 제어 트랜지스터의 베이스에 접속되고, 상기 제5 저항기의 제2 단부가 상기 하나 이상의 다이오드의 애노드에 접속되고, 상기 하나 이상의 다이오드의 캐소드가 상기 제1 기준 전압에 접속되는 것을 특징으로 하는 바이어스 제어 회로.
  13. 제12항에 있어서, 상기 하나 이상의 다이오드는 HBT 다이오드를 포함하는 것을 특징으로 하는 바이어스 제어 회로.
  14. 제8항에 있어서, 제5 저항기와 제1 및 제2 쇼트키 다이오드를 포함하는 온도 보상 회로를 더 포함하며, 상기 제5 저항기의 제1 단부가 상기 바이어스 제어 트랜 지스터의 베이스에 접속되고, 상기 제5 저항기의 제2 단부가 상기 제1 쇼트키 다이오드의 애노드에 접속되고, 상기 제1 쇼트키 다이오드의 캐소드가 상기 제2 쇼트키 다이오드의 애노드에 접속되고, 상기 제2 쇼트키 다이오드의 캐소드가 상기 제1 기준 전압에 접속되는 것을 특징으로 하는 바이어스 제어 회로.
  15. 바이어스 회로에 대한 바이어스 제어 회로에 있어서,
    상기 바이어스 회로는 증폭기 트랜지스터에 연결되고, 제1 바이어스 트랜지스터, 제2 바이어스 트랜지스터 및 제3 바이어스 트랜지스터를 더 포함하고, 상기 증폭기 트랜지스터의 베이스는 상기 제2 바이어스 트랜지스터의 에미터에 연결되고, 상기 제2 바이어스 트랜지스터의 베이스는 상기 제1 바이어스 트랜지스터의 베이스 및 상기 제3 바이어스 트랜지스터의 콜렉터에 연결되고, 상기 제3 바이어스 트랜지스터의 베이스는 제1 노드에서 상기 제1 바이어스 트랜지스터의 에미터 및 상기 바이어스 제어 회로에 연결되고, 상기 바이어스 제어 회로는
    베이스, 콜렉터 및 에미터를 구비한 바이어스 제어 트랜지스터;
    상기 바이어스 제어 트랜지스터의 콜렉터 및 상기 제1 노드의 양단에 접속된 제1 저항기;
    상기 바이어스 제어 트랜지스터의 콜렉터 및 상기 바이어스 제어 트랜지스터의 에미터 양단에 접속된 제2 저항기;
    상기 바이어스 제어 트랜지스터의 에미터 및 제1 기준 전압의 양단에 접속된 제3 저항기;
    상기 바이어스 제어 트랜지스터의 에미터 및 상기 제1 기준 전압에 접속된 캐소드를 구비한 제1 다이오드의 애노드 양단에 접속된 제4 저항기;
    제어 전압 및 상기 바이어스 제어 트랜지스터의 베이스 양단에 접속된 제5 저항기를 포함하며,
    상기 바이어스 제어 트랜지스터가 상기 제어 전압에 응답하여 상기 바이어스 제어 회로의 등가 저항을 능동적으로 조정하고, 상기 등가 저항이 상기 제1 노드 및 상기 제1 기준 전압 사이에서 확립되는 것을 특징으로 하는 바이어스 제어 회로.
  16. 제15항에 있어서, 각각의 상기 증폭기 트랜지스터, 상기 제1 바이어스 트랜지스터, 상기 제2 바이어스 트랜지스터, 상기 제3 바이어스 트랜지스터 및 상기 바이어스 제어 트랜지스터는 바이폴라 트랜지스터를 포함하는 것을 특징으로 하는 바이어스 제어 회로.
  17. 제16항에 있어서, 상기 증폭기 트랜지스터, 상기 제1 바이어스 트랜지스터, 상기 제2 바이어스 트랜지스터, 상기 제3 바이어스 트랜지스터 및 상기 바이어스 제어 트랜지스터는 단일 다이에 집적되는 것을 특징으로 하는 바이어스 제어 회로.
  18. 제15항에 있어서, 상기 제1 바이어스 트랜지스터의 베이스 및 제2 기준 전압 양단에 접속된 제6 저항기 및 상기 제2 바이어스 트랜지스터의 에미터 및 제1 기준 전압 양단에 접속된 제7 저항기를 더 포함하는 것을 특징으로 하는 바이어스 제어 회로.
  19. 제15항에 있어서, 제6 저항기 및 하나 이상의 추가 다이오드를 포함하는 온도 보상 회로를 더 포함하며, 상기 제6 저항기의 제1 단부가 상기 바이어스 제어 트랜지스터의 베이스에 접속되고, 상기 제6 저항기의 제2 단부가 상기 하나 이상의 추가 다이오드의 애노드에 접속되고, 상기 하나 이상의 추가 다이오드의 캐소드가 상기 제1 기준 전압에 접속되는 것을 특징으로 하는 바이어스 제어 회로.
  20. 제15항에 있어서, 상기 제1 기준 전압은 그라운드인 것을 특징으로 하는 바이어스 제어 회로.
KR1020067003619A 2003-09-08 2004-07-27 고전력 증폭기용 정지 전류 제어 회로 Expired - Lifetime KR100824561B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/658,234 2003-09-08
US10/658,234 US6992524B2 (en) 2003-09-08 2003-09-08 Quiescent current control circuit for high-power amplifiers

Publications (2)

Publication Number Publication Date
KR20060034732A KR20060034732A (ko) 2006-04-24
KR100824561B1 true KR100824561B1 (ko) 2008-04-24

Family

ID=34226742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003619A Expired - Lifetime KR100824561B1 (ko) 2003-09-08 2004-07-27 고전력 증폭기용 정지 전류 제어 회로

Country Status (8)

Country Link
US (1) US6992524B2 (ko)
EP (1) EP1664965B1 (ko)
JP (1) JP2007504769A (ko)
KR (1) KR100824561B1 (ko)
CN (1) CN100483288C (ko)
AT (1) ATE459906T1 (ko)
DE (1) DE602004025828D1 (ko)
WO (1) WO2005027188A2 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704686B1 (ko) * 2004-09-14 2007-04-06 아바고테크놀로지스코리아 주식회사 다이오드 전압제어를 통한 전력증폭기의 온도보상회로
KR100654646B1 (ko) * 2004-10-11 2006-12-08 아바고테크놀로지스코리아 주식회사 전력증폭기의 온도보상 바이어스 회로
JP2007258949A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US9197132B2 (en) 2006-12-01 2015-11-24 Flextronics International Usa, Inc. Power converter with an adaptive controller and method of operating the same
US7408755B1 (en) * 2007-06-12 2008-08-05 Honeywell International Inc. Advanced inrush/transient current limit and overload/short circuit protection method and apparatus for DC voltage power supply
JP5138287B2 (ja) * 2007-06-27 2013-02-06 三菱電機株式会社 ゲート駆動装置
TWI353700B (en) * 2008-01-28 2011-12-01 Sunonwealth Electr Mach Ind Co Motor driver for transient voltage suppression
CN101515717B (zh) * 2008-02-20 2012-07-18 建准电机工业股份有限公司 具瞬间高电压防护的马达驱动电路
US7768353B2 (en) 2008-06-13 2010-08-03 Samsung Electro-Mechanics Company, Ltd. Systems and methods for switching mode power amplifier control
CN102342008B (zh) 2009-01-19 2016-08-03 伟创力国际美国公司 用于功率转换器的控制器
US9019061B2 (en) 2009-03-31 2015-04-28 Power Systems Technologies, Ltd. Magnetic device formed with U-shaped core pieces and power converter employing the same
US8643222B2 (en) 2009-06-17 2014-02-04 Power Systems Technologies Ltd Power adapter employing a power reducer
US9077248B2 (en) 2009-06-17 2015-07-07 Power Systems Technologies Ltd Start-up circuit for a power adapter
US7876157B1 (en) 2009-08-04 2011-01-25 Skyworks Solutions, Inc. Power amplifier bias circuit having controllable current profile
US8638578B2 (en) 2009-08-14 2014-01-28 Power System Technologies, Ltd. Power converter including a charge pump employable in a power adapter
US8976549B2 (en) 2009-12-03 2015-03-10 Power Systems Technologies, Ltd. Startup circuit including first and second Schmitt triggers and power converter employing the same
US8787043B2 (en) 2010-01-22 2014-07-22 Power Systems Technologies, Ltd. Controller for a power converter and method of operating the same
US9246391B2 (en) 2010-01-22 2016-01-26 Power Systems Technologies Ltd. Controller for providing a corrected signal to a sensed peak current through a circuit element of a power converter
WO2011116225A1 (en) 2010-03-17 2011-09-22 Power Systems Technologies, Ltd. Control system for a power converter and method of operating the same
WO2012111274A1 (ja) 2011-02-14 2012-08-23 パナソニック株式会社 高周波電力増幅器
US8792257B2 (en) 2011-03-25 2014-07-29 Power Systems Technologies, Ltd. Power converter with reduced power dissipation
CN102332473A (zh) * 2011-09-20 2012-01-25 彭艳兵 一种低压降有源二极管
US8792256B2 (en) 2012-01-27 2014-07-29 Power Systems Technologies Ltd. Controller for a switch and method of operating the same
US9190898B2 (en) 2012-07-06 2015-11-17 Power Systems Technologies, Ltd Controller for a power converter and method of operating the same
US9240712B2 (en) 2012-12-13 2016-01-19 Power Systems Technologies Ltd. Controller including a common current-sense device for power switches of a power converter
DE102013104899B4 (de) * 2013-05-13 2020-04-02 Power Systems Technologies, Ltd. Steuerung für einen Schalter und Verfahren zu dessen Betrieb sowie Leistungswandler mit derartiger Steuerung
US9300206B2 (en) 2013-11-15 2016-03-29 Power Systems Technologies Ltd. Method for estimating power of a power converter
CN104104229B (zh) * 2014-07-25 2016-08-31 电子科技大学 一种静态电流控制装置
CN106803747B (zh) * 2015-12-01 2020-03-03 唯捷创芯(天津)电子技术股份有限公司 多模功率放大器模组、芯片及通信终端
CN106208983B (zh) * 2016-06-30 2021-07-16 唯捷创芯(天津)电子技术股份有限公司 面向时分复用的多模功率放大器模组、芯片及通信终端
CN111552343B (zh) * 2020-05-22 2022-08-16 聚洵半导体科技（上海）有限公司 一种低电压小电流偏置电流电路
CN112803905B (zh) * 2021-04-14 2021-09-28 广州慧智微电子有限公司 一种补偿电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437647B1 (en) * 2001-01-30 2002-08-20 Conexant Systems, Inc. Current mirror compensation system for power amplifiers
US6496073B2 (en) * 2001-03-26 2002-12-17 Skyworks Solutions, Inc. Digitally controlled bias circuit for amplifiers
US6617928B2 (en) 2000-10-06 2003-09-09 Skyworks Solutions, Inc. Configurable power amplifier and bias control

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922773B2 (ja) * 1997-11-27 2007-05-30 三菱電機株式会社 電力増幅器
DE59900409D1 (de) 1998-03-18 2001-12-13 Siemens Ag Verfahren und vorrichtung zur ermittlung einer störung eines technischen systems
JP3471648B2 (ja) * 1999-02-26 2003-12-02 富士通カンタムデバイス株式会社 パワーアンプ回路及びそのバイアス回路
JP3532834B2 (ja) * 2000-06-27 2004-05-31 富士通カンタムデバイス株式会社 高周波増幅器バイアス回路、高周波電力増幅器および通信装置
US6359516B1 (en) * 2000-07-21 2002-03-19 Philips Electronics North America Corporation High-frequency amplifier circuit with independent control of quiescent current and bias impedance
US6452454B1 (en) * 2000-11-13 2002-09-17 Conexant Systems, Inc. Temperature compensation module
US6556082B1 (en) * 2001-10-12 2003-04-29 Eic Corporation Temperature compensated current mirror
KR100460721B1 (ko) * 2002-06-29 2004-12-08 학교법인 한국정보통신학원 전력 증폭기의 동작전류 제어 회로
US6946911B2 (en) * 2003-08-08 2005-09-20 Skyworks Solutions, Inc. Temperature-insensitive bias circuit for high-power amplifiers
JP2005101734A (ja) * 2003-09-22 2005-04-14 Toshiba Corp 高出力増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617928B2 (en) 2000-10-06 2003-09-09 Skyworks Solutions, Inc. Configurable power amplifier and bias control
US6437647B1 (en) * 2001-01-30 2002-08-20 Conexant Systems, Inc. Current mirror compensation system for power amplifiers
US6496073B2 (en) * 2001-03-26 2002-12-17 Skyworks Solutions, Inc. Digitally controlled bias circuit for amplifiers

Also Published As

Publication number Publication date
KR20060034732A (ko) 2006-04-24
CN100483288C (zh) 2009-04-29
US6992524B2 (en) 2006-01-31
WO2005027188A3 (en) 2005-06-02
DE602004025828D1 (de) 2010-04-15
JP2007504769A (ja) 2007-03-01
EP1664965A4 (en) 2007-10-10
EP1664965A2 (en) 2006-06-07
WO2005027188A2 (en) 2005-03-24
US20050052224A1 (en) 2005-03-10
EP1664965B1 (en) 2010-03-03
CN1846185A (zh) 2006-10-11
ATE459906T1 (de) 2010-03-15

Similar Documents

Publication Publication Date Title
KR100824561B1 (ko) 고전력 증폭기용 정지 전류 제어 회로
CN110120788B (zh) 一种用于功率放大器的偏置电路及功率放大器
KR100460721B1 (ko) 전력 증폭기의 동작전류 제어 회로
US7768354B2 (en) Radio-frequency power amplifier
US6549076B2 (en) High-output amplifier
US7936219B2 (en) Power amplifier bias circuit
JP4074260B2 (ja) 電力増幅器
JP2004343244A (ja) 高周波増幅回路
KR100661704B1 (ko) 고전력 증폭기용 온도-보상형 바이어스 회로
US8917144B2 (en) Power amplifier
US7057462B2 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
US6750718B2 (en) Radio-frequency amplifier
US20050174177A1 (en) High-frequency integrated circuit device having high efficiency at the time of low power output
JP5709431B2 (ja) 電力増幅器
US6809593B1 (en) Power amplifier device and method thereof
JP5448044B2 (ja) 高周波増幅回路および通信機器
JP2006067379A (ja) 高周波電力増幅器
US10095259B1 (en) Circuit arrangement for compensating current variations in current mirror circuit
WO2024202353A1 (ja) 高周波電力増幅器
JP3864477B2 (ja) 高周波回路
KR20020057395A (ko) 이동통신 단말기용 절전형 전력증폭 바이어스 회로
JP2006032993A (ja) 増幅装置
JP2003198269A (ja) 増幅装置及びそれを用いた通信装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20060222

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061207

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070823

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080117

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080417

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080418

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110407

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120405

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130408

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140407

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160407

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170410

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170410

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180404

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180404

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190409

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20190409

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200414

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210406

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20230405

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20250127

Termination category: Expiration of duration