[go: up one dir, main page]

KR100822745B1 - 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자 - Google Patents

다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자 Download PDF

Info

Publication number
KR100822745B1
KR100822745B1 KR1020060121989A KR20060121989A KR100822745B1 KR 100822745 B1 KR100822745 B1 KR 100822745B1 KR 1020060121989 A KR1020060121989 A KR 1020060121989A KR 20060121989 A KR20060121989 A KR 20060121989A KR 100822745 B1 KR100822745 B1 KR 100822745B1
Authority
KR
South Korea
Prior art keywords
semiconductor
oxide
nanowire
manufacturing
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060121989A
Other languages
English (en)
Inventor
이정호
엄한돈
서홍석
정양규
지상원
박광태
정진영
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060121989A priority Critical patent/KR100822745B1/ko
Application granted granted Critical
Publication of KR100822745B1 publication Critical patent/KR100822745B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계; 상기 반도체 산화물 도트에 이온을 주입하는 단계; 및 산화물 보조 성장법(OAG)을 이용하여 반도체 기판으로부터 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;를 거쳐 제조되는 반도체 나노선 및 이의 제조방법과, 이를 포함하여 제조되는 반도체 소자에 관한 것이다.
본 발명에 따른 반도체 나노선의 제조방법은 양극 산화만으로 고밀도로 정렬된 반도체 산화물 도트의 형성이 가능하여 공정이 단순화되고 위치 제어가 용이하다. 이 방법으로 제조된 반도체 나노선은 직경이 작고 높은 직진성을 가져 반도체 소자, 특히 기판 수직형 반도체 소자에 바람직하게 적용된다.
나노 템플레이트, 양극 산화, 산화물 보조 성장법, 반도체 나노선, 반도체 소자

Description

다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체 소자{SEMICONDUCTOR NANOWIRE BY POROUS NANOTEMPLATE, A METHOD FOR MANUFACTURING THEREOF, AND A SEMICONDUCTOR DEVICE COMPRISING THE SAME}
도 1은 본 발명의 일 실시예에 따른 반도체 나노선의 제조방법을 보여주는 순서도이다.
도 2는 반도체 기판으로 실리콘 기판을 사용한 경우 다공성 나노 템플레이트와 실리콘 산화물 도트의 형성 단계를 보여주는 모식도이다.
도 3은 다공성 나노 템플레이트를 형성하는 과정에서 기공 부분의 고해상 투과전자현미경(High Resolution Transmission Electron Microscopy, HRTEM) 사진이다.
도 4는 반도체 기판으로 실리콘 기판을 사용한 경우 실리콘 나노선의 성장을 보여주는 모식도이다.
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 보여주는 순서도이다.
도 6은 본 발명의 제1 구현예에 따른 반도체 소자를 보여주는 모식도이다.
도 7은 본 발명의 제2 구현예에 따른 반도체 소자를 보여주는 모식도이다.
도 8은 본 발명의 제3 구현예에 따른 반도체 소자를 보여주는 모식도이다.
본 발명은 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체 소자에 관한 것으로, 더욱 상세하게는 직경이 작고 높은 직진성을 가질 뿐만 아니라 위치 제어가 용이하여 반도체 소자에 바람직하게 적용되는 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체 소자에 관한 것이다.
최근 반도체 소자의 고집적화 및 소형화의 요구에 따라 나노점(nanodot), 나노선(nanowire), 나노튜브(nanotube)와 같은 나노 구조물에 대한 연구가 활발히 진행되고 있다.
기존에 반도체 나노선은 산화물 보조 성장법(Oxide Assisted Growth; 이하 ‘OAG’라 한다)법과 증기-액체-고체(vapor-liquid-solid, 이하 ‘VLS’라 한다) 성장방법을 주로 이용하여 제조되고 있다.
OAG 성장법은 SiO2를 함유하는 Si 타겟을 기화시켜 그 증기를 실리콘 기판 위에 증착시키고, 실리콘 서브-옥사이드 클러스터(silicon sub-oxide cluster)를 형성한다. 상기 실리콘 서브-옥사이드 클러스터는 다른 클러스터와 결합 반응성이 높고 불안정한 상태를 가짐에 따라 나노선 성장을 위한 핵으로 작용한다. 이때 상기 결합 반응성은 클러스터 내에 원소의 조성에 따라 다르며, 실리콘 원자의 조성 이 높은 경우 Si-Si 결합하는 경향이 있고 산소 원자의 조성이 높은 경우 Si-O 결합이 우선시 된다. 따라서 실리콘 서브-옥사이드 클러스터를 나노선 성장의 핵으로 이용하기 위해 상기 실리콘 서브-옥사이드 클러스터 내 Si 원소의 조성이 더욱 높이는 것이 필요하다.
이때, Si 조성이 높은 실리콘 서브-옥사이드 클러스터가 존재하는 실리콘 기판에 지속적으로 SiO 증기(vapor)를 불어 넣어주면, Si-Si 결합이 일어나 실리콘 나노선이 성장하고, 산소 원자는 표면으로 이동하여 실리콘 산화막(silicon oxide sheath)을 형성한다.
한편 VLS 성장법은 금속 입자 촉매를 사용하여 반도체 나노선을 성장시키는 방법이다. 부연하면, 소스 가스가 액체 상태의 금속 입자에서 해리되며, 이렇게 해리된 실리콘 원자는 금속 입자 내로 확산되고, 이러한 확산이 지속적으로 수행됨에 따라 금속 입자가 과포화된다. 그 결과 실리콘 원자가 석출되고 이들이 실리콘 나노선으로 성장하게 된다.
이때 금속 입자 촉매는 실리콘 나노선의 머리 부분에 존재할 뿐만 아니라 나노선의 성장 과정 중 나노선 전체에 걸쳐 미세한 양으로 확산된다. 이에 따라 VLS 성장법으로 제조된 나노선을 이용하여 제조된 반도체 소자는 상기 금속 입자 촉매에 대한 나노선의 오염 문제를 피할 수 없다.
이와 달리 OAG 성장법의 경우 다른 종의 원소를 사용하지 않음에 따라 이러한 오염 문제가 근본적으로 차단되나, 이 방법으로 제조된 나노선은 직진성이 확보되지 않고 서로 뒤엉키는 구조를 갖는 경향이 있다. 그 결과 OAG 성장법으로 제조 된 반도체 나노선을 반도체 소자로 사용하는데에 어려움이 있다.
이러한 문제 이외에도 VLS 성장법과 OAG 성장법으로 제조되는 나노선은 나노선의 성장이 이루어지는 위치 제어가 매우 곤란한 문제가 있다.
특히 OAG 성장법의 경우 나노선 성장을 위한 핵인 실리콘 서브-옥사이드 클러스터의 형성은 기판 위에 물리적 기상 증착법(physical vapor deposition, PVD)을 이용하여 증착한다. 그러나 증착을 통한 클러스터의 형성은 위치 제어에 어려움이 있어 나노선의 제어에 용이하지 않다.
상기 위치 제어는 기존 반도체 공정에서 사용되는 리소그래피 기술을 이용하여 여러 고정의 패턴 공정을 거쳐 선택적인 증착을 통해 수행될 수 있다. 그 결과 실리콘 서브-옥사이드 클러스터의 정확한 위치 지정이 가능해지나, 공정이 복잡하고 그만큼 비용이 증가되는 문제점이 있다.
본 발명의 목적은 다공성 나노 템플레이트를 이용하여 직경이 작으며, 직진성이 우수하고 위치 선정이 용이한 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 제공하는 것이다.
본 발명의 다른 목적은 상기 반도체 나노선을 포함하는 반도체 소자 및 이의 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은
반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이 트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계;
상기 반도체 산화물 도트에 이온을 주입하는 단계; 및
산화물 보조 성장법(Oxide Assisted Growth; OAG)을 이용하여 반도체 기판으로부터 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;를 포함하는 반도체 나노선의 제조방법을 제공한다.
이때 상기 반도체는 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로 Si가 가능하다.
상기 다공성 나노 템플레이트는 반도체 기판 상에 알루미늄 박막을 증착하고, 상기 알루미늄 박막을 양극 산화시켜 정렬도가 높은 나노 기공이 형성된 다공성 알루미늄 산화물이 형성되고, 상기 양극 산화를 1회 이상 수행하여 상기 다공성 알루미늄 산화물의 기공이 반도체 기판까지 연결되도록 수행하여 제조한다.
상기 반도체 산화물 도트는 다공성 나노 템플레이트와 동시에 형성되며, 이는 상기 다공성 나노 템플레이트 나노 기공 사이로 양극 산화 전해질로 사용된 산성 용액이 침투하고, 상기 침투된 산성 용액에 의해 반도체 기판이 산화되어 형성된다.
또한 본 발명은 상기 단계를 거쳐 제조된 반도체 나노선을 제공한다.
또한 본 발명은 상기 제조된 반도체 나노선을 포함하는 반도체 소자를 제공한다.
이때 상기 반도체 소자는 전술한 단계를 거쳐 제조된 반도체 나노선 표면에 게이트 절연막을 형성하는 단계; 및 상기 반도체 나노선 사이에 소스/게이트/드레인 영역을 포함하는 채널을 형성하는 단계를 포함하여 제조한다.
이하 본 발명을 더욱 상세히 설명한다.
본 발명에 의해 제조된 반도체 나노선은 직경이 작고 높은 직진성을 가져 반도체 소자에 바람직하게 적용한다. 특히 본 발명에 의한 반도체 나노선의 제조는 나노선의 성장 위치를 용이하게 조절할 수 있을 뿐만 아니라 나노선의 입경 또한 조절이 가능하다.
본 발명에 따른 반도체 나노선은 반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계; 및
상기 반도체 산화물 도트에 이온을 주입하는 단계; 및
산화물 보조 성장법을 이용하여 반도체 기판으로부터 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;를 거쳐 제조한다.
다공성 나노 템플레이트 기술은 ‘양극 산화 알루미나 나노 템플레이트(Anodic alumina oxide nanotemplate, AAO nanotemplate)’라고도 한다.
상기 다공성 나노 템플레이트는
반도체 기판 상에 알루미늄 박막을 증착하고,
양극 산화에 의해 상기 알루미늄 박막을 다공성 알루미늄 산화물로 산화되어 정렬도가 높은 나노 기공이 형성된 다공성 알루미늄 산화물이 형성되고,
상기 양극 산화를 1회 이상 수행하여 상기 다공성 알루미늄 산화물의 나노 기공이 반도체 기판까지 연결되도록 수행하여 제조한다.
특히 본 발명에서는 양극 산화에 의해 상기 다공성 나노 템플레이트의 형성과 동시에 이의 나노 기공 하부에 반도체 산화물 도트가 형성된다. 상기 반도체 산화물 도트는 다공성 나노 템플레이트 사이로 산성 용액이 침투하고, 상기 침투된 산성 용액에 의해 반도체 기판이 산화되어 형성된다. 이때 다공성 나노 템플레이트의 정렬도를 더욱 높이기 위해 상기 양극 산화를 1회 이상, 바람직하기로 2회 이상 수행한다.
상기 반도체 산화물 도트에 이온을 주입하여 반도체 물질의 조성이 높은 산화물을 형성하고, 이를 핵 성장 위치로 하여 반도체 기판으로부터 나노선이 성장된다.
이하 본 발명에 따른 양극 산화와 산화물 보조 성장법에 의한 반도체 나노선의 성장 단계를 더욱 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 반도체 나노선의 제조방법을 보여주는 순서도이다.
도 1을 참조하면, 상기 반도체 나노선은
S1) 반도체 기판 상에 알루미늄 박막을 증착하는 단계;
S2) 상기 알루미늄 박막을 양극 산화시켜 다공성 나노 템플레이트를 형성하는 단계, 이때 상기 다공성 나노 템플레이트의 나노 기공 하부에 반도체 산화물 도트(dot)가 형성되고,
S3) 상기 반도체 산화물 도트에 이온을 주입하는 단계,
S4) 산화물 보조 성장법에 의해 상기 반도체 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계, 및
S5) 상기 다공성 나노 템플레이트를 제거하는 단계를 거쳐 제조한다.
먼저, S1)에서는 반도체 기판 상에 알루미늄을 증착하여 알루미늄 박막을 형성한다.
상기 반도체 기판은 반도체 소자에 사용되는 통상의 재질이 가능하며, 대표적으로 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로 Si가 가능하다.
이때 알루미늄 박막의 증착은 본 발명에서 한정하지 않으며, 통상적인 증착 방법을 이용하여 수행한다. 대표적으로 스퍼터링, 이온빔 증착법, 열기화 증착법, 화학적 증착법, 및 플라즈마 증착법으로 이루어진 군에서 선택된 1종의 방법으로 수행하며, 700 내지 1,000 nm의 두께로 형성한다.
이때 상기 알루미늄 박막 대신 Ti, Mg, Zn, Zr, Hf 및 이들과 Al의 합금 등의 금속이 가능하며, 폴리스티렌/폴리메틸메타크릴레이트(PS/PMMA)와 같은 고분자 소재도 가능하나, 다공성 나노 템플레이트의 정렬도면에서 아직까지 알루미늄이 가장 우수하다.
상기 알루미늄 박막은 다공성 나노 템플레이트의 형성 기술에 따라 자기 정 렬되는 나노 기공을 형성한다. 또한, 양극 산화를 조절하여 기공 하부의 알루미늄 산화물 저항층(barrier layer)이 제거되어 나노 기공과 반도체 기판이 연결될 수 있도록 하는 것이 바람직하다.
이때 필요한 경우 반도체 기판 상에 형성된 자연 산화막 또는 기판 상의 오염물을 제거하기 위해 알루미늄 박막의 증착 이전에 전처리 공정을 수행한다. 상기 전처리는 3 ml HF 와 300 ml H2O 혼합 용액에서 10 내지 30 분 동안 에칭을 수행한다.
다음으로, S2)에서는 상기 S1)에서 제조한 알루미늄 박막을 양극 산화시켜 다공성 나노 템플레이트와 반도체 산화물 도트(dot)를 형성한다.
일예로 도 2는 반도체 기판으로 실리콘 기판을 사용한 경우 본 S2)의 다공성 나노 템플레이트와 실리콘 산화물 도트의 형성 단계를 보여주는 모식도이다. 이때 도 2와 같이 양극 산화를 2회 수행하여 다공성 나노 템플레이트의 정렬도를 높일 수 있으며, 필요에 따라 2회 이상 수행할 수 있다.
도 2를 참조하면, 상기 S1)에서 제조된 알루미늄 박막을 양극(positive electrode)으로 하고, 이를 산을 포함하는 양극 산화 전해질에 담근 후 전압을 인가하여 양극화(Anodization)가 발생되도록 한다(1차 양극 산화).
상기 양극 산화 전해질은 인산, 옥살산, 황산 및 이들의 조합으로 이루어진 군에서 선택된 1종의 산을 포함하고, 0.1 내지 10 M, 바람직하기로는 0.1 내지 0.5 M의 묽은 농도로 사용한다. 이때 양극 산화는 0.1 내지 100 V의 전압을 인가하고, 25 내지 100 ℃의 온도에서 0.5 내지 5 시간 동안 수행하며, 이러한 조건은 산 종 류, 나노 기공의 직경 및 정렬도와 같은 여러 요인을 고려하여 상기 범위 내에서 이 분야에서 통상의 지식을 가진 자에 의해 충분히 변경 가능하다.
상기 인가된 전압에 의해 알루미늄 박막이 전기적으로 산화되어 상기 알루미늄 박막 표면이 알루미늄 산화막(Al2O3)으로 전환된다(a, b).
1차 양극 산화가 진행될수록 알루미늄 박막 표면에 형성된 알루미늄 산화막은 표면에서부터 반도체 기판 방향으로 수직이 되도록 나노 기공을 형성한다(c).
다음으로 알루미늄 산화막 상에 형성된 나노 기공을 식각하여 알루미늄 박막이 외부에 노출될 때까지 식각하여 완전히 제거한다(d).
이때 식각은 상기 산성 용액 외에 통상적으로 습식 식각에 사용되는 산성 용액이 가능하며, 대표적으로 Cr2O3 및 H3PO4가 혼합된 고농도의 산성 용액으로 50 내지 60 ℃의 온도에서 10 내지 12 시간 동안 수행한다.
이때 식각에 의해 노출된 알루미늄 박막은 이전 단계에서 식각된 다공성 알루미늄 산화막에 의해 규칙적으로 정렬된 패턴을 갖는다. 상기 이러한 알루미늄 박막은 2차 양극산화 시 나노 기공의 발생 위치로 작용하여 이전 단계에서 형성된 나노 기공보다는 보다 더 향상된 정렬도를 갖게 한다.
다음으로 2차 양극 산화를 반도체 기판이 외부로 노출될 때까지 수행하여 나노 기공을 형성한다(e 내지 i). 이때 2차 양극 산화는 상기 1차 양극 산화에서 언급한 조건으로 수행한다.
2차 양극 산화가 진행되면 알루미늄 박막은 다공성 알루미늄 산화막으로 형 성됨과 동시에 나노 기공이 형성되고(e 및 f), 이때 상기 다공성 알루미늄 산화막은 아래로 볼록한 형태로 변형된다. 이는 실리콘 기판에 닫힌 저항층(barrier layer)으로 작용하게 된다.
이때 상기 저항층은 지속적인 2차 양극 산화에 의해 아래로 볼록한 형태에서 평형한 상태로 변형이 되고, 다시 위로 볼록한 형태로 변형됨(void 형성)과 동시에 두께가 점차적으로 얇아진다(g).
이어 2차 양극 산화가 더욱 지속되면 저항층의 두께가 더욱 얇아져 일부분이 깨어지게 되며, 결과적으로 실리콘 기판에 외부와 연결된 나노 기공의 통로가 형성된다(h).
상기 저항층이 뚫리면 2차 양극 산화시 양극 산화 전해질에 사용되는 산성 용액이 그 내부로 침투하고, 이렇게 침투된 산성 용액은 실리콘 기판을 산화시켜 그 자리에 실리콘 산화물 도트가 형성된다(i).
이때 저항층은 실리콘 산화물 도트 위에 일부분이 깨진 상태로 잔류하는데, 이들은 추후 실리콘 나노선으로의 성장을 어렵게 한다. 따라서 상기 잔류하는 저항층은 습식 식각에 의해 선택적으로 제거한다(j). 상기 습식 식각은 통상적으로 습식 식각에 사용되는 산성 용액이 가능하며, 일예로 20 내지 30 ℃에서 묽은 인산 용액으로 1 내지 5분 동안 처리한다.
도 3은 다공성 나노 템플레이트를 형성하는 과정에서 기공 부분의 고해상도 투과전자 현미경(High Resolution Transmission Electron Microscopy; HRTEM) 사진이다.
도 3을 참조하면, 다공성 나노 템플레이트는 기공과 저항층으로 분리되어 있으며, 이 하단에 산성 용액이 침투하여 반도체 산화물 도트(bird's beak 형태)가 형성됨을 보여준다.
또한 다공성 나노 템플레이트의 기공의 직경과 기공간의 거리는 양극 산화 처리시 사용되는 산성 용액의 종류, 농도, 온도, 전압의 크기 등을 변화시켜 조절하며, 산의 종류에 따라 나노 기공의 직경, 정렬도 등의 많은 차이를 보인다. 일예로 양극 산화 처리시 0.3 M의 농도의 옥살산을 사용하고 15 ℃에서 40 V의 전압을 인가하는 경우 40 내지 50 nm의 직경을 갖는 나노 기공이 형성된다. 또한, 0.1 M의 농도의 황산을 사용하고 0 ℃에서 25 V의 전압을 인가하는 경우 20 내지 30 nm 직경의 나노 기공이 형성된다. 그리고 0.1 M의 농도의 인산을 사용하고 0 ℃에서 180 V의 전압을 인가하는 경우 80 내지 100 nm 직경의 나노 기공이 형성된다.
이러한 단계를 거쳐 제조된 다공성 나노 템플레이트는 5 내지 100 nm의 직경과 700 내지 1,000 nm 높이의 수직 기공을 갖는다.
다음으로, S3)에서는 S2)에서 제조된 반도체 산화물 도트에 반도체 기판과 동일한 재질의 이온을 주입한다.
대표적으로 실리콘 기판의 경우 실리콘 산화물 도트에 실리콘 이온을 통상의 이온 주입 장치를 이용하여 5 내지 10 keV 에너지, 1x1014 내지 2x1016 ions/cm2 범위의 도즈량으로 주입한다. 그 결과 실리콘 조성이 높은 실리콘 산화물 도트를 형성하고, 이를 핵 성장 위치로 하고 후속 공정에서 산화물 보조 성장법을 이용하여 반도체 나노선의 성장을 가능케 한다.
다음으로, S4)에서는 상기 반도체 산화물 도트를 촉매로 하여 산화물 보조 성장법을 이용해 반도체 기판에 수직이 되도록 반도체 나노선을 성장시킨다.
이때 산화물 보조 성장법의 조건은 사용되는 물질에 따라 충분히 변경 가능하다. 일예로 1 내지 225 Torr의 압력 및 900 ℃ 내지 1400 ℃의 온도 하에 인-시튜(in-situ)로 반도체 산화물 분말을 80 내지 150 sccm, 바람직하기로 100 sccm 정도의 속도로 5 내지 20시간, 바람직하기로 12시간 정도 유지하면 반도체 나노선을 수직으로 성장시킨다.
일예로 도 4는 반도체 기판으로 실리콘 기판을 사용한 경우 실리콘 나노선의 성장을 보여주는 모식도이다.
도 4를 참조하면, 실리콘 산화물 도트에 실리콘 이온을 주입한다(k 및 l). 상기 실리콘 산화물 도트는 SiO2의 조성을 가지나, 나노선 성장을 위한 촉매로 작용하기 위해서는 실리콘 이온의 조성이 더 높아야 한다.
이를 위해 이온 주입 장비를 이용하여 실리콘 이온을 주입하여 실리콘 조성이 높은 실리콘 산화물 도트를 형성한다(l).
상기 실리콘 조성이 높은 실리콘 산화물 도트를 핵 성장 위치로 하고 산화물보조 성장법을 이용하여 실리콘 나노선을 성장시킨다(m 및 n).
산화물 보조 성장법에 따른 실리콘 나노선의 성장은 다음과 같이 수행한다. 즉, 반응기 내부의 진공도 및 온도를 상기 범위로 조절한 상태에서 인-시튜(in- situ)로 실리콘-실리카(Si/SiO2) 혼합물 또는 실리콘 모노옥사이드(silicon monoxide) 분말을 기화시키고, 이 기화된 가스는 캐리어 가스(carrier gas)와 함께 실리콘 기판에 도달한다. 이렇게 도달한 가스는 실리콘 기판 상에 형성된 실리콘 산화물 입자를 핵 성장 위치로 하여 수직으로 성장한다.
이때 상기 성장된 실리콘 나노선과 같은 반도체 나노선의 직경은 다공성 나노 템플레이트 내의 기공 직경에 의해 결정되는 것이 아니며, 촉매로 작용하는 실리콘 산화물 도트의 크기에 의해 결정된다. 더욱이 상기 반도체 나노선은 다공성 나노 템플레이트와 소정 간격으로 이격되어 성장함에 따라 후속 단계에서 다공성 나노 템플레이트의 제거가 용이하다.
다음으로, S5)에서는 상기 다공성 나노 템플레이트를 제거하여 반도체 기판에 대해 수직 방향으로 성장된 반도체 나노선만을 남도록 한다(도 4의 o 참조).
상기 다공성 나노 템플레이트의 제거는 습식 식각에 의해 제거될 수 있으며, 본 발명에서 한정하지 않으며 이 분야에서 공지된 다양한 기술이 적용될 수 있다. 일예로 CrO3와 H3PO4의 중량%를 조절한 이들의 혼합용액을 사용하고, 각각을 10 중량% 이내로 사용할 수 있으며, 이외 다양한 식각 방법과 식각제가 사용될 수 있다.
상기 제조된 반도체 나노선은 10 내지 20 nm 범위의 작은 직경을 가지며, 높은 직진성을 가진다. 특히 상기 반도체 나노선이 다공성 나노 템플레이트 내에서 성장되므로 고밀도의 다공성 나노 템플레이트에 의존하여 정렬이 우수하고, 반도체 나노선 간의 간섭을 배제한다. 더욱이 상기 반도체 나노선의 표면에 형성된 실리 콘 산화물을 습식 식각하여 더 작은 직경의 나노선 제작도 가능하다.
또한 본 발명에 따른 방법은 반도체 나노선을 제조하는데 있어 별도의 금속 촉매를 필요로 하지 않으므로, 종래 금속 촉매의 사용으로 인한 반도체 나노선의 오염에 대한 문제를 미연에 방지한다.
이에 더하여 본 발명에 따른 방법은 반도체 나노선 성장을 위한 반도체 산화물 도트 형성이 다공성 나노 템플레이트의 형성 과정에서 동시에 이루어지므로, 별도의 추가 공정 없이도 산화물 보조 성장 방법을 이용하여 반도체 나노선을 제조할 수 있어 공정을 단순화하는 잇점이 있다.
한편 본 발명에 따라 제조된 반도체 나노선은 반도체 소자, 바람직하기로 기판 수직형 반도체 소자에 적용되어 고집적화를 이룬다.
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 보여주는 순서도이다.
도 5를 참조하면, 상기 반도체 소자는
SS1) 반도체 기판 상에 알루미늄 박막을 증착하는 단계;
SS2) 반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계;
SS3) 상기 반도체 산화물 도트에 이온을 주입하는 단계;
SS4) 상기 반도체 기판으로부터 산화물 보조 성장법(Oxide Assisted Growth; OAG)에 의해 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;
SS5) 다공성 나노 템플레이트를 제거하여 반도체 나노선을 제조하는 단계;
SS6) 상기 반도체 나노선 표면에 게이트 절연막을 형성하는 단계; 및
SS7) 상기 반도체 나노선 사이에 제1 층간 절연막, 게이트 도전막 및 제2 층간 절연막을 순차적으로 형성하여 게이트 전극, 소스 및 드레인을 형성하는 단계;를 거쳐 제조한다.
이때 상기 SS1) 내지 SS5)의 구체적인 방법은 전술한 바의 반도체 나노선의 제조방법에 기재된 내용을 따른다.
SS6)에서는 SS1) 내지 SS5)을 거쳐 다공성 나노 템플레이트를 제거하고 얻은 반도체 나노선의 표면에 게이트 절연막을 형성한다.
이때 상기 게이트 절연막 형성 전에 소정의 세정 공정을 통해 반도체 나노선의 표면에 생성된 자연 산화막을 제거한다. 상기 세정 공정은 혼합된 인산을 이용한다.
그런 다음, 고온 산화 공정을 실시하여 반도체 나노선 표면에 게이트 절연막을 형성한다. 상기 게이트 절연막은 다양한 절연성 물질이 가능하며, 대표적으로 고온 산화 분위기로 열처리하여 형성하는 실리콘 산화막을 사용하거나, 단원자층 증착(Atomic layer deposition; ALD) 또는 화학진공증착(CVD)법을 통해 증착되는 고유전율 산화막을 게이트 절연막으로 사용한다.
SS7)에서는 상기 반도체 나노선 사이에 제1 층간 절연막, 게이트 도전막 및 제2 층간 절연막을 순차적으로 형성하여 게이트 전극, 소스 및 드레인을 형성한다.
상기 제1 층간 절연막은 반도체 나노선 사이의 하부 영역에 형성하며, 테트라에틸 오르소실리케이트(tetraethyl orthosilicate; TEOS), 보로실리케이트 글라 스(borosilicate glass, 이하 ‘BSG’라 한다), 포스포러스실리케이트 글라스(phosporosilicate glass, 이하 ‘PSG’라 한다) 및 이들의 조합으로 이루어진 군에서 선택된 1종으로 형성한다.
특히, BSG와 PSG는 각각 B 와 P를 함유하므로 이들을 이용하여 반도체 나노선에 확산도핑을 실시할 수 있다. 상기 확산도핑은 매립된 BSG 나 PSG에 둘러싸인 반도체 나노선이 고온에서 후속 열처리시 BSG (또는 PSG)로부터 확산되어 빠져나오는 B(혹은 P)원자들에 의해 도핑됨을 지칭한다.
이때 반도체 나노선의 도핑레벨은 실리콘 나노선의 직경, 후속열처리 온도 및 사용되는 BSG(혹은 PSG)에서의 도핑원소 함유량에 의해 결정될 수 있다. 따라서, pMOS 소자 제작시 BSG를 절연막으로 사용하고, nMOS 제조시 PSG를 사용함으로서 자발적으로 도핑된 나노선 소자를 얻을 수 있다.
상기 제1 층간 절연막을 형성한 다음 게이트 도전막을 형성하여 게이트 전극을 이룬다.
상기 게이트 도전막은 통상의 게이트 전극 재료로 사용되는 금속이 가능하며, 대표적으로 Al, W, Pt, Au, Mo, Cu, C, Ti, TiN, WN, AlN 및 이들의 조합으로 이루어진 군에서 선택된 1종의 원소, 또는 NiSix, CoSix, TiSix, MoSix, WSix 및 이들의 조합으로 이루어진 군에서 선택된 1종의 실리사이드 화합물이 가능하고, 높은 농도로 도핑된 폴리크리스탈린(polycrystalline) 실리콘도 가능하다.
이러한 게이트 도전막의 증착은 화학기상 증착법이나 플라즈마 증착법 등에 의한 증착법을 사용할 수 있고, 알루미늄 리플로우(Al reflow)와 같은 열처리 후에 금속의 낮은 점도를 이용하여 간격을 채우는 방법을 사용할 수 있고, 이러한 금속을 함유한 화학 용액, 예를 들면 금속 알콕사이드(metal alkoxide) 용액을 채운 후 금속의 침전을 유도시키는 형태로 증착하는 방법이 가능하다. 이때, 반도체 나노선 사이에 채워지는 게이트 도전막의 두께가 길이를 결정하므로 정밀하게 조절되어야 한다.
다음으로, 상기 게이트 도전막의 상부에 제2 층간 절연막을 형성한다.
상기 제2 층간 절연막은 제1 층간 절연막에서 언급한 재질 및 방법을 따른다.
이때 상기 제1 층간 절연막, 게이트 도전막, 제2 층간 절연막을 통해 반도체 나노선 사이의 공간이 완전히 매립될 수도 있고, 일정높이 까지 매립될 수 있다. 바람직하기로 상기 제1 및 제2 층간 절연막을 1 내지 200 nm 정도의 두께로 형성하고, 게이트 도전막은 1 내지 50 nm 정도의 두께로 형성한다.
이렇게 제조된 제1 및 제2 층간 절연막은 소스/드레인이 형성될 영역의 반도체 나노선을 덮을 수 있을 정도의 두께를 갖도록 형성한다. 즉, 소스의 두께만큼 제1 층간 절연막을 겝필링(Gapfilling)하고, 게이트 전극의 두께만큼 게이트 도전막을 겝필링하고, 드레인의 두께만큼 제2 층간 절연막을 겝필링한다.
이후에 소정의 열처리 공정을 실시하여 제1 및 제2 층간 절연막에 도핑된 불순물이 반도체 나노선 내부로 확산되어 별도의 불순물층(소스/드레인)을 형성할 수 있다.
추가로, 만약 제1 및 제2 층간 절연막으로 BSG(혹은 PSG)를 사용할 경우, 이 들 사이에 형성되는 게이트 전극과 소스/드레인 영역 사이에 오버랩 커패시턴스(overlap capacitance)가 부담될 정도로 상승되면 층간 절연막과 게이트 전극 사이에 소정의 절연막 스페이스 절연막을 더욱 형성한다.
상기 절연막 스페이스는 상기 제1 층간 절연막과 게이트 도전막의 형성 단계 사이에 제1 절연막 스페이스를 형성하는 단계를 수행하고, 상기 게이트 도전막과 제2 층간 절연막의 형성 단계 사이에 제2 절연막 스페이스를 형성한다.
이러한 절연막 스페이스는 SiO2, Si3N4, SiON 및 이들의 조합으로 이루어진 군에서 선택된 1종의 재질을 사용하여 1 내지 30 nm 정도의 두께로 형성한다.
도 6 내지 도 8은 본 발명의 제1 내지 제3 구현예에 반도체 소자를 보여주는 모식도이다.
도 6은 제1 구현예에 따른 반도체 소자로, 상기 반도체 소자는 기판에 대해 수직하게 형성된 반도체 나노선(1000)과, 상기 반도체 나노선(1000)의 소정영역(소자의 채널 영역)을 감싸도록 형성된 게이트 전극(1100)과, 상기 게이트 전극(1100)의 양측의 반도체 나노선(1000)에 형성된 소스(1200) 및 드레인(1300)을 포함한다.
도 7은 제2 구현예에 따른 반도체 소자로, 상기 반도체 소자는 기판에 대해 수직하게 형성된 다수의 반도체 나노선(1000)과, 상기 다수의 반도체 나노선(1000)의 표면에 형성된 게이트 절연막(1400)과, 상기 반도체 나노선(1000) 사이에 이를 감싸도록 순차적으로 적층된 제1 층간 절연막(1500), 게이트 전극(1600), 제2 층간 절연막(1700)을 포함한다.
도 8은 제3 구현예에 따른 반도체 소자로, 상기 반도체 소자는 제1 및 제2 층간 절연막(1500 및 1700)과 게이트 전극(1600) 사이에 형성된 제1 및 제2 절연막 스페이스(1800 및 1900)를 더욱 포함한다.
상기의 제1 및 제2 층간 절연막(1800 및 1900)은 소정의 불순물로 도핑된 절연막을 사용하여 반도체 나노선(1000)에 불순물 영역(소스/드레인)이 형성된다.
이러한 반도체 소자는 반도체 나노선이 수직으로 성장되어 고밀도로 집적하여 제조될 수 있으며, 이러한 고밀도 기판 수직형 나노선 하나하나가 각각의 CMOS 소자로 동작한다. 이때 반도체 소자의 채널은 반도체 나노선의 게이트 전극 하단에 놓이는 실린더 모양의 나노선 내부가 되며, 나노선이 좁은 면적에서 매우 높은 밀도로 성장되므로 웨이퍼의 표면만을 채널로 사용하는 평판형 소자(Planar Device)에 비해 동일 면적에서 매우 높은 전류 구동력을 얻을 수 있게 된다.
본 발명에 따른 반도체 나노선의 제조방법은 금속 촉매를 사용하지 않음에 따라 이로 인한 반도체 나노선의 오염에 대한 문제를 미연에 방지한다.
또한 다공성 나노 템플레이트의 형성과 동시에 반도체 산화물 도트가 형성되어 별도의 추가 공정 없이 산화물 보조 성장법을 통해 반도체 나노선의 제조가 용이하다. 더욱이 상기 다공성 나노 템플레이트 내에서 반도체 나노선을 성장시킴에 따라 상기 반도체 나노선의 정렬이 우수하고, 나노선 간의 간섭을 배제할 수 있다.
이렇게 얻어진 반도체 나노선은 직선성이 우수하며 고집적화된 기판 수직형 반도체 소자에 용이하게 적용된다.

Claims (20)

  1. 반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계;
    상기 반도체 산화물 도트에 이온을 주입하는 단계; 및
    산화물 보조 성장법(Oxide Assisted Growth; OAG)을 이용하여 반도체 기판으로부터 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;를 포함하는 반도체 나노선의 제조방법.
  2. 제1항에 있어서,
    상기 반도체 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것인 반도체 나노선의 제조방법.
  3. 제1항에 있어서,
    상기 반도체 기판은 Si를 포함하는 것인 반도체 나노선의 제조방법.
  4. 제1항에 있어서,
    상기 다공성 나노 템플레이트는
    반도체 기판 상에 알루미늄 박막을 증착하고,
    상기 알루미늄 박막을 양극 산화시켜 정렬도가 높은 나노 기공이 형성된 다공성 알루미늄 산화물이 형성되고,
    상기 양극 산화를 1회 이상 수행하여 상기 다공성 알루미늄 산화물의 나노 기공이 반도체 기판까지 연결되도록 수행하여 제조하는 것인 반도체 나노선의 제조방법.
  5. 제4항에 있어서,
    상기 알루미늄 박막 증착은 스퍼터링, 이온빔 증착법, 열기화 증착법, 화학적 증착법, 및 플라즈마 증착법으로 이루어진 군에서 선택된 1종의 방법으로 수행하는 것인 반도체 나노선의 제조방법.
  6. 제4항에 있어서,
    상기 양극 산화는 알루미늄 박막을 양극 산화 전해질에 담근 후 전압을 인가하여 수행하는 것인 반도체 나노선의 제조방법.
  7. 제6항에 있어서,
    상기 양극 산화 전해질은 옥살산, 황산, 인산 및 이들의 혼합물로 이루어진 군에서 선택된 1종의 산을 포함하는 것인 반도체 나노선의 제조방법.
  8. 제1항에 있어서,
    상기 반도체 산화물 도트는 다공성 나노 템플레이트 사이로 양극 산화 전해질에 사용된 산성 용액이 침투하고,
    상기 침투된 산성 용액에 의해 반도체 기판이 산화되어 형성되는 것인 반도체 나노선의 제조방법.
  9. 제1항에 있어서,
    상기 이온 주입은 반도체 기판과 동일한 재질의 이온을 주입하는 것인 반도체 나노선의 제조방법.
  10. 제1항에 있어서,
    상기 이온 주입은 5 내지 10 keV 에너지, 1x1014 내지 2x1016 ions/cm2의 도즈량으로 수행하는 것인 반도체 나노선의 제조방법.
  11. 제1항에 있어서,
    추가로 이온 주입 단계 이전에 반도체 산화물 도트 위에 잔류하는 알루미늄 산화막을 습식 식각하여 제거하는 단계를 수행하는 것인 반도체 나노선의 제조방법.
  12. 제1항에 있어서,
    상기 산화물 보조 성장법은 1 내지 225 Torr의 압력 및 900 ℃ 내지 1400 ℃의 온도 하에 인-시튜(in-situ)로 반도체 산화물 분말을 80 내지 150 sccm의 속도로 흘려주어 수행하는 것인 반도체 나노선의 제조방법.
  13. 제1항에 있어서,
    추가로 상기 반도체 나노선 성장 후 다공성 나노 템플레이트의 제거하는 단계를 수행하는 것인 반도체 나노선의 제조방법.
  14. 제13항에 있어서,
    상기 다공성 나노 템플레이트의 제거는 습식 식각으로 수행하는 것인 반도체 나노선의 제조방법.
  15. 제1항 내지 제14항 중 어느 한 항의 제조방법에 의해 제조된 반도체 나노선.
  16. 제15항에 있어서,
    상기 반도체 나노선은 직경이 10 내지 20 nm인 것인 반도체 나노선.
  17. 제1항 내지 제14항 중 어느 한 항의 제조방법에 의해 제조되며, 반도체 기판에 대해 수직하게 형성된 반도체 나노선;
    상기 반도체 나노선의 표면에 형성된 게이트 절연막; 및
    상기 반도체 나노선을 감싸도록 순차적으로 적층된 제1 층간 절연막, 게이트 전극 및 제2 층간 절연막;을 포함하는 반도체 소자.
  18. 제17항에 있어서,
    상기 반도체 소자는 제1 및 제2 층간 절연막과 게이트 전극 사이에 형성된 제1 및 제2 절연막 스페이스를 더욱 포함하는 반도체 소자.
  19. 반도체 기판 상에 다수의 수직한 나노 기공이 형성된 다공성 나노 템플레이트와 이의 기공 하부에 반도체 산화물 도트를 동시에 형성하는 단계;
    상기 반도체 산화물 도트에 이온을 주입하는 단계;
    반도체 기판으로부터 산화물 보조 성장법(OAG)에 의해 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;
    다공성 나노 템플레이트를 제거하여 반도체 나노선을 제조하는 단계;
    상기 반도체 나노선 표면에 게이트 절연막을 형성하는 단계; 및
    상기 반도체 나노선 사이에 제1 층간 절연막, 게이트 도전막 및 제2 층간 절연막을 순차적으로 형성하여 게이트 전극, 소스 및 드레인을 형성하는 단계;를 포함하여 제조하는 제17항의 반도체 소자의 제조방법.
  20. 제19항에 있어서,
    추가로 상기 제1 층간 절연막과 게이트 도전막의 형성 단계 사이에 제1 절연 막 스페이스를 형성하는 단계를 수행하고,
    상기 게이트 도전막과 제2 층간 절연막의 형성 단계 사이에 제2 절연막 스페이스를 형성하는 단계를 수행하는 것인 반도체 소자의 제조방법.
KR1020060121989A 2006-12-05 2006-12-05 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자 Expired - Fee Related KR100822745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060121989A KR100822745B1 (ko) 2006-12-05 2006-12-05 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060121989A KR100822745B1 (ko) 2006-12-05 2006-12-05 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자

Publications (1)

Publication Number Publication Date
KR100822745B1 true KR100822745B1 (ko) 2008-04-17

Family

ID=39571696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121989A Expired - Fee Related KR100822745B1 (ko) 2006-12-05 2006-12-05 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자

Country Status (1)

Country Link
KR (1) KR100822745B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224537B1 (ko) 2010-09-30 2013-01-22 한국생산기술연구원 플라스틱 사출 금형용 알루미늄 합금의 표면처리 방법
KR101411332B1 (ko) * 2013-12-17 2014-06-27 연세대학교 산학협력단 금속산화물나노선의 이온주입 성장방법 및 이를 이용한 금속산화물나노선 패턴 소자
WO2016080619A1 (ko) * 2014-11-21 2016-05-26 엘지전자 주식회사 고주파 안테나 기판용 자기유전 복합체 및 그 제조방법
CN112479154A (zh) * 2020-11-13 2021-03-12 中南大学深圳研究院 一种有序金属纳米针尖阵列的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246300A (ja) 1997-10-30 1999-09-14 Canon Inc チタンナノ細線、チタンナノ細線の製造方法、構造体及び電子放出素子
KR20060012724A (ko) * 2004-08-04 2006-02-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
KR20060094862A (ko) * 2005-02-25 2006-08-30 삼성전자주식회사 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11246300A (ja) 1997-10-30 1999-09-14 Canon Inc チタンナノ細線、チタンナノ細線の製造方法、構造体及び電子放出素子
KR20060012724A (ko) * 2004-08-04 2006-02-09 학교법인 한양학원 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
KR20060094862A (ko) * 2005-02-25 2006-08-30 삼성전자주식회사 실리콘 나노 와이어, 실리콘 나노 와이어를 포함하는반도체 소자 및 실리콘 나노 와이어 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224537B1 (ko) 2010-09-30 2013-01-22 한국생산기술연구원 플라스틱 사출 금형용 알루미늄 합금의 표면처리 방법
KR101411332B1 (ko) * 2013-12-17 2014-06-27 연세대학교 산학협력단 금속산화물나노선의 이온주입 성장방법 및 이를 이용한 금속산화물나노선 패턴 소자
US9725801B2 (en) 2013-12-17 2017-08-08 Industry-Academic Cooperation Foundation Yonsei University Method for implanted-ion assisted growth of metal oxide nanowires and patterned device fabricated using the method
WO2016080619A1 (ko) * 2014-11-21 2016-05-26 엘지전자 주식회사 고주파 안테나 기판용 자기유전 복합체 및 그 제조방법
KR20160061209A (ko) * 2014-11-21 2016-05-31 엘지전자 주식회사 고주파 안테나 기판용 자기유전 복합체 및 그 제조방법
US10115508B2 (en) 2014-11-21 2018-10-30 Lg Electronics Inc. Magnetic-dielectric composite for high-frequency antenna substrate and manufacturing method therefor
KR102135375B1 (ko) 2014-11-21 2020-07-17 엘지전자 주식회사 고주파 안테나 기판용 자기유전 복합체 및 그 제조방법
CN112479154A (zh) * 2020-11-13 2021-03-12 中南大学深圳研究院 一种有序金属纳米针尖阵列的制备方法

Similar Documents

Publication Publication Date Title
TW452856B (en) Microstructure producing method capable of controlling growth position of minute particle or thin line and semiconductor device employing the microstructure
US6231744B1 (en) Process for fabricating an array of nanowires
KR100666187B1 (ko) 나노선을 이용한 수직형 반도체 소자 및 이의 제조 방법
US20160379989A1 (en) Differential etch of metal oxide blocking dielectric layer for three-dimensional memory devices
KR100834896B1 (ko) 반도체 나노 구조체 및 이의 제조방법과, 이를 포함하는반도체 소자
EP1883952A2 (en) Method of forming conducting nanowires
WO2006025793A1 (en) Nanostructures and method of making the same
KR100822745B1 (ko) 다공성 나노 템플레이트를 이용하여 제조된 반도체 나노선및 이의 제조방법과, 이를 포함하는 반도체 소자
JP2006349673A (ja) ナノワイヤセンサ装置およびナノワイヤセンサ装置構造の製造方法
EP3556454B1 (en) Formation of diamond membranes
TW200830474A (en) Growth of metallic nanodots using specific precursors
US7659164B1 (en) Method for fabricating capacitor of semiconductor device
EP2138609B1 (en) Method for growing mono-crystalline nanostructures and use thereof in semiconductor device fabrication
TWI275564B (en) Capacitor with nanotubes and method for fabricating the same
KR100970217B1 (ko) 전자 디바이스를 제조하는 방법
KR100817535B1 (ko) 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자
WO2011119231A2 (en) Irradiation assisted nucleation of quantum confinements by atomic layer deposition
KR100276431B1 (ko) 규칙적인 실리콘 양자점 형성방법 및 그를 이용한 초미세 반도체 소자 제작방법
KR100874202B1 (ko) 실리사이드 촉매를 이용한 나노 와이어 제조 방법
US12243776B2 (en) Method of making a three-dimensional memory device using composite hard masks for formation of deep via openings
KR100829159B1 (ko) 나노 와이어 및 반도체 소자 제조 방법
RU2234162C2 (ru) Способ изготовления автомасштабируемого биполярного транзистора
JPH08236614A (ja) 半導体装置の製造方法
KR100937167B1 (ko) 나노 포어 어레이를 이용한 나노 구조체의 제조방법
Leonardi et al. Silicon Nanowires Synthesis by Metal-Assisted Chemical Etching: A Review. Nanomaterials 2021, 11, 383

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061205

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071207

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080408

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080410

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080411

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20110411

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20110411

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee