[go: up one dir, main page]

KR100821922B1 - 미디어 디코딩용 국부 메모리 관리 장치 - Google Patents

미디어 디코딩용 국부 메모리 관리 장치 Download PDF

Info

Publication number
KR100821922B1
KR100821922B1 KR1020060118067A KR20060118067A KR100821922B1 KR 100821922 B1 KR100821922 B1 KR 100821922B1 KR 1020060118067 A KR1020060118067 A KR 1020060118067A KR 20060118067 A KR20060118067 A KR 20060118067A KR 100821922 B1 KR100821922 B1 KR 100821922B1
Authority
KR
South Korea
Prior art keywords
macroblock
information
memory
local memory
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060118067A
Other languages
English (en)
Inventor
김용호
김대환
신준호
조수형
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020060118067A priority Critical patent/KR100821922B1/ko
Application granted granted Critical
Publication of KR100821922B1 publication Critical patent/KR100821922B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 움직임 보상 기능과 인트라 예측 기능과 역양자화 및 역이산코사인 변환 기능을 구비하며 메모리 제어부를 통하여 데이터 흐름을 제어하는 미디어 디코더에서의 국부 메모리 관리 장치로서, 참조 프레임과 현재 프레임 정보를 관리하여 상기 움직임 보상 기능과 데이터 교환을 수행하는 프레임 정보 관리부와, 참조 매크로블록 라인과 현재 매크로블록 라인의 정보를 관리하여 상기 인트라 예측 기능과의 데이터 교환을 수행하는 매크로블록 라인 정보 관리부와, 상기 역양자화 및 역이산코사인 변환 기능과의 데이터 교환을 수행하는 FIFO 관리부를 포함하는 미디어 디코딩용 국부 메모리 관리 장치에 관한 것이다.
본 발명에 따르면, 종래의 하드와이어드-로직을 내장한 프로세서의 멀티미디어 디코딩과정에서 내장된 매크로 기능들의 구동 과정에 대한 프로세서의 제어로 인하여 발생하는 메모리 버스 및 프로세서의 성능 저하와 반복적인 데이터의 로딩/저장 과정에 따른 과도한 시스템 버스의 접근을 방지하기 위하여 메모리 버스의 사용율 및 프로세서의 제어를 최소화할 수 있도록 하드와이어드-로직의 데이터 흐름을 제어하고 데이터 흐름을 위한 메모리 경로를 제공할 수 있다.
MPEG, 디코더, 메모리 관리, 매크로블록, 현재 프레임, 이전 프레임, 하드와 이어드-로직

Description

미디어 디코딩용 국부 메모리 관리 장치{LOCAL MEMORY CONTROLLER FOR MPEG DECODER}
도 1은 종래의 멀티미디어 전용 가속기를 채택하는 프로세서의 예시적인 구성을 나타내는 도면.
도 2는 도 1의 하드와이어드-로직 형태의 멀티미디어 가속기 블록의 예시적인 블록도.
도 3은 종래의 H.264/MPEG-4 디코더의 예시적인 블록도와 이에 대한 데이터 흐름을 예시적으로 나타내는 도면.
도 4는 종래 기술에 따른 미디어 디코딩에 있어서 인트라 예측의 개념을 예시적으로 나타내는 도면.
도 5는 종래 기술에 따른 미디어 디코딩에 있어서 매크로블록에서의 데이터 접근을 예시적으로 나타내는 도면.
도 6은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치를 적용한 하드와이어드-로직 형태의 멀티미디어 가속기 블록의 예시적인 블록도.
도 7은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 회전 방식의 매크로블록 메모리 제어 구성을 예시적으로 나타내는 도면.
도 8은 도 7의 회전 방식의 매크로블록 메모리 제어 구성에 따른 데이터 흐름 을 예시적으로 나타내는 도면.
도 9는 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 프레임 저장을 위한 메모리 구조의 예시적인 형태를 나타내는 도면.
도 10은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 프레임 정보 관리부의 예시적인 구성을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
110: 프로세서 코어 120: 멀티미디어 가속기
130: 포스트 프로세서 140: 메모리 제어부
210: VLD & Demux 220: IQ
225: IDCT 230: Intra Prediction
240: MC 250: 국부 메모리
300: 미디어 디코딩용 국부 메모리 관리 장치
310: 프레임 정보 관리부 320: 매크로블록 라인 정보 관리부
330: FIFO 관리부 410: DMA 호스트
420: 제1 다중화부 430: 제2 다중화부
440: 참조 MB 저장부 450: 현재 MB 저장부
460: 선택부 470: MB 갱신부
본 발명은 미디어 디코딩용 국부 메모리 관리 장치에 관한 것으로, 더욱 구체적으로는 종래의 하드와이어드-로직을 내장한 프로세서의 멀티미디어 디코딩과정에서 내장된 매크로 기능들의 구동 과정에 대한 프로세서의 제어로 인하여 발생하는 메모리 버스 및 프로세서의 성능 저하와 반복적인 데이터의 로딩/저장 과정에 따른 과도한 시스템 버스의 접근을 방지하기 위하여 메모리 버스의 사용율 및 프로세서의 제어를 최소화할 수 있도록 하드와이어드-로직의 데이터 흐름을 제어하고 데이터 흐름을 위한 메모리 경로를 제공하는 미디어 디코딩용 국부 메모리 관리 장치에 관한 것이다.
미디어, 예컨대 동영상의 압축과 복원을 위한 MPEG 규격은 시간에 따라 연속적으로 변화하는 동영상의 전송과 저장이 용이한 압축 기술이다. 이러한 MPEG은 MPEG-1/2/4 및 H.264 표준으로 구현되어 있다.
이러한 MPEG 규격으로 인코딩된 동영상의 디코딩은 MPEG 디코더를 통하여 수행된다.
종래의 MPEG 디코더는 멀티미디어 전용 프로세서 또는 DSP로 구성되는 MPEG 디코더 형태와, 호스트 프로세서 구동 방식의 하드와이어드-로직(Hardwired-Logic) 멀티미디어 전용 가속기를 채택하는 형태와, 호스트 프로세서와 원칩화된 멀티미디어 전용 MPEG RISC 프로세서 형태 등으로 구성된다.
멀티미디어 전용 프로세서 형태는 고화질 또는 대화면이 필요한 셋탑박스, 고성능 MPEG 재생 장치 등에 주로 사용된다. 또한 이러한 멀티미디어 전용 프로세서 형태는 전력 사용량에 구애받지 않는 경우에 적합하다
또한 예컨대 네트워크를 통하여 계속적인 소프트웨어의 업그레이드를 수행하는 경우 다양한 최신 코덱(Codec) 기능 제공이 가능하나, 이동이 필요한 휴대용 장치에 적용하는 것이 어렵다는 단점이 있다.
또한 호스트 프로세서와 원칩화된 멀티미디어 전용 MPEG RISC 프로세서 형태의 경우 예컨대 DiVX 재생 장치 등에서 많이 사용되고 있다. 이 경우 내장된 MPEG 가속기 기능을 처리하는 전용 프로세서는 스트림 파싱(Parsing)과 MPEG 가속기의 관리만을 담당한다.
그러나 호스트 프로세서와 원칩화된 멀티미디어 전용 MPEG RISC 프로세서 형태의 경우에는 메인 프로세서와는 별도로 메모리 장치가 필요하며 2개의 프로세서의 사용에 따른 전력 소모의 단점이 있다.
따라서 특히 이동 환경에서의 사용을 가정한 MPEG 디코더는 호스트 프로세서 구동 방식의 하드와이어드-로직 멀티미디어 전용 가속기를 채택하는 형태로 구성되는 것이 바람직하다.
도 1은 종래의 멀티미디어 전용 가속기를 채택하는 프로세서의 예시적인 구성을 나타내는 도면이다.
도시되듯이 종래의 멀티미디어 전용 가속기를 채택하는 프로세서는 프로세서 코어(110)와, 멀티미디어 가속기(120)와, 포스트 프로세서(Post Processor, 130)와, 메모리 제어부(140)를 포함하며, 직접 메모리 접속[Direct Memory Access, DMA] 기능을 사용하여 시스템 버스를 통하여 데이터의 전송을 수행한다.
즉 전용 멀티미디어 가속기를 사용하는 MPEG 디코더 형태로서 기존 프로세서 코어(110)의 메모리 구조에 MPEG 가속 기능을 위한 역양자화/역이산코사인 변환[Inverse Quantization/Inverse Discrete Cosine Transform, IQ/IDCT]과, 가변 길이 코딩 디코더[Variable Length Coding Decoder, VLD]와, 움직임 보상[Motion Compensation, MC]과, 인트라 예측[Intra Prediction]과, 디블록 필터[Deblock Filter, DF] 등의 기능 블록을 구비하는 멀티미디어 가속기(120)와, 포스트 프로세서(130)를 하드와이어드 로직 형태로 추가하고, 멀티미디어 가속기(120)의 각 기능 블록에 필요한 국부(Local) 메모리와 시스템 버스 사이에서 직접 메모리 접속[Direct Memory Access, DMA] 기능을 사용하여 데이터의 전송을 수행하는 형태이다.
메모리 제어부(140)는 SRAM, ROM, SDRAM 등의 메인 메모리를 제어한다.
이 경우 일부 하드와이어드-로직 형태의 멀티미디어 가속기 블록을 내장한 MPEG 디코더의 경우 메인 메모리 버스와 분리된 국부 메모리 버스를 사용하여 시스템 버스의 점유율을 낮추는 구성도 존재하나, 내부의 국부 메모리 사이의 연결을 위한 국부 메모리 버스와 프로세서 코어의 계속적인 모니터링이 필요하게 되고, 따라서 국부 메모리의 크기 제한과 이에 따른 주기적인 메모리 접근 때문에, 분리된 MPEG 디코더를 사용하는 경우와 비교하여, 메인 프로세서의 메모리 대역의 사용률을 저하시키는 단점이 있다.
즉 하드와이어드-로직을 구비하는 프로세서, 예컨대 모바일 멀티미디어 프로세서들은 내부에 국부 메모리를 포함한다. 그러나 이러한 국부 메모리들은 각기 다른 기능 블록들의 고정적인 작업에 사용하도록 설계되어 있으며, 따라서 통합적인 메모리 제어를 수행하지 못한다.
따라서 인트라 예측, 움직임 보상, IDCT 기능 블록을 통해 출력된 결과를 프로세서 코어에서 인터럽트 방식이나 DMA 호스트 기능을 이용하여 SDRAM 등의 메모리에 저장한 후 다른 기능 블록에 사용할 때마다 재전송을 수행한다.
예컨대 프로세서에 의한 데이터 전달 또는 복사가 발생하는 과정은 스트림 데이터의 입력, 예측 및 보상 데이터 또는 매크로블록 데이터의 입력, 국부 메모리의 제어, 메모리 제어부의 제어 과정 등에서 메모리 버스와 프로세서 코어의 점유가 발생한다.
또한 움직임 보상 블록은 이전 프레임과 현재 프레임 메모리에 연속적인 판독/기록 동작이 발생하여 메모리 접근을 증가시킨다.
이 경우 전체 프레임을 SRAM 형태의 내부 메모리에 저장하면 SDRAM 메모리로의 접근이 감소하지만 메모리의 크기가 커지며 전력 소모 역시 증가한다.
현실적인 방안으로 프레임의 일부를 저장할 수 있는 국부 메모리를 사용하여 일정 부분 이러한 단점을 보상할 수 있지만, 화면 상의 영상 움직임이 빠른 경우에는 많은 메모리 영역을 SDRAM으로부터 다시 읽어야 한다는 문제점이 있다.
이러한 문제점에 대해서 좀 더 상세히 설명하면 다음과 같다.
도 2는 도 1의 하드와이어드-로직 형태의 멀티미디어 가속기 블록의 예시적인 블록도이다.
도시되듯이 입력되는 스트림 데이터(Stream Data)는 가변 길이 코딩 디코더 및 역다중화(VLD & Demux) 기능 블록(210)에서 파싱된다.
이 경우 매크로블록 데이터(MB Data)는 IQ/IDCT 기능 블록(220, 225)으로 전 달되고 예측 및 보상 데이터(Prediction & Compensation Data)는 인트라 예측(Intra Prediction) 블록(230)과 움직임 보상(MC) 기능 블록(240)에서 각각 사용된다.
IQ/IDCT 기능 블록(220, 225)의 연산 결과는 제1 국부 메모리(250a)에 저장되고, 일정 연산량마다 메모리 제어부(140)를 통하여 SDRAM 등의 메인 메모리에 저장된다.
인트라 예측 기능 블록(230)의 경우 이전 프레임(Previous Frame)의 매크로블록 데이터와 현재 프레임(Current Frame)의 매크로블록 데이터와의 연산 결과를 제2 국부 메모리(250b)에 저장한 후 연산 결과를 메모리 제어부(140)를 통하여 SDRAM 등의 메인 메모리에 저장된다.
움직임 보상 기능 블록(240)도 비슷한 과정을 거쳐서 현재 프레임을 생성하고 이를 제3 국부 메모리(250c)에 저장하며 이후 메모리 제어부(140)를 통하여 SDRAM 등의 메인 메모리에 저장된다.
도 3은 종래의 H.264/MPEG-4 등의 미디어 디코더의 예시적인 블록도와 이에 대한 데이터 흐름을 예시적으로 나타내는 도면이다.
우선 압축된 비트스트림(Bit Stream)이 엔트로피 디코딩(Entropy decode)되어 각 매크로블록의 계수, 움직임 벡터, 헤더가 추출된다.
이후 런-레벨(Run-level) 코딩과 재배치 과정(Reorder)이 수행되어 양자화되고, 변환된 매크로 블록(X)이 생성된다.
이후 변환된 매크로 블록(X)은 역양자화(Q-1)되고 역변환(T-1)되어서 디코딩된 오차 매크로블록(D'n)이 생성된다.
이후 디코더가 가지고 있는 이전 프레임(F'n-1) 내에서 16x16 영역의 위치를 찾기 위해 디코딩된 움직임 벡터가 사용된다. 이 영역은 움직임 보상된 예측 영역(P)이 된다.
이후 움직임 보상된 예측 영역(P)에 디코딩된 오차 매크로블록(D'n)이 더해져서 복원된 매크로블록(uF'n)이 생성된다.
복원된 매크로블록(uF'n)은 필터(Filter)를 거쳐서 디코딩되는 프레임(F'n)을 생성하기 위해 저장된다.
또한 복원된 매크로블록(uF'n)은 인트라 예측(Intra Prediction)에서 사용될 수 있다.
예컨대 이러한 매크로블록의 계수, 움직임 벡터, 헤더 추출, 변환된 매크로 블록(X) 생성, 디코딩된 오차 매크로블록(D'n)의 생성 등에 있어서 입력된 비트스트림을 순차적으로 가공하는 것에 의해서 다음 과정의 블록에서 사용할 데이터가 출력되나, 움직임 벡터를 사용하는 움직임 보상 과정과, AC 및 DC 계수를 사용하는 과정, 디블록 필터링 과정에서는 메모리에 저장된 참조 프레임(Reference Frame) 즉 프레임 F'n-1(reference)과 현재 프레임과 변환 파라미터를 필요로 하게 되며, 이 경우 메인 프로세서가 개입하여 데이터의 전송, 레지스터의 설정에 관여한다.
따라서 프로세서 코어의 성능 및 시스템 버스의 효율성을 감소시킨다.
예컨대 디코딩 과정에 있어서, I-픽쳐(I-Picture)는 현재 입력되는 DCT 변환된 인트라 예측과 IQ/IDCT를 통하여 현재 프레임을 생성하며, 인트라 예측 과정에서 주변에 위치한 매크로블록에 대한 접근이 발생한다.
P-픽쳐(P-Picture)는 현재 프레임을 디코딩 하는 경우 이전 프레임과의 연계성이 많으므로, 이전 프레임을 가장 많이 참고하게 되며, 이때 SDRAM 등의 메인 메모리에 대해서 과도한 메모리 접근이 발생한다.
멀티미디어 가속기능을 내장한 대부분의 프로세서들이 국부 메모리를 사용하고 있으나, 인트라 예측과 움직임 보상 과정에서 이전 프레임 영상에 대한 매크로블록 단위의 데이터 전송이 발생하여 시스템 버스의 성능을 저하시키게 된다.
인트라 예측과 관련하여 좀 더 상세히 설명하면 다음과 같다.
도 4는 종래 기술에 따른 미디어 디코딩에 있어서 인트라 예측의 개념을 예시적으로 나타내는 도면이다.
인트라 예측은 현재의 매크로블록 또는 서브블록(Subblock)의 DC/AC계수 값을 결정하는 데 있어서 동일한 프레임에서 이전에 구성이 완료된 매크로블록을 이용하는 것이다.
도 4에 도시되듯이 매크로블록(X)은 매크로블록(A, B, C)로부터 예측되며, 이 경우 각 매크로블록 라인(MB Line n, MB Line n+1)의 계수값을 도 1 또는 도 2에 도시한 메모리 제어부(140)를 통하여 랜덤하게 읽어 와야 하며 따라서 메모리 버스의 접근이 발생한다.
도 5는 종래 기술에 따른 미디어 디코딩에 있어서 매크로블록에서의 데이터 접근을 예시적으로 나타내는 도면이다.
도시되듯이 매크로블록(X)을 재구성하기 위해서는 도 1 또는 도 2에 도시한 메모리 제어부(140)를 통하여 SDRAM 등의 메모리에 대한 3번의 판독 동작, 즉 매크로블록(A)과 매크로블록(B)과, 매크로블록(C)에 대한 판독 동작이 발생한다.
또한 매크로블록(B)과 매크로블록(C)의 판독을 버스트 모드(Burst Mode)로 구성하여 데이터 버스의 사용 효율을 개선할 수 있으나 매크로블록(A)로의 접근은 추가적인 메모리 제어부(140)를 통한 SDRAM 등의 메인 메모리에 대한 접근이 필요하다.
본 발명의 목적은 종래의 하드와이어드-로직을 내장한 프로세서의 멀티미디어 디코딩과정에서 내장된 매크로 기능들의 구동 과정에 대한 프로세서의 제어로 인하여 발생하는 메모리 버스 및 프로세서의 성능 저하와 반복적인 데이터의 로딩/저장 과정에 따른 과도한 시스템 버스의 접근을 방지하기 위하여 메모리 버스의 사용율 및 프로세서의 제어를 최소화할 수 있도록 하드와이어드-로직의 데이터 흐름을 제어하고 데이터 흐름을 위한 메모리 경로를 제공하는 미디어 디코딩용 국부 메모리 관리 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 움직임 보상 기능과 인트라 예측 기능과 역양자화 및 역이산코사인 변환 기능을 구비하며 메모리 제어부를 통하여 데이터 흐름을 제어하는 미디어 디코더에서의 국부 메모리 관리 장치로서, 참조 프레임과 현재 프레임 정보를 관리하여 상기 움직임 보상 기능과 데이터 교환을 수행 하는 프레임 정보 관리부와, 참조 매크로블록 라인과 현재 매크로블록 라인의 정보를 관리하여 상기 인트라 예측 기능과의 데이터 교환을 수행하는 매크로블록 라인 정보 관리부와, 상기 역양자화 및 역이산코사인 변환 기능과의 데이터 교환을 수행하는 FIFO 관리부를 포함하는 미디어 디코딩용 국부 메모리 관리 장치를 제공한다.
본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 미디어 디코딩용 국부 메모리 관리 장치는 상기 메모리 제어부와의 통합적인 데이터 교환을 제어할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 프레임 정보 관리부는, 매크로블록 인덱스 테이블 형태의 정보를 포함하는 현재 프레임 정보 저장 공간과, 상기 매크로블록 인덱스 테이블 형태의 정보를 포함하는 다수의 참조 프레임 정보 저장 공간을 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 다수의 참조 프레임 정보 저장 공간은 참조 회수에 따라서 상기 매크로블록 인덱스 테이블의 개수가 상기 다수의 참조 프레임 정보 저장 공간 각각에 대해서 서로 다른 것일 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 매크로블록 인덱스 테이블 형태는, 전체 화면상의 X 오프셋, Y 오프셋, 프레임 오프셋, 유효 표시, 정렬 순서 정보를 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 현재 프레임 정보 저장 공간 또는 상기 참조 프레임 정보 저장 공간은, 프레임 번호, X 오프셋, Y 오프셋, 윈도우 크기 정보를 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 매크로블록 라인 정보 관리부는, 상기 인트라 예측 기능의 연산 결과를 기초로 매크로블록 정보를 갱신하는 매크로블록 갱신부와, 상기 현재 매크로블록에 대한 정보와 상기 참조 매크로블록에 대한 정보를 회전 방식으로 저장하는 매크로블록 저장부와, 상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 매크로블록 저장부로 출력하는 다중화부와, 상기 매크로블록 저장부의 상기 현재 매크로블록에 대한 정보 또는 상기 참조 매크로블록에 대한 정보 중에서 선택하여 상기 인트라 예측 기능에 전송하는 선택부를 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 매크로블록 저장부는, 상기 현재 매크로블록에 대한 정보를 저장하는 현재 매크로블록 저장부와, 상기 참조 매크로블록에 대한 정보를 저장하는 참조 매크로블록 저장부를 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 다중화부는, 상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 참조 매크로블록 저장부로 출력하는 제1 다중화부와, 상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 현재 매크로블록 저장부로 출력하는 제2 다중화부를 포함할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 선택부는 상기 현재 매크로블록 저장부 또는 상기 참조 매크로블록 저장부의 출력 중 에서 선택하여 상기 인트라 예측 기능으로 출력할 수 있다.
또한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서, 상기 매크로블록 라인 정보 관리부는, 상기 메모리 제어부와 상기 다중화부 사이의 메모리 접근을 중개하는 DMA 호스트를 더 포함할 수 있다.
이하, 본 발명의 미디어 디코딩용 국부 메모리 관리 장치의 실시예를 첨부한 도면을 참조로 보다 구체적으로 설명한다.
도 6은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치를 적용한 하드와이어드-로직 형태의 멀티미디어 가속기 블록의 예시적인 블록도이다.
도시되듯이 종래의 하드와이어드-로직 형태의 멀티미디어 가속기 블록에 있어서, 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치(300)가 포함된다.
본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치(300)는 종래의 국부 메모리들이 각기 다른 기능 블록들의 고정적인 작업에 사용하도록 설계되어 있어서 통합적인 메모리 제어를 수행하지 못하던 단점을 개선한 것이다.
도시되듯이 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치(300)는 프레임 정보 관리부(310)와, 매크로블록 라인 정보 관리부(320)와, FIFO 관리부(330)를 포함한다.
프레임 정보 관리부(310)는 도시되듯이 참조 프레임과 현재 프레임 정보를 관리하여 움직임 보상 기능(MC, 240)과의 데이터 교환을 수행한다.
매크로블록 라인 정보 관리부(320)는 도시되듯이 참조 매크로블록 라인과 현재 매크로블록 라인의 정보를 관리하여 인트라 예측 기능(Intra Prediction, 230)과 의 데이터 교환을 수행한다.
FIFO 관리부(330)는 매크로블록 정보를 관리하여 역양자화 및 역이산코사인 변환 기능(IQ/IDCT, 220, 225)과의 데이터 교환을 수행한다.
이러한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치(300)는 이전 프레임 등의 참조 프레임과 현재 프레임, 이전 매크로블록 라인 등의 참조 매크로블록 라인과 현재 매크로블록 라인 등에 대한 정보를 포함하고 있어서 통합적인 국부 메모리 제어가 가능하다.
또한 이러한 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치(300)는 메모리 제어부(140)와의 통합적인 데이터 교환을 제어할 수 있다.
즉 종래의 각 국부 메모리 장치에 의해서 개별적으로 수행되던 메모리 제어부(140) 접근을 통합적으로 수행함으로써 메모리 제어부(140)와의 접근을 최소화할 수 있다.
이하 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치의 구체적인 구성에 대해서 설명한다.
도 7은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 회전 방식의 매크로블록 메모리 제어 구성을 예시적으로 나타내는 도면이다.
도 5를 참조로 하는 종래 기술에 따른 미디어 디코딩의 인트라 예측을 위한 매크로블록으로의 데이터 접근에 있어서, 매크로블록(X)을 재구성하기 위해서 도 1 또는 도 2에 도시한 메모리 제어부(140)를 통하여 SDRAM 등의 메모리에 대한 3번의 판독 동작이 발생한다. 또는 버스트 모드(Burst Mode)로 구성하여 데이터 버스의 사 용 효율을 개선할 수 있으나 매크로블록(A)로의 접근은 추가적인 메모리 제어부(140)를 통한 SDRAM 등의 메인 메모리에 대한 접근이 필요하다는 단점에 대해서 설명하였다.
이러한 인트라 예측 과정에서의 메모리 제어부(140)를 통한 SDRAM 등의 메인 메모리에 대한 접근을 감소시키기 위하여, 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에서는 매크로블록 라인 정보 관리부(320)를 회전 방식의 매크로블록 메모리 제어 구성 형태로 구현할 수 있다.
회전 방식의 매크로블록 메모리 제어 구성은 도시되듯이 특히 메모리 제어부(140)와 인트라 예측 기능(230) 사이의 데이터 교환과 관련하여 구비될 수 있다.
도시되듯이 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 회전 방식의 매크로블록 메모리 제어 구성은 DMA 호스트(410)와, 제1 다중화부(420)와, 제2 다중화부(430)와, 참조 매크로블록 저장부(440)와, 현재 매크로블록 저장부(450)와, 선택부(460)와, 매크로블록 갱신부(470)를 포함한다.
DMA 호스트(410)는 메모리 제어부(140)와 제1 다중화부(420) 및 제2 다중화부(430) 사이의 메모리 접근을 중개한다.
제1 다중화부(420)와, 제2 다중화부(430)는 매크로블록 갱신부(470)의 제어에 의해서 인트라 예측에 따른 데이터를 선택적으로 참조 매크로블록 저장부(440)와, 현재 매크로블록 저장부(450)에 각각 저장한다.
참조 매크로블록 저장부(440)와, 현재 매크로블록 저장부(450)는 회전 방식으로 각각 참조 매크로블록과 현재 매크로블록에 대한 정보를 저장한다.
선택부(460)는 인트라 예측에서 참조 매크로블록과 현재 매크로블록의 연산 자료를 참조 매크로블록 저장부(440)와 현재 매크로블록 저장부(450)로부터 선택하여 인트라 예측 기능(230)에 전송한다.
매크로블록 갱신부(470)는 인트라 예측 기능(230)으로부터 참조 매크로블록 저장부(440)와, 현재 매크로블록 저장부(450)에 데이터를 저장하기 위하여 제1 다중화부(420)와, 제2 다중화부(430)의 동작을 제어한다.
즉 매크로블록 갱신부(470)는 인트라 예측 기능(230)의 연산 결과를 기초로 참조 매크로블록과 현재 매크로블록에 대한 정보를 갱신하도록 제어한다.
이와 같이 참조 매크로블록 저장부(440)와 현재 매크로블록 저장부(450)의 두 개의 매크로블록을 저장하기 위한 국부 메모리를 구성하고, 각 매크로블록에 대해서 라인별로 참조를 수행하면, 이전 매크로블록 라인에 대한 메모리 접근 빈도가 감소할 수 있다. 또한 현재 매크로블록 라인에 대한 기록에 필요한 SDRAM 등의 메인 메모리로의 접근 역시 감소할 수 있다.
즉 도 5의 매크로블록에서의 데이터 접근 방식에 비해서 도 7의 회전 방식의 매크로블록 메모리 제어 구성은 매크로블록(X)의 생성에 필요한 매크로블록(B, C)에 대한 정보는 참조 매크로블록 저장부(440)에 저장되어 있으며, 매크로블록(A)은 이전의 인트라 예측을 통하여 현재 매크로블록 저장부(450)에 저장되어 있다.
도 8은 도 7의 회전 방식의 매크로블록 메모리 제어 구성에 따른 데이터 흐름을 예시적으로 나타내는 도면이다.
도시되듯이 본 발명에 따른 회전 방식의 매크로블록 메모리 제어 구성에서 각 단계에서의 처리 과정에 대해서 도시된다.
n+1 번째 매크로블록 라인에서의 연산을 수행하는 경우 n번째의 현재 매크로블록 정보의 데이터를 그대로 전달받아 n+1번째의 참조 매크로블록 정보로서 사용하며, n+1 번째 매크로블록 라인에서의 현재 매크로블록 정보는 n번째의 참조 매크로블록 정보 부분에 할당한다. 이와 같이 동일한 메모리 영역이 단계별로 현재 매크로블록 정보 또는 참조 매크로블록 정보를 저장하게 되며, 이러한 방식을 본원 발명에서는 "회전 방식의 매크로블록 메모리 제어 구성"이라 지칭한다.
한편 인터 예측의 경우에서는 다음과 같다.
인터예측 과정에서는 SDRAM 등의 메인 메모리로의 접근을 감소시키기 위하여 매크로블록 라인의 일부로 메모리 블록을 구성하고, 인덱스를 사용하여, X 오프셋, Y 오프셋, 프레임 오프셋을 통하여 프레임 메모리를 제어할 수 있다.
즉 움직임 보상 과정에 필요한 참조 프레임의 화면을 읽어 들이기 위한 메모리 접근을 이러한 방식을 통하여 감소시킬 수 있다. 또한 이러한 정보를 저장하는 인덱스 레지스터의 치환을 통하여 프레임간의 데이터 변환에 필요한 복사 동작의 감소가 가능하다.
도 9는 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 프레임 저장을 위한 메모리 구조의 예시적인 형태를 나타내는 도면이다.
도 9에 도시되듯이, 프레임 저장을 위한 메모리 구조는, 현재 프레임의 저장과 참조 프레임의 저장을 위한 구조를 포함한다.
각 매크로블록은 예컨대 16x16 픽셀로 구성되며, 또한 하나의 매크로블록 인 덱스는 128x16 픽셀의 화면을 저장할 수 있다.
예컨대 매크로블록 인덱스(MB Index 0)에 대해서는 도시되듯이 8개의 매크로블록에 대해서 저장이 수행된다.
또한 각 매크로블록 인덱스의 구조는 도시되듯이, 전체 화면상의 X,Y 오프셋(X Offset, Y Offset) 및 프레임 오프셋(Frame Offset)의 번호, 유효(Valid) 표시를 위한 필드(In Use), 매크로블록 라인의 각 매크로블록 사이의 정렬 순서를 나타내는 필드(Arrange Order)를 포함하고 있다.
도 10은 본 발명에 따른 미디어 디코딩용 국부 메모리 관리 장치에 있어서 프레임 정보 관리부의 예시적인 구성을 나타내는 도면이다.
도시되듯이 움직임 보상을 위해서 사용하는 기준 프레임에 대해서 필요한 부분만 로딩하여 사용이 가능하며, 필요한 부분만 개별적으로 갱신이 가능하도록 구성된다.
즉 미디어 디코딩용 국부 메모리 관리 장치의 프레임 정보 관리부는 현재 프레임을 위한 저장 공간과 2개의 참조 프레임을 위한 저장 공간 등, 3개의 프레임 저장 공간으로 구성될 수 있다.
이 경우 각 프레임 저장 공간은 프레임 번호(Frame Number), X, Y 오프셋(X Offset, Y Offset)과 윈도우 크기 정보와, 다수의 매크로블록 인덱스 테이블을 포함한다.
현재 프레임의 저장을 위한 공간과 가장 많은 참조가 발생하는 이전 프레임[참조 프레임(1)]에 대한 저장 공간은 도시되듯이 다수의 매크로블록 인덱스 테이 블(MB Index Table)로 구성되며, 1 프레임 이전의 참조 프레임[참조 프레임(2)]에 대한 저장 공간은 참조 회수가 상대적으로 작으므로 예컨대 도시되듯이 2개의 매크로블록 인덱스 테이블로 구성된다.
비록 본 발명의 구성이 구체적으로 설명되었지만 이는 단지 본 발명을 예시적으로 설명한 것에 불과한 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 변형이 가능할 것이다. 따라서 본 명세서에 개시된 실시예들은 본 발명을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 사상과 범위가 한정되는 것은 아니다. 본 발명의 범위는 아래의 청구범위에 의해 해석되어야 하면, 그와 동등한 범위 내에 있는 모든 기술은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 종래의 하드와이어드-로직을 내장한 프로세서의 멀티미디어 디코딩과정에서 내장된 매크로 기능들의 구동 과정에 대한 프로세서의 제어로 인하여 발생하는 메모리 버스 및 프로세서의 성능 저하와 반복적인 데이터의 로딩/저장 과정에 따른 과도한 시스템 버스의 접근을 방지하기 위하여 메모리 버스의 사용율 및 프로세서의 제어를 최소화할 수 있도록 하드와이어드-로직의 데이터 흐름을 제어하고 데이터 흐름을 위한 메모리 경로를 제공하여 특히 모바일 멀티미디어 프로세서의 성능을 향상시킬 수 있다.

Claims (11)

  1. 움직임 보상 기능과 인트라 예측 기능과 역양자화 및 역이산코사인 변환 기능을 구비하며 메모리 제어부를 통하여 데이터 흐름을 제어하는 미디어 디코더에서의 국부 메모리 관리 장치로서,
    참조 프레임과 현재 프레임 정보를 관리하여 상기 움직임 보상 기능과 데이터 교환을 수행하는 프레임 정보 관리부와,
    참조 매크로블록 라인과 현재 매크로블록 라인의 정보를 관리하여 상기 인트라 예측 기능과의 데이터 교환을 수행하는 매크로블록 라인 정보 관리부와,
    상기 역양자화 및 역이산코사인 변환 기능과의 데이터 교환을 수행하는 FIFO 관리부
    를 포함하는 미디어 디코딩용 국부 메모리 관리 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 프레임 정보 관리부는,
    매크로블록 인덱스 테이블 형태의 정보를 포함하는 현재 프레임 정보 저장 공간과,
    상기 매크로블록 인덱스 테이블 형태의 정보를 포함하는 다수의 참조 프레임 정보 저장 공간을 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  4. 제3항에 있어서,
    상기 다수의 참조 프레임 정보 저장 공간은 참조 회수에 따라서 상기 매크로블록 인덱스 테이블의 개수가 상기 다수의 참조 프레임 정보 저장 공간 각각에 대해서 서로 다른 것인 미디어 디코딩용 국부 메모리 관리 장치.
  5. 제3항에 있어서,
    상기 매크로블록 인덱스 테이블 형태는,
    전체 화면상의 X 오프셋, Y 오프셋, 프레임 오프셋, 유효(Valid) 표시, 정렬 순서 정보를 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  6. 제3항에 있어서,
    상기 현재 프레임 정보 저장 공간 또는 상기 참조 프레임 정보 저장 공간은, 프레임 번호, X 오프셋, Y 오프셋, 윈도우 크기 정보를 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  7. 제1항에 있어서, 상기 매크로블록 라인 정보 관리부는,
    상기 인트라 예측 기능의 연산 결과를 기초로 매크로블록 정보를 갱신하는 매크로블록 갱신부와,
    상기 현재 매크로블록에 대한 정보와 상기 참조 매크로블록에 대한 정보를 저장하는 매크로블록 저장부와,
    상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 매크로블록 저장부로 출력하는 다중화부와,
    상기 매크로블록 저장부의 상기 현재 매크로블록에 대한 정보 또는 상기 참조 매크로블록에 대한 정보 중에서 선택하여 상기 인트라 예측 기능에 전송하는 선택부
    를 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  8. 제7항에 있어서,
    상기 매크로블록 저장부는,
    상기 현재 매크로블록에 대한 정보를 저장하는 현재 매크로블록 저장부와,
    상기 참조 매크로블록에 대한 정보를 저장하는 참조 매크로블록 저장부
    를 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  9. 제8항에 있어서, 상기 다중화부는,
    상기 매크로블록 갱신부의 제어에 따라,
    상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 참조 매크로블록 저장부로 출력하는 제1 다중화부와,
    상기 메모리 제어부로부터의 출력 또는 상기 매크로블록 갱신부의 출력을 다중화하여 상기 현재 매크로블록 저장부로 출력하는 제2 다중화부
    를 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  10. 제8항에 있어서, 상기 선택부는 상기 현재 매크로블록 저장부 또는 상기 참조 매크로블록 저장부의 출력 중에서 선택하여 상기 인트라 예측 기능으로 출력하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
  11. 제7항에 있어서, 상기 매크로블록 라인 정보 관리부는,
    상기 메모리 제어부와 상기 다중화부 사이의 메모리 접근을 중개하는 DMA 호스트
    를 더 포함하는 것인 미디어 디코딩용 국부 메모리 관리 장치.
KR1020060118067A 2006-11-28 2006-11-28 미디어 디코딩용 국부 메모리 관리 장치 Expired - Fee Related KR100821922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118067A KR100821922B1 (ko) 2006-11-28 2006-11-28 미디어 디코딩용 국부 메모리 관리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118067A KR100821922B1 (ko) 2006-11-28 2006-11-28 미디어 디코딩용 국부 메모리 관리 장치

Publications (1)

Publication Number Publication Date
KR100821922B1 true KR100821922B1 (ko) 2008-04-15

Family

ID=39534737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118067A Expired - Fee Related KR100821922B1 (ko) 2006-11-28 2006-11-28 미디어 디코딩용 국부 메모리 관리 장치

Country Status (1)

Country Link
KR (1) KR100821922B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018607A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 画像復号方法、画像復号装置及び記録媒体
KR20050068770A (ko) * 2003-12-30 2005-07-05 삼성전자주식회사 데이터 처리 시스템 및 데이터 처리 방법
KR20050074011A (ko) * 2004-01-13 2005-07-18 (주)씨앤에스 테크놀로지 메모리 대역폭이 감소된 비디오 디코더 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018607A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 画像復号方法、画像復号装置及び記録媒体
KR20050068770A (ko) * 2003-12-30 2005-07-05 삼성전자주식회사 데이터 처리 시스템 및 데이터 처리 방법
KR20050074011A (ko) * 2004-01-13 2005-07-18 (주)씨앤에스 테크놀로지 메모리 대역폭이 감소된 비디오 디코더 시스템

Similar Documents

Publication Publication Date Title
KR101227667B1 (ko) 오버랩 평활화 및 인-루프 디블록킹의 구분적 프로세싱
Kang et al. MPEG4 AVC/H. 264 decoder with scalable bus architecture and dual memory controller
US9131240B2 (en) Video decoding method and apparatus which uses double buffering
US9224187B2 (en) Wavefront order to scan order synchronization
US8395634B2 (en) Method and apparatus for processing information
KR20070111467A (ko) 중간 루프 필터 데이터를 저장하는 스크래치 패드
CN101924945B (zh) 具有可变压缩比和用于存储及检索参考帧数据的缓冲器的视频解码器
US9509992B2 (en) Video image compression/decompression device
CN1937773B (zh) 外部存储装置、存储图像数据的方法及图像处理器
KR100695141B1 (ko) 영상처리시스템에 있어서 메모리 억세스장치 및 방법, 데이터 기록장치 및 방법과 데이터 독출장치 및 방법
Demura et al. A single-chip MPEG2 video decoder LSI
JP4891335B2 (ja) ハードウェア多標準対応ビデオデコーダ装置
US9363523B2 (en) Method and apparatus for multi-core video decoder
KR20090020460A (ko) 비디오 디코딩 방법 및 장치
JP2002112268A (ja) 圧縮画像データ復号装置
JP2000175201A (ja) 画像処理装置及び方法、並びに提供媒体
KR100821922B1 (ko) 미디어 디코딩용 국부 메모리 관리 장치
US9204158B2 (en) Hardware multi-standard video decoder device
JP2003230148A (ja) 画像データ符号化装置
KR100891116B1 (ko) 대역폭 인식 움직임 보상 장치 및 그 방법
JP2006279574A (ja) 復号装置と方法
KR100556341B1 (ko) 메모리 대역폭이 감소된 비디오 디코더 시스템
KR20090076020A (ko) 멀티 코덱 디코더 및 디코딩 방법
CN107667529B (zh) 用于有效地对数据进行嵌入式压缩的方法、装置和计算机可读记录介质
US20060227876A1 (en) System, method, and apparatus for AC coefficient prediction

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061128

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080318

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080407

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080407

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110111

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120116

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee