KR100820174B1 - 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법 - Google Patents
수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법 Download PDFInfo
- Publication number
- KR100820174B1 KR100820174B1 KR1020070057150A KR20070057150A KR100820174B1 KR 100820174 B1 KR100820174 B1 KR 100820174B1 KR 1020070057150 A KR1020070057150 A KR 1020070057150A KR 20070057150 A KR20070057150 A KR 20070057150A KR 100820174 B1 KR100820174 B1 KR 100820174B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- carbon nanotube
- forming
- silicon
- gate
- Prior art date
Links
- 239000002041 carbon nanotube Substances 0.000 title claims abstract description 92
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 90
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 90
- 239000010703 silicon Substances 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000003054 catalyst Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000002923 metal particle Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 84
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002109 single walled nanotube Substances 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 etc.) Inorganic materials 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002090 nanochannel Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
- H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
- H10D62/118—Nanostructure semiconductor bodies
- H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
- H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 수직구조의 탄소나노튜브(Carbon nanotubes, CNT)를 적용한 전자소자 및 그 제조방법에 관한 것으로서, 본 발명에 의한 수직구조의 탄소나노튜브 전자소자 제조방법은, (a) 실리콘 소스가 형성된 기판을 준비하는 단계; (b) 상기 기판 상에 제 1 절연막을 형성한 다음, 상기 실리콘 소스의 상면이 노출되도록 상기 제 1 절연막을 식각하는 단계; (c) 상기 실리콘 소스 상에 제 2 절연막을 형성한 다음, 상기 제 2 절연막을 패터닝하고 게이트를 형성하는 단계; (d) 상기 게이트 상에 제 3 절연막을 형성한 다음, 상기 제 3 절연막과 상기 제 2 절연막을 식각하여 탄소나노튜브 채널이 형성될 관통홀을 형성하는 단계; (e) 상기 관통홀과 상기 제 3 절연막 상에 상기 게이트를 감싸는 제 4 절연막을 형성한 후 식각하여 스페이서를 형성하는 단계; (f) 상기 실리콘 소스 상에 금속촉매를 형성하는 단계; (g) 상기 금속촉매를 이용하여 상기 실리콘 소스 상에 탄소나노튜브 채널을 수직으로 성장시키는 단계; (h) 상기 탄소나노튜브 채널이 형성된 상기 관통홀과 상기 제 3 절연막 상에 제 5 절연막을 형성하는 단계; (i) 상기 탄소나노튜브 채널이 노출되도록 상기 제 5 절연막을 패터닝한 후 실리콘 드레인을 형성하는 단계를 포함한다.
본 발명은, 수직구조의 탄소나노튜브를 구성하고, 선택적 실리콘 성장법을 적용함으로써 수평구조 탄소나노튜브의 배열문제를 해결하였다.
탄소나노튜브, 수직전자소자, 선택적 실리콘 성장
Description
도 1은 종래 기술에 따른 수평구조 탄소나노튜브 전자소자를 나타낸 도면이다.
도 2a 내지 도 2p는 본 발명의 일 실시 예에 따른 전자소자 제조공정을 도시한 공정단면도이다.
도 3a 내지 도 3c는 본 발명의 다른 실시 예에 따른 이중게이트 전자소자 제조공정을 도시한 공정단면도이다.
도 4는 선택적 실리콘 성장으로 형성한 실리콘 드레인을 나타낸 도면이다.
*도면의 주요부분에 대한 부호의 설명*
1: 기판
1a: 실리콘층 1b: 하부 절연막
2, 6, 9, 15, 17: PR 패턴 3: 실리콘 소스
4: 제 1 절연막 5: 제 2 절연막
5a, 8a: 콘택홀 6a, 9a, 17a: 개구
7: 게이트 7a: 게이트 물질
8: 제 3 절연막 10: 제 4 절연막
11: 스페이서 12: 금속촉매 입자
13: 탄소나노튜브 14: 제 5 절연막
16: 실리콘 드레인
18: 선택적 실리콘 성장으로 형성한 실리콘 드레인
본 발명은 탄소나노튜브(CNT: carbon nanotubes)를 활용한 전자소자 제조방법에 관한 것으로, 특히 선택적 수직 성장기술을 이용하여 성장된 수직 형태의 탄소나노튜브 채널을 가지는 전자소자의 제조방법에 관한 것이다.
최근, 실리콘을 기반으로 하는 전자소자는 그 크기가 수십 nm까지 축소되고 있다. 전자소자의 크기가 작아짐에 따라, 기존의 실리콘 채널로는 전류를 충분히 소통시키는 것이 용이하지 않기 때문에 전류밀도를 높이기 위해서는 채널 도핑을 높게 유지해야 하는데, 이 역시 용이하지 않다. 이에 따라, 최근에는 채널 도핑이 필요없고, 미세한 전류에서도 작동 가능한 전자소자를 제조하기 위해, 수십 나노미터 이하의 직경을 가진 수평 형태의 탄소나노튜브를 초미세 전자소자의 채널에 적용하고 있다. 일반적으로 탄소나노튜브는 접촉 양상에 따라 금속 특성 및 반도체 특성을 나타내는데, 수평 CNT 채널을 구비한 전자소자는 반도체 특성을 갖는 CNT를 사용한다.
이하, 도면을 참조하여 종래 탄소나노튜브를 이용한 전자소자를 설명한다.
도 1은 종래 기술에 따른 수평구조 탄소나노튜브 전자소자를 나타낸 도면이다.
도 1을 참조하면, 종래 탄소나노튜브 전자소자(100)는 실리콘 기판(101) 상에 형성된 산화물(102), 산화물(102) 상부에 형성된 소스(103) 및 드레인(104), 소스(103) 와 드레인(104) 사이에 형성되어 소스(103) 및 드레인(104)을 수평형태로 연결하는 탄소나노튜브(CNT) 채널(105) 및 탄소나노튜브 채널(105) 상에 형성된 게이트(106)를 포함한다.
전술한 구성을 갖는 전자소자(100)를 작동시키기 위해서는, 우선 게이트(106)에 전압을 인가해야 한다. 게이트(106)에 전압이 인가되면, CNT 채널(105)의 전류통로가 on되어 전자소자(100)가 작동하게 되고, 그렇지 않으면 탄소나노튜브 채널(105)의 전류통로는 "off"상태를 유지한다.
그러나, 종래의 탄소나노튜브 전자소자를 제조하기 위해서는, 길이 및 전기적 특성이 균일한 규격화된 탄소나노튜브를 적용하는 것이 용이하지 않을 뿐 아니라 실리콘 소스와 드레인 사이에 탄소나노튜브를 정확히 정렬시키는 것이 어렵다. 최근에 물리적 흡착 특성을 활용하는 기술이 이용되고 있으나, 이 경우 역시 탄소나노튜브를 균일하게 정렬시키는 것이 용이하지 않아 대량생산이 어려울 뿐 아니라 소자불량 및 오염을 일으킬 수 있다.
본 발명은 상기 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 탄소나노튜브의 선택적 수직 성장기술을 활용하여 형성된 수직 형태의 탄소나노튜브 채널을 포함함으로써, 탄소나노튜브를 정확한 위치에 정렬시키고, 탄소나노튜브의 접촉특성을 향상시킬 수 있는 전자소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 수직구조의 탄소나노튜브 전자소자 제조방법은 (a) 실리콘 소스가 형성된 기판을 준비하는 단계; (b) 상기 기판 상에 제 1 절연막을 형성한 다음, 상기 실리콘 소스의 상면이 노출되도록 상기 제 1 절연막을 식각하는 단계; (c) 상기 실리콘 소스 상에 제 2 절연막을 형성한 다음, 상기 제 2 절연막을 패터닝하고 게이트를 형성하는 단계; (d) 상기 게이트 상에 제 3 절연막을 형성한 다음, 상기 제 3 절연막과 상기 제 2 절연막을 식각하여 탄소나노튜브 채널이 형성될 관통홀을 형성하는 단계; (e) 상기 관통홀과 상기 제 3 절연막 상에 상기 게이트를 감싸는 제 4절연막을 형성한 후 식각하여 스페이서를 형성하는 단계; (f) 상기 실리콘 소스 상에 금속촉매를 형성하는 단계; (g) 상기 금속촉매를 이용하여 상기 실리콘 소스 상에 탄소나노튜브 채널을 수직으로 성장시키는 단계; (h) 상기 탄소나노튜브 채널이 형성된 상기 관통홀과 상기 제 3 절연막 상에 제 5 절연막을 형성하는 단계; 및 (i) 상기 탄소나노튜브 채널이 노출되도록 상기 제 5 절연막을 패터닝한 후 실리콘 드레인을 형성하는 단계를 포함한다.
바람직하게, 상기 기판은 SOI(silicon on insulator) 기판 또는 다결정 실리콘 기판을 사용한다.
상기 (c)단계는 상기 제 2 절연막 상에 PR(photo resist)을 코팅한 후 노광하여 상기 PR을 패터닝하는 단계; 상기 패터닝된 PR을 이용하여 상기 제 2 절연막을 식각하여 게이트홀을 형성한 후 상기 PR을 제거하는 단계; 상기 제 2 절연막의 상부 및 상기 게이트홀에 게이트물질을 형성하는 단계; 및 상기 게이트홀 내의 게이트 물질만 남기고 상기 제 2 절연막 상의 게이트 물질을 식각하여 제거하는 단계를 포함한다.
상기 (d)단계는 상기 제 3 절연막 상에 PR 코팅한 후 노광하여 상기 PR을 패터닝하는 단계; 상기 제 2 절연막 및 상기 제 3 절연막을 식각하여 상기 관통홀을 형성하는 단계; 및 상기 제 3 절연막 상의 PR을 제거하는 단계를 포함한다.
상기 (f)단계는 상기 금속촉매의 입자를 기상에서 형성시킨 후 상기 실리콘 소스와 상기 제 3 절연막 상에 떨어뜨리는 단계; 상기 금속촉매의 입자를 진공 열처리 하는 단계; 및 상기 제 3 절연막 상의 상기 금속입자들을 제거하는 단계를 포함한다.
상기 (i)단계는 상기 제 5 절연막 상에 PR 코팅한 후 노광하여 패터닝하는 단계; 상기 탄소나노튜브의 끝단이 노출될 때까지 상기 제 5 절연막을 식각하는 단계; 상기 제 5 절연막 상의 PR을 제거하는 단계; 및 상기 제 5 절연막 상에 실리콘 드레인을 형성하는 단계를 포함한다.
상기 (c)단계는 상기 제 2 절연막 상에 PR 코팅한 후 노광하여 상기 PR을 패 터닝하는 단계; 상기 패터닝된 PR을 이용하여 상기 제 2 절연막을 식각하여 상기 실리콘 소스의 양측면에 각각 게이트 홀을 형성한 후 상기 PR을 제거하는 단계; 및 상기 제 2 절연막의 상부 및 상기 게이트홀에 게이트물질을 형성하는 단계를 포함한다.
상기 (i)단계는 상기 제 5 절연막 상에 PR 코팅한 후 노광하여 패터닝하는 단계; 상기 탄소나노튜브의 끝부분이 노출될 때까지 상기 제 5 절연막을 식각하는 단계; 상기 제 5 절연막 상의 PR을 제거하는 단계; 상기 제 5 절연막의 식각면의 클리닝 공정을 수행하는 단계; 및 상기 식각면 상에 실리콘의 선택적 성장으로 드레인을 형성하는 단계를 포함한다.
바람직하게, 상기 (g)단계의 상기 금속촉매는 Fe, Ni, Pt, Pd, Cu, Au 및 Al 중 어느 하나를 이용한다.
바람직하게, 상기 (c)단계의 상기 게이트의 재료는 금속, 실리사이드 및 도핑된 실리콘 중 어느 하나를 이용한다.
또한, 본 발명에 따른 수직구조의 탄소나노튜브 전자소자 는 기판 상에 형성된 실리콘 소스; 상기 실리콘 소스의 상면을 노출시키며 상기 기판 상에 형성되는 제 1 절연막; 상기 제 1 절연막 상에 형성되며 상기 실리콘 소스를 노출시키는 관통홀이 형성된 제 2 절연막; 상기 관통홀을 통해 노출된 상기 실리콘 소스의 상면에 수직으로 성장된 하나 이상의 탄소나노튜브; 상기 관통홀과 접하는 위치에 상기 탄소나노튜브의 성장방향과 같이 수직으로 형성되는 하나 이상의 게이트; 및 상기 관통홀을 통해 노출된 상기 탄소나노튜브의 단부에 연결된 실리콘 드레인을 포함한다.
바람직하게, 상기 게이트는 금속, 실리사이드, 및 도핑된 실리콘 중 어느 하나로 이루어진다.
바람직하게, 상기 기판은 SOI 기판 또는 다결정 실리콘 기판이다. 상기 탄소나노튜브의 성장 길이는 50 내지 250nm이다.
바람직하게, 상기 실리콘 드레인은 선택적 실리콘 성장으로 이루어진다. 상기 탄소나노튜브가 형성된 관통홀은 절연막으로 채워진다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 수직구조의 탄소나노튜브 채널을 갖는 전자소자의 제조방법을 설명한다.
도 2a 내지 도 2p는 본 발명의 일 실시예에 따른 수직구조의 탄소나노튜브 전자소자 제조공정의 단면도이다.
도 2a를 참조하면, 수직구조의 탄소나노튜브 채널을 구비한 전자소자를 제조하기 위해서는, 우선 기판(1)을 준비한다.
기판(1)은 하부 절연막(1b) 상에 실리콘층(1a)이 형성된 SOI(silicon on insulator) 기판을 주로 사용하지만, 실리콘 표면을 열적 산화(Thermal oxidation)시켜, 다결정 실리콘막을 형성시킨 다결정 실리콘 기판도 사용 가능하다. 상기 하부 절연막(1b)은 산화막(oxide) 또는 질화막(nitride)으로 형성한다.
그 다음, 준비된 기판(1)상에 포토레지스트(2a)(PR: photo resist)를 코팅한 다음, 노광공정과 패터닝 공정을 통해 상기 PR(2a)을 패터닝하여 실리콘 소스를 형성하기 위한 PR 패턴(2)을 형성한다.
다음 단계에서는, 도 2b를 참조하면, 상기 패터닝된 PR(2)을 이용하여 실리콘층(1a)을 식각하여 실리콘 소스(3)를 형성한다. 실리콘층(1a)을 식각하기 위해서는 건식식각 공정을 이용하며, 식각 공정이 수행된 다음 PR 패턴(2)을 제거를 위해 애싱(ashing) 공정을 수행한다. 본 실시 예에서는 O2애싱(ashing)을 이용한다. 패터닝된 실리콘 소스(3)의 높이와 폭은 각각 10~100nm로 이루어진다.
그 다음, 도 2c를 참조하면 실리콘 소스(3)가 형성된 기판(1)상에는 제 1 절연막(4)이 형성된다. 제 1 절연막(4)은 산화막 또는 질화막으로 상기 실리콘 소스(3)를 모두 덮도록 형성한다.
도 2d를 참조하면, 다음 단계에서는 제 1 절연막(4) 중 실리콘 소스(3)의 상부에 형성된 제 1 절연막(4)을 식각하여 실리콘 소스(3)의 상면을 노출시킨다. 이 때, 제 1 절연막(4)은 블랭킷(blanket) 식각 또는 화학적 기계적 폴리싱(CMP) 공정에 의해 제거된다.
도 2e 및 도 2f를 참조하면, 실리콘 소스(3)의 상면이 노출된 제 1 절연막(4) 상에는 20~200nm의 두께의 제 2 절연막(5)이 형성된다. 제 2 절연막(5)은 수직 식각성이 좋은 산화막을 고밀도 플라즈마 증착법(HDP)으로 형성하거나 BPSG(Boro-phospho Silicate Glass)막을 코팅하여 플로우(flow) 시켜 형성한다. 제 2 절연막(5) 상에는 PR(6)을 코팅한 후 게이트 전극을 형성하기 위한 개구(6a)를 형성하 는 패터닝을 한다. 이때, 상기 게이트 전극의 형성을 위한 개구(6a)의 폭은 10~100nm이다.
그 다음 개구(6a)가 형성된 PR 패턴(6)을 식각마스크로 건식식각 공정을 실시하여 제 2 절연막(5)에 콘택홀(5a)을 형성한다. 이 때, 제 1 절연막(4)이 제 2 절연막(5)과 다른 종류의 절연막(예를 들면, 제 1 절연막은 질화막이고 제 2 절연막이 산화막)이라면 제 2 절연막(5)을 식각하는 과정에서 제 1 절연막(4)이 영향을 받지 않는다. 그러나, 두 절연막(4, 5)이 동일한 재질로 이루어진 절연막이라면 제 2 절연막(5)을 식각하는 과정에서 제 1 절연막(4)이 손상을 입을 수 있으므로, 제 2 절연막(5)을 식각할 때는 제 1 절연막(4)을 손상시키지 않는 식각 속도의 선택성이 큰 건식 식각 공정을 이용한다.
콘택홀(5a)이 형성된 다음, 제 2 절연막(5) 상에 형성된 PR 패턴(6)을 제거한다. PR 패턴(6)을 제거한 다음, 콘택홀(5a)과 제 2 절연막(5) 상에는 게이트 물질(7a)을 형성한다. 게이트 물질(7a)은 금속(W, W합금 등), 실리사이드(W-silicide, Ni-silicide 등), 및 도핑된 실리콘 중 하나를 이용한다.
그 다음 단계에서는, 도 2g를 참조하면, 콘택홀(5a)내에 형성된 게이트 물질만 남겨 게이트(7)를 형성하고, 제 2 절연막(5) 상에 형성된 게이트 물질(7a)은 제거한다. 게이트 물질(7a)은 블랭킷(blanket) 식각 또는 CMP공정을 이용하여 제거한다. 게이트 물질(7a)이 제거된 다음, 제 2 절연막(5)상에는 제 3 절연막(8)이 증착된다. 제 3 절연막(8)은 산화막 또는 질화막으로 형성한다.
도 2h 및 도 2i를 참조하면, 제 3 절연막(8) 상에는 개구(9a)를 구비한 PR 패턴(9)이 형성된다. 상기 개구(9a)는 게이트(7)의 형성 위치와 이격된 위치에 형성되어 있으며, 개구(9a)가 형성된 PR 패턴(9)을 이용하여, 제 3 절연막(8) 및 제 2 절연막(5)을 건식식각하여 콘택홀(8a)을 형성한다. 이 때, 실리콘 소스(3)가 손상되지 않도록 제 3 절연막(8) 및 제 2 절연막(5)만 식각한다. 그 다음, 노출된 실리콘 소스(3)와 제 3 절연막(8) 상에 스텝 커버리지가 좋은 제 4 절연막(10)을 형성한다. 제 4 절연막(10)은 질화막 또는 산화막을 이용하여, 5~50nm의 두께로 형성한다.
도 2j를 참조하면, 다음 단계에서는 제 4 절연막(10)을 식각하여 스페이서(11)를 형성한다. 스페이서(11)는 게이트(7)가 노출되지 않도록 2~20nm의 두께로 형성한다. 스페이서(11)가 형성된 다음, 식각으로 인한 실리콘 소스의 식각 데미지를 제거하기 위하여 클리닝 공정을 수행한다. 클리닝 공정을 수행하는 이유는 식각 데미지가 탄소나노튜브와 실리콘의 접촉 특성에 영향을 미칠 수 있기 때문이다.
도 2k는 금속촉매 입자를 형성시키는 공정을 나타낸 단면도이다. 금속촉매 입자(12)는 Fe, Ni, Pt, Pd, Cu, Au, Al 등의 금속이고, 크기는 2~20nm로 하며, 기상에서 입자를 형성시킨 후 기판에 떨어뜨린다. 이후 500도 이하의 저온에서 진공 열처리를 하면, 금속촉매 입자(12)와 실리콘 소스(3)가 강하게 결합하는데 이때, 너무 높은 온도에서 진공 열처리를 수행하거나, 장시간 수행하면, 금속촉매 입자(12)가 실리콘 속으로 침투할 가능성이 있다. 금속촉매 입자(12)와 실리콘 소스(3)와의 열처리 공정이 수행된 다음에는, 제 3 절연막(8) 상의 금속촉매 입자(12)들을 제거하기 위해 초음파 세척, 또는 레이져 충격파 클리닝 공정을 거친다.
그 다음 단계에서는, 도 2l를 참조하면, 실리콘 소스(3)위에만 금속촉매 입자(12)를 남긴 후에 탄소나노튜브(13)를 수직 성장시킨다. 탄소나노튜브(13)의 길이는 50~250nm로 하며, 이때, 단일벽 탄소나노튜브(SWCNT)로 성장시킬 수 있다. 탄소나노튜브 성장법으로 CVD(chemical vapor deposition), 기상합성법, PECVD(plasma enhanced chemical vapor deposition), 전기 방전법, 레이저법 등을 다양하게 적용할 수 있는데, 성장속도가 느리고, 탄소나노튜브의 길이를 정확히 조절할 수 있는 방법을 사용한다.
도 2m을 참조하면, 다음 단계에서는, 탄소나노튜브(13)를 성장시킨 후, 스페이서(11)를 식각하여 제거하고 스텝 커버리지가 좋은 제 5 절연막(14)을 형성한다. 제 5 절연막(14)은 산화막 또는 질화막으로 형성한다. 그 다음 탄소나노튜브(13)와 연결되는 실리콘 드레인을 형성하기 위해 PR(15)을 코팅한 후 패터닝을 실시한다.
도 2n을 참조하면, 다음 단계에서는, 수직으로 형성된 탄소나노튜브(13)의 끝부분이 드러나도록 제 5 절연막(14)을 식각하고 PR 패턴(15)을 제거한다.
도 2o를 참조하면, 제 5 절연막(14) 상에 실리콘 드레인(16)을 증착시켜 탄소나노튜브(13)와 드레인(16)이 연결되도록 한다. 도 2p를 참조하면, 제 5 절연막(14) 상의 실리콘을 블랭킷(blanket) 식각 또는 CMP 공정으로 제거한다.
이상, 본 발명의 일 실시예에 따른 수직구조의 탄소나노튜브 전자소자 제조방법을 설명하였고, 이하 다른 실시예에 대해 도면을 참조하여 설명한다.
도 3은 이중게이트를 가진 수직구조의 탄소나노튜브 전자소자의 제조공정 단 면도이다.
도 3a를 참조하면, 전술한 도 2e의 공정과 같이 게이트를 하나만 형성하기 위한 PR공정 대신에, 실리콘 소스 양쪽에 두개의 게이트를 형성하기 위한 개구(17a)를 형성하는 PR 패터닝(17)을 한다.
다음 단계에서는, 도 3b를 참조하면, 전술한 도 2f의 공정과 같이 PR 패턴(17)을 이용하여, 건식식각 공정을 이용하여 제 2 절연막(5)에 콘택홀(5a)을 형성한 후 콘택홀(5a)을 게이트 물질(7a)로 채운다.
기타 공정은 전술한 도 2a 내지 도 2d 및 도 2g 내지 도 2p에서 설명한 공정과 같으므로 이로부터 유추할 수 있다.
도 3c는 이중게이트를 가진 수직구조의 탄소나노튜브 전자소자의 완성된 모습을 나타내고 있다.
도 4는 선택적 실리콘 성장기술을 적용하여 드레인을 형성시킨 모습을 나타낸 도면이다.
상기 도 2a 내지 도 2m을 참조하여 설명된 공정이 이루어진 후에, 도 2n의 제 5 절연막(14) 식각 이후에 클리닝 공정을 거쳐 선택적 실리콘 성장기술을 적용한다. 선택적 실리콘 성장은 실리콘 박막을 형성한 후 다시 블랭킷 식각하는 공정을 생략할 수 있다. 탄소나노튜브는 도체이므로 실리콘의 선택적 성장으로 드레인(18)을 채우는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의해야 한다. 또한, 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은, 수직구조의 탄소나노튜브를 구성하고, 선택적 실리콘 성장법을 적용함으로써 수평구조 탄소나노튜브의 배열문제를 해결하였다.
또한, 수직구조이기 때문에 수평구조에 비해 2배 이상 고집적 소자를 구현할 수 있으며, 게이트를 탄소나노튜브 채널 좌우측에 형성하여 간단하게 이중게이트 구조를 만들 수 있다.
선택적 실리콘 성장법을 적용하여 탄소나노튜브를 연결함으로 콘택 특성을 향상시키고, 공정을 단순화시킬 수 있으며, 탄소나노튜브의 전자소자 제조 공정의 신뢰성을 높여, 향후 관련기술의 파급효과를 증대시킬 수 있는 효과가 있다.
Claims (16)
- (a) 실리콘 소스가 형성된 기판을 준비하는 단계;(b) 상기 기판 상에 제 1 절연막을 형성한 다음, 상기 실리콘 소스의 상면이 노출되도록 상기 제 1 절연막을 식각하는 단계;(c) 상기 실리콘 소스 상에 제 2 절연막을 형성한 다음, 상기 제 2 절연막을 패터닝하고 게이트를 형성하는 단계;(d) 상기 게이트 상에 제 3 절연막을 형성한 다음, 상기 제 3 절연막과 상기 제 2 절연막을 식각하여 탄소나노튜브 채널이 형성될 관통홀을 형성하는 단계;(e) 상기 관통홀과 상기 제 3 절연막 상에 상기 게이트를 감싸는 제 4 절연막을 형성한 후 식각하여 스페이서를 형성하는 단계;(f) 상기 실리콘 소스 상에 금속촉매를 형성하는 단계;(g) 상기 금속촉매를 이용하여 상기 실리콘 소스 상에 상기 탄소나노튜브 채널을 수직으로 성장시키는 단계;(h) 상기 탄소나노튜브 채널이 형성된 상기 관통홀과 상기 제 3 절연막 상에 제 5 절연막을 형성하는 단계; 및(i) 상기 탄소나노튜브 채널이 노출되도록 상기 제 5 절연막을 패터닝한 후 실리콘 드레인을 형성하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 기판은,SOI(silicon on insulator) 기판 또는 다결정 실리콘 기판을 사용하는 것을 특징으로 하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (c)단계는,상기 제 2 절연막 상에 PR(photo resist)을 코팅한 후 노광하여 상기 PR을 패터닝하는 단계;상기 패터닝된 PR을 이용하여 상기 제 2 절연막을 식각하여 게이트홀을 형성한 후 상기 PR을 제거하는 단계;상기 제 2 절연막의 상부 및 상기 게이트홀에 게이트 물질을 형성하는 단계; 및상기 게이트홀 내의 게이트 물질만 남기고 상기 제 2 절연막 상의 게이트 물질을 식각하여 제거하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (d)단계는상기 제 3 절연막 상에 PR 코팅한 후 노광하여 상기 PR을 패터닝하는 단계;상기 제 2 절연막 및 상기 제 3 절연막을 식각하여 상기 관통홀을 형성하는 단계; 및상기 제 3 절연막 상의 PR을 제거하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (f)단계는상기 금속촉매의 입자를 기상에서 형성시킨 후 상기 실리콘 소스와 상기 제 3 절연막 상에 떨어뜨리는 단계;상기 금속촉매의 입자를 진공 열처리 하는 단계; 및상기 제 3 절연막 상의 상기 금속입자들을 제거하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (i)단계는상기 제 5 절연막 상에 PR 코팅한 후 노광하여 패터닝하는 단계;상기 탄소나노튜브의 끝단이 노출될 때까지 상기 제 5 절연막을 식각하는 단계;상기 제 5 절연막 상의 PR을 제거하는 단계; 및상기 제 5 절연막 상에 실리콘 드레인을 형성하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1 항에 있어서, 상기 (c)단계는,상기 제 2 절연막 상에 PR 코팅한 후 노광하여 상기 PR을 패터닝하는 단계;상기 패터닝된 PR을 이용하여 상기 제 2 절연막을 식각하여 상기 실리콘 소스의 양측면에 각각 게이트 홀을 형성한 후 상기 PR을 제거하는 단계; 및상기 제 2 절연막의 상부 및 상기 게이트홀에 게이트물질을 형성하는 단계를 포함하는 수직구조 탄소나노튜브 제조방법.
- 제 1항에 있어서, 상기 (i)단계는상기 제 5 절연막 상에 PR 코팅한 후 노광하여 패터닝하는 단계;상기 탄소나노튜브의 끝부분이 노출될 때까지 상기 제 5 절연막을 식각하는 단계;상기 제 5 절연막 상의 PR을 제거하는 단계;상기 제 5 절연막의 식각면의 클리닝 공정을 수행하는 단계; 및상기 식각면 상에 실리콘의 선택적 성장으로 드레인을 형성하는 단계를 포함하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (g)단계의 상기 금속촉매는Fe, Ni, Pt, Pd, Cu, Au 및 Al 중 어느 하나를 이용하는 수직구조의 탄소나노튜브 전자소자 제조방법.
- 제 1항에 있어서, 상기 (c)단계의 상기 게이트의 재료는금속, 실리사이드 및 도핑된 실리콘 중 어느 하나를 이용하는 것을 특징으로 하는수직구조의 탄소나노튜브 전자소자 제조방법.
- 기판 상에 형성된 실리콘 소스;상기 실리콘 소스의 상면을 노출시키며 상기 기판 상에 형성되는 제 1 절연막;상기 제 1 절연막 상에 형성되며 상기 실리콘 소스를 노출시키는 관통홀이 형성된 제 2 절연막;상기 관통홀을 통해 노출된 상기 실리콘 소스의 상면에 수직으로 성장된 하나 이상의 탄소나노튜브;상기 관통홀과 접하는 위치에 상기 탄소나노튜브의 성장방향과 같이 수직으로 형성되는 하나 이상의 게이트; 및상기 관통홀을 통해 노출된 상기 탄소나노튜브의 단부에 연결된 실리콘 드레인을 포함하는 수직구조의 탄소나노튜브 전자소자.
- 제 11항에 있어서,상기 게이트는 금속, 실리사이드, 및 도핑된 실리콘 중 어느 하나로 이루어지는 수직구조의 탄소나노튜브 전자소자.
- 제 11항에 있어서,상기 기판은 SOI 기판 또는 다결정 실리콘 기판인 수직구조의 탄소나노튜브 전자소자.
- 제 11항에 있어서,상기 탄소나노튜브의 성장 길이는 50 내지 250nm인 것을 특징으로 하는 탄소나노튜브 전자소자.
- 제 11항에 있어서,상기 실리콘 드레인은 선택적 실리콘 성장으로 이루어진 것을 특징으로 하는 탄소나노튜브 전자소자.
- 제 11항에 있어서,상기 탄소나노튜브가 형성된 관통홀은 절연막으로 채워지는 것을 특징으로 하는 탄소나노튜브 전자소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2007/006028 WO2008069485A1 (en) | 2006-12-05 | 2007-11-27 | The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof |
| US12/517,803 US7989286B2 (en) | 2006-12-05 | 2007-11-27 | Electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060122354 | 2006-12-05 | ||
| KR1020060122354 | 2006-12-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100820174B1 true KR100820174B1 (ko) | 2008-04-08 |
Family
ID=39534060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070057150A KR100820174B1 (ko) | 2006-12-05 | 2007-06-12 | 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7989286B2 (ko) |
| KR (1) | KR100820174B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144583A (ko) | 2015-06-08 | 2016-12-19 | 단국대학교 산학협력단 | 탄소 나노튜브의 수직 성장을 위한 촉매의 증착 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989349B2 (en) * | 2005-04-15 | 2011-08-02 | Micron Technology, Inc. | Methods of manufacturing nanotubes having controlled characteristics |
| US8272124B2 (en) * | 2009-04-03 | 2012-09-25 | Formfactor, Inc. | Anchoring carbon nanotube columns |
| TWI476948B (zh) * | 2011-01-27 | 2015-03-11 | Hon Hai Prec Ind Co Ltd | 外延結構及其製備方法 |
| EP2674996A1 (en) * | 2012-06-15 | 2013-12-18 | Imec VZW | Method for growing nanostructures in recessed structures |
| FR3016237B1 (fr) | 2014-01-07 | 2017-06-09 | Commissariat Energie Atomique | Dispositif a nanofils de semi-conducteur partiellement entoures par une grille |
| EP2947045B1 (en) | 2014-05-19 | 2019-08-28 | IMEC vzw | Low defect-density vertical nanowire semiconductor structures and method for making such structures |
| KR102373793B1 (ko) * | 2014-11-11 | 2022-03-14 | 한국전자통신연구원 | 디지털 값 생성 장치 및 방법 |
| US9515179B2 (en) | 2015-04-20 | 2016-12-06 | Semiconductor Components Industries, Llc | Electronic devices including a III-V transistor having a homostructure and a process of forming the same |
| US11165032B2 (en) * | 2019-09-05 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor using carbon nanotubes |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001260A (ko) * | 2000-06-27 | 2002-01-09 | 윤종용 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
| JP2004103802A (ja) | 2002-09-09 | 2004-04-02 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
| KR20040077000A (ko) * | 2003-02-27 | 2004-09-04 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 |
| KR20040107874A (ko) * | 2003-06-14 | 2004-12-23 | 삼성전자주식회사 | 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법 |
| US6930343B2 (en) | 2002-11-15 | 2005-08-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory device utilizing a vertical nanotube |
| US20060249726A1 (en) | 2005-05-07 | 2006-11-09 | Samsung Electronics Co., Ltd. | Semiconductor devices including nano tubes and methods of operating and fabricating the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466523B1 (en) * | 2003-07-10 | 2008-12-16 | Yingjian Chen | Nanotube spin valve and method of producing the same |
| US20050167655A1 (en) | 2004-01-29 | 2005-08-04 | International Business Machines Corporation | Vertical nanotube semiconductor device structures and methods of forming the same |
| KR100652381B1 (ko) | 2004-10-28 | 2006-12-01 | 삼성전자주식회사 | 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법 |
| KR101100816B1 (ko) * | 2005-07-29 | 2012-01-02 | 삼성에스디아이 주식회사 | 열전자 방출용 전자 방출원, 이를 구비한 전자 방출 소자,이를 구비한 평판 디스플레이 장치 및 그 제조 방법 |
| US7498211B2 (en) * | 2005-12-28 | 2009-03-03 | Intel Corporation | Independently controlled, double gate nanowire memory cell with self-aligned contacts |
| CN101086940B (zh) * | 2006-06-09 | 2011-06-22 | 清华大学 | 场发射阴极装置的制造方法 |
-
2007
- 2007-06-12 KR KR1020070057150A patent/KR100820174B1/ko active IP Right Grant
- 2007-11-27 US US12/517,803 patent/US7989286B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020001260A (ko) * | 2000-06-27 | 2002-01-09 | 윤종용 | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 |
| JP2004103802A (ja) | 2002-09-09 | 2004-04-02 | Sharp Corp | 電界効果型トランジスタおよびその製造方法 |
| US6930343B2 (en) | 2002-11-15 | 2005-08-16 | Samsung Electronics Co., Ltd. | Nonvolatile memory device utilizing a vertical nanotube |
| KR20040077000A (ko) * | 2003-02-27 | 2004-09-04 | 삼성전자주식회사 | 파묻힌 게이트 구조를 갖는 탄소나노튜브 트랜지스터 및그 제조 방법 |
| KR20040107874A (ko) * | 2003-06-14 | 2004-12-23 | 삼성전자주식회사 | 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법 |
| US20060249726A1 (en) | 2005-05-07 | 2006-11-09 | Samsung Electronics Co., Ltd. | Semiconductor devices including nano tubes and methods of operating and fabricating the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160144583A (ko) | 2015-06-08 | 2016-12-19 | 단국대학교 산학협력단 | 탄소 나노튜브의 수직 성장을 위한 촉매의 증착 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100096619A1 (en) | 2010-04-22 |
| US7989286B2 (en) | 2011-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100820174B1 (ko) | 수직구조의 탄소나노튜브를 이용한 전자소자 및 그제조방법 | |
| JP4521409B2 (ja) | 垂直型半導体デバイス構造体、およびその形成方法 | |
| US8912098B2 (en) | Self-aligned carbon electronics with embedded gate electrode | |
| JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
| US6897098B2 (en) | Method of fabricating an ultra-narrow channel semiconductor device | |
| KR100827524B1 (ko) | 반도체 소자의 제조 방법 | |
| US8748870B2 (en) | Methods of forming structures having nanotubes extending between opposing electrodes and structures including same | |
| KR100689813B1 (ko) | 탄소나노튜브를 가진 반도체 메모리 장치 및 이의 제조 방법 | |
| TWI415225B (zh) | 提供電性連接至間隔傳導線之方法 | |
| TW200527667A (en) | Vertical nanotube semiconductor device structures and methods of forming the same | |
| US11244866B2 (en) | Low dimensional material device and method | |
| CN101499406A (zh) | 一种在绝缘衬底上制作硅化物纳米结构的方法 | |
| JP2009535831A (ja) | 少なくとも１つの電子ビームによって前駆体材料を少なくとも１つの金属材料に分解することを含む、トランジスタゲートを製造する方法 | |
| US7510663B2 (en) | Method for manufacturing organic molecular device | |
| WO2008069485A1 (en) | The electronic devices using carbon nanotubes having vertical structure and the manufacturing method thereof | |
| KR100667652B1 (ko) | 탄소나노튜브를 이용한 배선 형성 방법 | |
| EP1973179B1 (en) | Guiding nanowire growth | |
| JP2006049459A (ja) | カーボンナノチューブトランジスタの製造方法 | |
| KR100503427B1 (ko) | 나노크기의 반도체소자의 전극제조방법 | |
| CN110783461B (zh) | 晶体管及其制造方法 | |
| JP2013021149A (ja) | グラフェンの合成方法並びに半導体装置及びその製造方法 | |
| KR20080105338A (ko) | 전극, 전자 소자, 전계 효과 트랜지스터, 그 제조 방법 및탄소나노튜브 성장 방법 | |
| MXPA06008502A (en) | Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20070612 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080328 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080401 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080402 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20110404 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120330 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130325 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160330 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170327 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170327 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180403 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190325 Start annual number: 12 End annual number: 12 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20210112 |