[go: up one dir, main page]

KR100817922B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR100817922B1
KR100817922B1 KR1020010084071A KR20010084071A KR100817922B1 KR 100817922 B1 KR100817922 B1 KR 100817922B1 KR 1020010084071 A KR1020010084071 A KR 1020010084071A KR 20010084071 A KR20010084071 A KR 20010084071A KR 100817922 B1 KR100817922 B1 KR 100817922B1
Authority
KR
South Korea
Prior art keywords
spacer
forming
liquid crystal
plate
spacer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020010084071A
Other languages
English (en)
Other versions
KR20030055365A (ko
Inventor
정현상
김용범
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010084071A priority Critical patent/KR100817922B1/ko
Publication of KR20030055365A publication Critical patent/KR20030055365A/ko
Application granted granted Critical
Publication of KR100817922B1 publication Critical patent/KR100817922B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 원하는 셀갭을 형성할 수 있는 액정표시소자의 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자의 제조방법은 상판 상에 상부 스페이서패턴을 형성하는 단계; 하판 상에 하부 스페이서패턴을 형성하는 단계; 및 상기 상/하부 스페이서패턴이 형성된 각각의 상판과 하판을 가압 및 경화하여 스페이서를 형성하는 단계를 포함하고; 상기 상부 스페이서패턴을 형성하는 단계는 상기 상판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함하며; 상기 하부 스페이서패턴을 형성하는 단계는 상기 하판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함한다.

Description

액정표시소자의 제조방법{Fabricating Method Of Liquid Crystal Display Device}
도 1은 종래의 액정표시소자를 나타내는 단면도.
도 2a 내지 도 2g는 도 1에 도시된 상판의 제조공정을 나타내는 단면도.
도 3은 본 발명에 따른 액정표시소자를 나타내는 단면도.
도 4a 내지 도 4d는 도 3에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
도 5a 내지 도 5d는 도 3에 도시된 액정표시소자의 다른 제조방법을 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1,11,31,41 : 기판 2,32 : 블랙매트릭스
6,36 : 게이트전극 8,38 : 소스전극
10,40 : 드레인전극 12,42 : 게이트절연막
14,44 : 활성층 16,46 : 오믹접촉층
18,48 : 보호층 22,52 : 화소전극
26,56 : 스페이서 28,58 : 투명전극
30,60 : 컬러필터
본 발명은 액정표시소자에 관한 것으로, 특히 원하는 셀갭을 형성할 수 있는 액정표시소자의 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상이 표시된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀이 구동된다.
도 1을 참조하면, 종래의 LCD는 상부기판(11) 상에 순차적으로 형성된 블랙매트릭스(2)와 칼라필터(30), 공통전극(28), 스페이서(26) 및 상부배향막(24a)으로 구성되는 상판과, 하부기판(1) 상에 형성된 TFT와 화소전극(22) 및 하부배향막(24b)으로 구성되는 하판과, 상판 및 하판과 스페이서(26)에 의해 마련된 내부공간에 주입되는 액정(34)을 구비한다.
상판에서 블랙매트릭스(2)는 상부기판(11) 상에 매트릭스 형태로 형성되어 상부기판(11)의 표면을 칼라필터(30)들이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지하는 역할을 하게 된다. 이 블랙매트릭스(2)가 형성된 상부기판(11) 상에 적, 녹, 청 삼원색의 칼라필터(30)들이 순차적으로 형성된다. 블랙매트릭스(2) 및 칼라필터(30)가 형성된 상부기판(11) 상에 그라운드 전위가 공급되는 공통전극(28)을 형성한다. 이 공통전극(28) 상에 블랙매트릭스(2)와 대응되게 스페이서(26)가 형성된다. 스페이서(26)는 상판과 하판 사이에 액정(34)을 주입할 수 있는 공간을 마련하는 역할을 하게 된다. 이 스페이서(26)와 공통전극(28)을 덮도록 상부 배향막(24a)이 형성된다.
하판에서 액정셀의 구동을 스위칭하는 TFT는 게이트라인(도시하지 않음)에 연결된 게이트전극(6), 데이터라인(도시하지 않음)에 연결된 소스전극(8) 및 접촉홀을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT는 게이트전극(6)과 소스전극(8) 및 드레인 전극(10)의 절연을 위한 게이트절연막(12)과, 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층(14,16)을 더 구비한다. 이러한 TFT는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다. 화소전극(22)은 데이터라인과 게이트라인에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전 극(22)은 하부기판(1) 전면에 도포되는 보호막(18) 위에 형성되며, 보호막(18)에 형성된 접촉홀을 통해 드레인전극(10)과 전기적으로 접속된다. 화소전극(22)이 형성된 하부기판(1) 상에 하부배향막(24b)을 도포한 후 러빙공정을 수행하여 하판이 완성된다.
끝으로, 전술한 바와 같이 별도로 만들어진 상판과 하판을 정위치시켜 합착한 후 스페이서(26)에 의해 마련된 액정공간에 액정(34)을 주입하여 봉지함으로써 액정표시소자를 완성하게 된다.
이러한 구성을 가지는 상판의 제조공정을 도 2a 내지 도 2g를 결부하여 설명하기로 한다.
먼저, 상부기판(11) 상에 불투명수지 또는 크롬 등의 불투명금속을 증착한 후 패터닝함으로써 도 2a에 도시된 바와 같이 블랙매트릭스(2)가 형성된다. 블랙매트릭스(2)가 형성된 상부기판(11) 상에 백색광원을 흡수하여 특정파장(적색, 녹색, 또는 청색)의 광만을 투과시키는 물질을 도포한 후 패터닝함으로써 도 2b에 도시된 바와 같이 삼원색의 칼라필터(30A,30B,30C)가 형성된다. 블랙매트릭스(2) 및 칼라필터(30A,30B,30C)가 형성된 상부기판(11) 상에 투명금속층을 증착함으로써 도 2c에 도시된 바와 같이 공통전극(28)이 형성된다.
도 2d를 참조하면, 공통전극(28)이 형성된 상부기판(11) 상에 용매, 바인더, 모노머(monomer), 광개시제(photoinitiator)를 혼합한 물질을 인쇄하고 건조하면 용매가 증발되어 바인더, 모노머 및 광개시제가 혼합된 페이스트(26a)가 형성된다.
도 2e를 참조하면, 페이스트(26a)가 형성된 상부기판(11) 상에 차단부(20a) 와 투과부(20b)를 갖는 포토마스크(20)를 사용하여 자외선광을 페이스트(26a)에 선택적으로 조사하여 노광한다. 이 때, 포토마스크(20)를 통해 광을 조사하면 광개시제가 분해되어 라디칼이 형성된다. 이 라디칼은 바인더사이에 분포된 모노머의 결합들을 중합하여 노광된 페이스트(26a)의 점도를 유지하게 된다.
도 2f를 참조하면, 페이스트(26a)를 현상액으로 현상한다. 이때, 페이스트(26a)는 비노광된 페이스트는 제거되고 노광된 페이스트는 제거되지 않고 잔류하게 된다. 잔류하는 페이스트(26a)를 소성하면 소정높이를 갖는 스페이서(26)가 형성된다.
도 2g를 참조하면, 스페이서(26)가 형성된 상부기판(11) 상에 폴리이미드를 전면 도포하여 상부배향막(24a)을 형성하게 된다.
종래 액정표시소자의 스페이서(26)는 상부기판(11)의 면적에 2%를 차지하고 있다. 이러한 스페이서(26)는 칼라 필터(30A,30B,30C)가 형성된 상부기판(11) 상에 전면 인쇄하여 노광, 현상 및 소성공정을 거치게 된다. 이에 따라, 공정이 복잡하고, 재료비 및 제조비가 많이 드는 문제점이 있다. 또한, 투명전극(28) 위에 상부배향막(24a)을 형성할 경우, 디스크리네이션(disclination)이 발생하는 문제점이 있다.
이러한 문제점을 해결하기 위해, 잉크젯을 이용하여 스페이서를 형성한다. 그러나, 잉크젯을 이용하여 형성되는 스페이서는 원하는 셀갭을 얻기 어려운 문제점이 있다.
따라서, 본 발명의 목적은 원하는 셀갭을 형성할 수 있는 액정표시소자의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 상판 상에 상부 스페이서패턴을 형성하는 단계; 하판 상에 하부 스페이서패턴을 형성하는 단계; 및 상기 상/하부 스페이서패턴이 형성된 각각의 상판과 하판을 가압 및 경화하여 스페이서를 형성하는 단계를 포함하고; 상기 상부 스페이서패턴을 형성하는 단계는 상기 상판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함하며; 상기 하부 스페이서패턴을 형성하는 단계는 상기 하판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함한다.
상기 상판에는 상부기판 상에 블랙매트릭스를 형성하는 단계와, 상부기판 상에 컬러필터를 형성하는 단계와, 컬러필터 상에 투명전극을 형성하는 단계와, 투명전극 상에 배향막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 하판에는 하부기판 상에 박막트랜지스터를 형성하는 단계와, 박막트랜지스터를 덮도록 보호막을 형성하는 단계와, 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 상부 스페이서패턴은 블랙매트릭스와 대응되는 영역에 형성되는 것을 특징으로 한다.
상기 하부 스페이서패턴은 화소전극 이외의 영역에 형성되는 것을 특징으로 한다.
상기 하부 스페이서패턴은 박막트랜지스터의 채널 상에 형성되는 것을 특징 으로 한다.
상기 상/하부 스페이서 패턴은 각각 단층으로 형성되는 것을 특징으로 한다.
상기 상/하부 스페이서 패턴은 각각 다층으로 형성되는 것을 특징으로 한다.
상기 목적들 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 5d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명에 따른 액정표시소자는 상부기판(41) 상에 순차적으로 형성된 블랙매트릭스(32)와 칼라필터(60), 공통전극(58) 및 상부배향막(54a)으로 구성되는 상판(70)과, 하부기판(31) 상에 형성된 TFT와 화소전극(52) 및 하부배향막(54b)으로 구성되는 하판(72)과, 상판(70) 및 하판(72)과 스페이서(56)에 의해 마련된 내부공간에 주입되는 액정(74)을 구비한다.
상판(70)에서 블랙매트릭스(32)는 상부기판(41) 상에 매트릭스 형태로 형성되어 상부기판(41)의 표면을 칼라필터(60)들이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지하는 역할을 하게 된다. 이 블랙매트릭스(32)가 형성된 상부기판(41) 상에 적, 녹, 청 삼원색의 칼라필터(60)들이 순차적으로 형성된다. 블랙매트릭스(32) 및 칼라필터(60)가 형성된 상부기판(41) 상에 그라운드 전위가 공급되는 공통전극(58)을 형성한다. 공통전극(58)이 형성된 상부기판(41) 상에 상부 배향막(54a)이 형성된다.
하판(72)에서 액정셀의 구동을 스위칭하는 TFT는 게이트라인(도시하지 않음) 에 연결된 게이트전극(36), 데이터라인(도시하지 않음)에 연결된 소스전극(38) 및 접촉홀을 통해 화소전극(52)에 접속된 드레인전극(40)을 구비한다. 또한, TFT는 게이트전극(36)과 소스전극(38) 및 드레인전극(40)의 절연을 위한 게이트절연막(42)과, 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 도통채널을 형성하기 위한 반도체층(44,46)을 더 구비한다. 이러한 TFT는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다. 화소전극(52)은 데이터라인과 게이트라인에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(52)은 하부기판(31) 전면에 도포되는 보호막(48) 위에 형성되며, 보호막(48)에 형성된 접촉홀을 통해 드레인전극(40)과 전기적으로 접속된다. 화소전극(52)이 형성된 하부기판(31) 상에 하부배향막(54b)을 도포한 후 러빙공정을 수행하여 하판(72)이 완성된다.
별도로 만들어진 상판(70)과 하판(72) 상에 각각 스페이서패턴(56a,56b)이 형성된다. 각 스페이서패턴(56a,56b)를 가압하여 소정높이의 스페이서(56)를 형성한다. 이 스페이서(56)에 의해 마련된 액정공간에 액정(74)을 주입하여 봉지함으로써 액정표시소자를 완성하게 된다.
도 4a 내지 도 4d는 본 발명에 따른 액정표시소자의 형성방법을 나타내는 단면도이다.
도 4a를 참조하면, 상부기판(41) 상에 순차적으로 형성된 블랙매트릭스(32)와 칼라필터(60), 공통전극(58) 및 상부배향막(54a)을 구비한 상판(70) 상부에 잉 크젯(inkjet)을 정렬시킨 후, 잉크젯 헤드의 노즐(64)을 통해 스페이서물질(56a)이 드로핑(dropping)된다. 스페이서물질(56a)은 상판(70)의 블랙매트릭스(32)와 대응되는 영역에 형성된다.
동시에 하부기판 상에 형성된 TFT와 화소전극(52) 및 하부배향막(54b)으로 구성되는 하판(72) 상부에 잉크젯을 정렬시킨 후, 잉크젯 헤드의 노즐(64)을 통해 스페이서물질(56b)이 드로핑(dropping)된다. 스페이서물질(56b)은 화소전극(52)이외의 영역에 형성된다. 바람직하게는 TFT의 채널 및 게이트라인(도시하지 않음) 상에 형성된다.
도 4b를 참조하면, 상판(70)과 하판(72) 상에 각각 형성된 스페이서 물질(56a,56b)을 상대적으로 낮은 소정온도로 프리베이킹(pre-baking)한다. 이는 미량의 상/하부 스페이서물질(56a,56b)에 포함된 솔벤트를 제거하여 추후에 형성되는 스페이서의 형상 및 높이를 균일하게 할 수 있다.
도 4c를 참조하면, 상판(70)과 하판(72) 상에 각각 형성된 스페이서물질(56a,56b)이 마주보도록 정확하게 얼라인한다.
도 4d를 참조하면, 얼라인된 상판(70)과 하판(72)을 소정온도와 압력을 가하여 합착하게 된다. 합착시 압력과 온도를 조절하여 스페이서(56)의 높이를 제어하게 된다. 예를 들어, 상판(70)과 하판(72) 상에 각각 드로핑된 스페이서물질(56a,56b)이 약 3㎛로 형성되고, 원하는 스페이서(56)의 높이가 약 4㎛이면, 상판(70)과 하판(72)을 소정온도와 압력을 가하여, 합착된 스페이서물질(56a,56b)이 4㎛가 되도록 한다.
합착된 스페이서물질(56a,56b)을 오븐에서 상대적으로 높은 소정온도로 상대적으로 장시간 경화하여 스페이서(56)를 형성하게 된다. 이때, 오븐에는 질소가스를 주입 및 배기하여 오븐내의 습기를 체크하게 된다.
이에 따라, 종래의 스페이서물질과 배향막과의 접촉에 의한 스페이서 형성보다 상판(70)과 하판(72) 상에 각각 드로핑된 스페이서물질(56a,56b)의 접촉에 의한 스페이서(56) 형성으로 접착력 및 스페이서의 강도가 강해진다. 즉, 스페이서(56)의 셀갭형성 및 스페이서(56)의 물리적 화학적 상태가 보다 우수하다.
도 5a 내지 도 5d는 본 발명에 따른 액정표시소자의 다른 형성방법을 나타내는 단면도이다. 이는 도 4a 내지 도 4d에 도시된 스페이서보다 상대적으로 높은 높이를 갖는 스페이서 형성시 이용된다.
도 5a를 참조하면, 상부기판(41) 상에 순차적으로 형성된 블랙매트릭스(32)와 칼라필터(60), 공통전극(58) 및 상부배향막(54a)을 구비한 상판(70) 상부에 잉크젯(inkjet)을 정렬시킨 후, 잉크젯 헤드의 노즐(64)을 통해 스페이서물질(56a1,56a2)이 두번 이상 드로핑(dropping)된다. 스페이서물질(56a1,56a2)은 상판(70)의 블랙매트릭스(32)와 대응되는 영역에 형성된다.
동시에 하부기판(31) 상에 형성된 TFT와 화소전극(52) 및 하부배향막(54b)으로 구성되는 하판(72) 상부에 잉크젯을 정렬시킨 후, 잉크젯 헤드의 노즐(64)을 통해 스페이서물질(56b1,56b2)이 두번 이상 드로핑(dropping)된다. 스페이서물질(56b1,56b2)은 화소전극(52)이외의 영역에 형성된다. 바람직하게는 TFT의 채널 및 게이트라인(도시하지 않음) 상에 형성된다.
도 5b를 참조하면, 상판(70)과 하판(72) 상에 각각 형성된 두번 이상 드로핑된 스페이서 물질(56a1,56a2,56b1,56b2)을 상대적으로 낮은 소정온도로 프리베이킹(pre-baking)한다. 이는 스페이서물질(56a1,56a2,56b1,56b2)에 포함된 미량의 솔벤트를 제거하여 추후에 형성되는 스페이서의 형상 및 높이를 균일하게 할 수 있다.
도 5c를 참조하면, 상판(70)과 하판(72) 상에 각각 형성된 스페이서물질(56a1,56a2,56b1,56b2)이 마주보도록 정확하게 얼라인한다.
도 5d를 참조하면, 얼라인된 상판(70)과 하판(72)을 소정온도와 압력을 가하여 합착하게 된다. 합착시 압력과 온도를 조절하여 스페이서의 높이를 제어하게 된다. 합착된 스페이서물질(56a1,56a2,56b1,56b2)을 오븐에서 상대적으로 높은 소정온도로 상대적으로 장시간 경화하여 스페이서(56)를 형성하게 된다. 이때, 오븐에는 질소가스를 주입 및 배기하여 오븐내의 습기를 체크하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법은 상판의 블랙매트릭스와 대응되는 영역과 하판의 박막트랜지스터와 대응되는 영역 상에 각각 스페이서패턴을 형성하여 각 스페이서패턴의 합착으로 스페이서를 형성하게 된다. 이에 따라, 스페이서의 접착력 및 스페이서의 강도가 강해지며, 가압공정으로 스페이서높이를 조절하여 원하는 셀갭을 형성할 수 있다. 또한, 빛샘현상 및 리플현상 이 방지된다. 뿐만 아니라, 패턴 스페이서보다 제조비를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (10)

  1. 상판 상에 상부 스페이서패턴을 형성하는 단계;
    하판 상에 하부 스페이서패턴을 형성하는 단계; 및
    상기 상/하부 스페이서패턴이 형성된 각각의 상판과 하판을 가압 및 경화하여 스페이서를 형성하는 단계를 포함하고;
    상기 상부 스페이서패턴을 형성하는 단계는 상기 상판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함하며;
    상기 하부 스페이서패턴을 형성하는 단계는 상기 하판의 상부에 잉크젯을 정렬시키는 단계, 상기 정렬된 잉크젯 헤드의 노즐을 통해 스페이서 물질을 드로핑 하는 단계, 및 상기 드로핑 된 스페이서 물질을 소정 온도로 프리베이킹 하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 상판은,
    상부기판 상에 블랙매트릭스를 형성하는 단계;
    상기 상부기판 상에 컬러필터를 형성하는 단계;
    상기 컬러필터 상에 투명전극을 형성하는 단계; 및
    상기 투명전극 상에 상기 상부 스페이서 패턴이 위치하는 배향막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 하판은,
    하부기판 상에 박막트랜지스터를 형성하는 단계;
    상기 박막트랜지스터를 덮도록 보호막을 형성하는 단계;
    상기 보호막 상에 화소전극을 형성하는 단계; 및
    상기 화소전극 상에 상기 하부 스페이서패턴이 위치하는 배향막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 2 항에 있어서,
    상기 상부 스페이서패턴은 상기 블랙매트릭스와 대응되는 영역에 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 3 항에 있어서,
    상기 하부 스페이서패턴은 상기 화소전극 이외의 영역에 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 3 항에 있어서,
    상기 하부 스페이서패턴은 상기 박막트랜지스터의 채널 상에 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 상/하부 스페이서 패턴은 각각 단층으로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 상/하부 스페이서 패턴은 각각 다층으로 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 삭제
  10. 삭제
KR1020010084071A 2001-12-24 2001-12-24 액정표시소자의 제조방법 Expired - Fee Related KR100817922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010084071A KR100817922B1 (ko) 2001-12-24 2001-12-24 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010084071A KR100817922B1 (ko) 2001-12-24 2001-12-24 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030055365A KR20030055365A (ko) 2003-07-04
KR100817922B1 true KR100817922B1 (ko) 2008-03-31

Family

ID=32212662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010084071A Expired - Fee Related KR100817922B1 (ko) 2001-12-24 2001-12-24 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100817922B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180348565A1 (en) * 2017-06-06 2018-12-06 HKC Corporation Limited Display panel and manufacturing method thereof
CN107203071A (zh) * 2017-06-06 2017-09-26 惠科股份有限公司 一种显示面板及其制程和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651319A (ja) * 1992-06-01 1994-02-25 Toshiba Corp 液晶表示素子
JP2000019530A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置
JP2001183667A (ja) * 1999-12-22 2001-07-06 Casio Comput Co Ltd 液晶表示素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651319A (ja) * 1992-06-01 1994-02-25 Toshiba Corp 液晶表示素子
JP2000019530A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 液晶表示装置
JP2001183667A (ja) * 1999-12-22 2001-07-06 Casio Comput Co Ltd 液晶表示素子の製造方法

Also Published As

Publication number Publication date
KR20030055365A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
KR100433229B1 (ko) 액정표시장치 및 그 제조방법
KR100459393B1 (ko) 액정 표시장치의 칼라필터 및 그 제조방법
KR100943729B1 (ko) 액정표시장치 및 그 제조방법
US7542123B2 (en) Board device and liquid crystal display device
KR100475164B1 (ko) 액정표시장치 및 그 제조방법
KR100845256B1 (ko) 액정표시소자의 제조방법
JP4220030B2 (ja) 液晶表示素子の製造方法
KR100993101B1 (ko) 액정표시패널 및 그 제조방법
KR100475162B1 (ko) 액정표시장치 및 그 제조방법
KR100817922B1 (ko) 액정표시소자의 제조방법
US6060199A (en) Color filter substrate and method for producing the same
KR100855504B1 (ko) 액정표시소자의 제조방법
KR100943264B1 (ko) 액정표시장치 및 이의 제조방법
KR101024640B1 (ko) 액정표시장치 및 그 제조방법
JP2003167262A (ja) 液晶表示装置
JP2005326472A (ja) 電気光学装置、電子機器、及び、電気光学装置の製造方法
KR20030055366A (ko) 액정표시소자의 제조방법
KR100720094B1 (ko) 액정 표시 장치 및 그 제조 방법
JP2001142081A (ja) 液晶表示装置
KR20070084642A (ko) 표시 장치용 컬러 필터 기판 및 그 제조 방법
KR100908657B1 (ko) 액정표시패널 및 그 제조방법
KR20030005796A (ko) 박막 트랜지스터 표시소자 제조방법
KR20040051951A (ko) 액정표시패널 및 그 제조방법
JP4535624B2 (ja) 液晶表示装置の製造方法
KR20040024110A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011224

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20061106

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20011224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080324

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080325

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20160226

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180213

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20200219

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220104