KR100815759B1

KR100815759B1 - 플라즈마 표시 장치 및 그 구동방법

Info

Publication number: KR100815759B1
Application number: KR1020070000364A
Authority: KR
Inventors: 한찬영
Original assignee: 삼성에스디아이 주식회사
Priority date: 2007-01-02
Filing date: 2007-01-02
Publication date: 2008-03-20
Anticipated expiration: 2027-01-02
Also published as: EP1942484A1; JP2008165165A; US20080158102A1; CN101217019A

Abstract

본 발명의 실시예에 의한 플라즈마 표시 장치는, 열 방향으로 배열된 다수의 어드레스 전극과, 행 방향으로 순차 배열된 주사전극 및 유지 전극을 포함하는 플라즈마 패널과; 상기 어드레스 전극에 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 인가하는 어드레스 전극 구동부와; 상기 유지전극에 구동 전압을 인가하는 유지전극 구동부와; 상기 주사 전극에 하강 램프 기간 동안 Vs 전압에서 상기 하강 램프 기간의 최저 전압(Vnf)까지 점진적으로 하강하는 전압을 인가하는 하강 리셋부 및 상기 주사전극에 순차적으로 상기 Vnf 전압보다 -V만큼 낮은 주사 전압(VscL)을 어드레스 기간 중에 인가하는 주사 구동부가 포함되는 주사전극 구동부와; 상기 어드레스 전극 구동부, 주사전극 구동부 및 유지전극 구동부에 전원을 제공하는 전원부가 포함되며, 상기 전원부는 상기 주사 전극 구동부에 제공되는 전압(Vnf, VscL)을 소정 기간별로 가변 제공함을 특징으로 한다.

Description

플라즈마 표시 장치 및 그 구동방법{Plasma Display Panel and driving method thereof}

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 블록도.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형도.

도 3은 도 2의 구동 파형을 생성하기 위한 제1 실시예에 따른 구동 회로도.

도 4는 도 2의 구동 파형을 생성하기 위한 본 발명의 제 2실시예에 의한 구동 회로도.

도 5는 도 2의 구동 파형에 대응되는 제어신호 및 전압의 타이밍도.

도 6는 도 2의 구동 파형을 생성하기 위한 본 발명의 제 3실시예에 의한 구동 회로도.

도 7은 도 2의 구동 파형에 대응되는 제어신호 및 전압의 타이밍도.

도 8은 도 1에 도시된 전원부의 구성을 개략적으로 도시한 블록도.

도 9a 내지 도 9c는 도 8에 도시된 전원부에 구비되는 피드백 신호 발생부의 개략적인 구성을 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

500 : 주사 전극 구동부 501 : 상승 리셋부

502 : 하강 리셋부 503 : 주사 구동부

504 : 유기 방전부 600 : 전원부

632 : 피드백 신호 발생부 634 : 스위칭 제어부

본 발명은 플라즈마 표시 장치 및 그 구동방법에 관한 것이다.

교류형 플라즈마 표시 장치의 표시 패널은 제 1면에 서로 평행인 주사 전극 및 유지 전극이 형성되고, 제 2면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 또한, 상기 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.

일반적으로 플라즈마 표시 장치의 표시 패널은 한 프레임이 각각의 가중치를 가지는 복수의 서브필드로 분할되어 구동된다. 각 서브필드는 리셋 기간(reset period), 어드레스 기간(address period) 및 유지 기간(sustain period)으로 이루어진다.

상기 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간은 상기 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

특히, 상기 어드레스 기간에서는 표시하고자 하는 방전 셀을 선택하기 위해 복수의 주사 전극에 순차적으로 스캔 펄스를 인가하고, 켜질 방전 셀의 어드레스 전극에 어드레스 펄스를 인가하여 어드레스 방전을 일으킨다.

한편, 어드레스 방전은 프라이밍 입자의 밀도와 방전 공간에 형성된 벽 전하에 의한 벽 전압에 의하여 결정된다. 그런데, 주사 전극(Y)에 대해서 순차적으로 주사 펄스가 인가될 때, 패널 상단에 형성된 방전 셀은 리셋 기간에서 형성된 프라이밍 입자가 많이 존재하는 상태에서 어드레스 방전이 일어나는 반면, 패널 하단에 형성된 방전 셀은 리셋 기간에서 형성된 프라이밍 입자가 많이 소멸한 상태에서 어드레스 방전이 일어난다.

그리고, 벽 전압 또한 시간이 지남에 따라 소멸되기 때문에 시간상 뒤늦게 주사 펄스가 인가되는 주사 전극에서는 프라이밍 입자와 벽 전하의 소멸로 인해 방전 지연 시간이 주사 펄스의 폭보다 길어져 어드레스 방전이 일어나지 않거나 약하게 일어날 수 있다.

본 발명은 안정적인 어드레싱 동작을 수행할 수 있도록 주사 전극으로 입력되는 주사 구동 파형을 생성함에 있어, 하강 램프(falling ramp) 파형을 구현하는 하강 램프 스위치(Yfr)를 제거하고, 주사 구동 스위치(YscL)를 이용하여 상기 하강 램프 스위치 역할을 같이 수행함으로써, 회로 부품수를 줄여 전체 보드 사이즈 및 코스트를 최소화할 수 있도록 하는 플라즈마 표시 장치 및 그 구동방법을 제공함에 그 목적이 있다.

또한, 상기 주사 전극 구동부에 제공되는 전압을 소정 기간별로 가변 제공함으로써, 하강 램프 기간의 최저 전압(Vnf)과 주사 전압(VscL)을 별도로 제공하지 아니하고도 서로 상이한 레벨을 갖도록 구현하는 플라즈마 표시 장치 및 그 구동방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 플라즈마 표시 장치는, 열 방향으로 배열된 다수의 어드레스 전극과, 행 방향으로 순차 배열된 주사전극 및 유지 전극을 포함하는 플라즈마 패널과; 상기 어드레스 전극에 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 인가하는 어드레스 전극 구동부와; 상기 유지전극에 구동 전압을 인가하는 유지전극 구동부와; 상기 주사 전극에 하강 램프 기간 동안 Vs 전압에서 상기 하강 램프 기간의 최저 전압(Vnf)까지 점진적으로 하강하는 전압을 인가하는 하강 리셋부 및 상기 주사전극에 순차적으로 상기 Vnf 전압보다 -V만큼 낮은 주사 전압(VscL)을 어드레스 기간 중에 인가하는 주사 구동부가 포함되는 주사전극 구동부와; 상기 어드레스 전극 구동부, 주사전극 구동부 및 유지전극 구동부에 전원을 제공하는 전원부가 포함되며, 상기 전원부는 상기 주사 전극 구동부에 제공되는 전압(Vnf, VscL)을 소정 기간별로 가변 제공함을 특징으로 한다.

또한, 상기 전원부는, 상기 주사 전극 구동부에 상기 하강 램프 기간에서는 Vnf 전압을 제공하고, 상기 어드레스 기간 중에는 상기 주사전압(VscL)을 제공함을 특징으로 한다.

또한, 상기 하강 리셋부에 구비되는 하강 램프 스위치(Yfr) 및 상기 주사 구동부에 구비되는 주사 구동 스위치(YscL)에 연결된 전원라인이 서로 동일하고, 상기 하강 램프 스위치는 하강 램프 기간에 턴 온되고, 상기 주사 구동 스위치는 어드레스 기간 중에 턴 온 되며, 상기 하강 리셋부는 상기 전원라인을 통해 상기 전원부로부터 하강 램프 기간동안 Vnf 전압을 제공받고, 상기 주사 구동부는 상기 전원라인을 통해 상기 전원부로부터 어드레스 기간 중에 주사전압(VscL)을 제공받음을 특징으로 한다.

또한, 상기 하강 리셋부의 하강 램프 스위치 및 상기 주사 구동부의 주사 구동 스위치가 하나로 구현되며, 상기 스위치의 제 1전극은 전원라인에 연결되고, 상기 하나로 구현된 스위치는 하강 램프 기간 및 어드레스 기간 중에 턴 온 되며, 상기 전원라인을 통해 상기 전원부로부터 하강 램프 기간동안 Vnf 전압을 제공받고, 어드레스 기간 중에 주사전압(VscL)을 제공받음을 특징으로 한다.

또한, 상기 전원부는, 외부로부터의 교류전원을 직류로 변환하는 정류부와; 상기 정류기를 통해 정류된 직류전원을 소정 레벨의 다른 전압으로 변압하여 출력하는 변압부와; 상기 변압부에 펄스신호를 인가하여 상기 변압기로부터 출력되는 전원의 출력전압을 조절하는 스위칭 소자(Q1) 및 스위칭 소자의 스위칭 특성을 제어하는 스위칭 제어부와; 상기 스위칭 제어부에 피드백 신호를 제공하고, 동일한 입력전압에 대해 서로 상이한 출력 전압을 갖도록 다수의 저항 및 스위칭 소자(Q2)가 구비된 피드백 신호 생성부가 포함된다.

또한, 상기 피드백 신호 생성부는 전압 분배 회로를 포함하며, 상기 전압 분 배 회로는, 직렬 연결된 다수의 저항과; 상기 직렬 연결된 다수의 저항 중의 제 1저항에 대해 병렬로 연결되는 스위칭 소자(Q2) 및 제 2저항이 포함되어 구성되고, 상기 스위칭 소자의 턴 온/오프 여부에 따라 상기 피드백 신호 발생부의 전체 저항값이 변동됨을 특징으로 한다.

또한, 상기 제 1저항 및/또는 제 2저항은 가변 저항이며, 상기 가변 저항의 값을 조절하여 상이한 레벨을 갖는 출력 전압의 차가 조절된다.

또한, 본 발명의 실시예에 의한 플라즈마 표시 장치의 구동방법은, 복수의 주사 전극을 포함하는 플라즈마 표시 장치에 대해 리셋 기간 및 어드레스 기간에서 주사 전극을 구동하는 방법에 있어서, 상기 리셋 기간 중 하강 램프 기간 동안 상기 주사 전극에 Vs 전압에서 상기 하강 램프 기간의 최저 전압(Vnf)까지 점진적으로 하강하는 전압이 인가되는 단계와; 상기 어드레스 기간 중 상기 주사 전극에 순차적으로 상기 Vnf 전압보다 -V만큼 낮은 주사 전압(VscL)이 인가되는 단계가 포함되며, 상기 Vnf 전압 및 주사 전압(VscL)은 전원부로부터 상기 하강 램프 기간 및 어드레스 기간에 각각 구별되어 제공됨을 특징으로 한다.

또한, 상기 전원부는, 동일한 입력전압에 대해 서로 상이한 출력 전압을 갖도록 다수의 저항 및 스위칭 소자(Q2)를 구비한 전압 분배 회로가 포함되어 구성되며, 상기 전압 분배 회로는 상기 스위칭 소자의 턴 온/오프 여부에 따라 전체 저항값이 변동됨을 특징으로 한다.

또한, 상기 스위칭 소자가 턴 온되는 기간은 상기 하강 램프 기간과 동일하며, 상기 스위칭 소자가 턴 온되는 기간에는 Vnf 전압이 생성되어 상기 하강 램프 기간 동안 이를 제공하고, 상기 스위칭 소자가 턴 오프되는 기간에는 주사 전압(VscL)이 생성되어 상기 어드레스 기간 중에 이를 제공함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.

도 1은 본 발명의 실시 예에 따른 플라즈마 표시 장치를 나타내는 블록도이다.

도 1에 나타낸 바와 같이, 본 발명의 실시 예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 제어부(200), 어드레스전극 구동부(300), 유지전극 구동부(400), 주사전극 구동부(500) 및 전원부(600)를 포함한다.

플라즈마 표시 패널(100)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 서로 쌍을 이루면서 뻗어 있는 복수의 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)을 포함한다. 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다.

그리고 플라즈마 표시 패널(100)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판(미도시)과 어드레스 전극(A1∼Am)이 배열된 기판(미도시)으로 이루어진다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치된다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 방전 셀을 형성한다. 이러한 플라즈마 표시 패널(100)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.

제어부(200)는 외부로부터 영상신호를 수신하여 어드레스구동 제어 신호, 유지 전극(X) 구동 제어신호 및 주사 전극(Y) 구동 제어신호를 출력한다. 그리고 제어부(200)는 한 프레임을 복수의 서브필드로 분할하여 구동하며, 각 서브필드는 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.

어드레스 전극 구동부(300)는 제어부(200)로부터 어드레스구동 제어신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.

유지전극 구동부(400)는 제어부(200)로부터 유지전극(X)구동 제어신호를 수신하여 유지 전극(X)에 구동 전압을 인가한다.

주사전극 구동부(500)는 제어부(200)로부터 주사전극(Y)구동 제어신호를 수신하여 주사 전극(Y)에 구동 전압을 인가한다.

전원부(600)는 플라즈마 표시 장치의 구동에 필요한 전원을 제어부(200) 및 각 구동부(300, 400, 500)에 공급한다.

이하 도 2를 참조하여 각 서브필드에서 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn) 및 주사 전극(Y1∼Yn)에 인가되는 구동 파형에 대하여 설명한다. 단, 하나의 어드레스 전극, 유지 전극 및 주사 전극에 의해 형성되는 방전 셀을 기준으로 설명한다.

도 2는 본 발명의 실시 예에 따른 플라즈마 표시 장치의 구동 파형도이며, 도 2에서는 하나의 유지 전극(X)과 어드레스 전극(A)만을 도시하여 설명하도록 한다.

리셋 기간에서는 유지 전극(X)을 0V로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vset 전압까지 증가(상승 램프)시킨다.

그러면, 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어나면서, 주사 전극(Y)에 (-)의 벽 전하가 쌓이고 어드레스 전극(A) 및 유지 전극(X)에 (+)의 벽 전하가 쌓인다. 그리고 나서, 주사 전극(Y)에 Vs전압에서 Vnf 전압까지 감소(하강 램프)시킨다. 이 때, 어드레스 전극(A)에는 기준 전압(도 2에서는 0V라 가정함)이 인가되고, 유지전극(X)은 Ve 전압으로 바이어스 된다. 그러면, 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 리셋 방전이 일어나면서, 주사 전극(Y)에 형성된 (-) 벽 전하와 유지전극(X) 및 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다.

다음으로, 어드레스 기간에서는 방전 셀을 선택하기 위해서 주사 전극(Y)에 순차적으로 주사 전압(VscL)을 가지는 주사 펄스를 인가하고 상기 주사 전압(VscL)이 인가되지 않는 주사 전극을 VscH 전압(비주사 전압)으로 바이어스한다. 그리고, 상기 주사 전압(VscL)이 인가된 주사 전극(Y)에 의해 형성되는 복수의 방전 셀 중에서 선택하고자 하는 방전 셀을 통과하는 어드레스 전극(A)에 Va 전압을 가지는 어드레스 펄스를 인가하고, 선택하지 않는 어드레스 전극(A)은 기준 전압(도2에서는 0V)을 인가한다. 그러면, Va 전압이 인가된 어드레스 전극(A)과 주사 전 압(VscL)이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나면서 주사 전극(Y)에는 (+)의 벽 전하가 형성되고 유지 전극(X)에는 (-) 벽 전하가 형성된다. 또한 어드레스 전극(A)에도 (-) 벽 전하가 형성된다.

단, 본 발명의 실시 예의 경우, 도 2에 도시된 바와 같이 상기 어드레스 기간에서 주사 전극(Y)에 주사 펄스를 인가함에 있어, 상기 주사 전압(VscL)이 상기 하강 램프 기간의 최저 전압 즉, Vnf 전압보다 상기 주사 전압(VscL)이 도시된 바와 같이 -V 만큼 더 낮은 전압값을 가지면서 안가됨을 특징으로 한다.

이를 통해 상기 주사 전압과 어드레스 전압의 차(|VscL-Va|)가 커지므로 방전 지연 시간이 짧아지게 되어 상기 주사 전극에 의해 형성되는 방전 셀에서도 안정적인 어드레스 방전을 일으킬 수 있게 된다.

이어서, 유지 기간에서는 주사 전극(Y)과 유지 전극(X)에 차례로 Vs 전압의 유지 방전 펄스를 인가한다. 그러면, 어드레스 기간에서 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압이 형성되어 있으면, 이 벽 전압과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(X)에서 방전이 일어난다. 이후, 주사 전극(Y)에 Vs 전압의 유지방전 펄스를 인가하는 과정과 유지 전극(X)에 Vs 전압의 유지방전 펄스를 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.

도 3은 도 2의 구동 파형을 생성하기 위한 제1 실시 예에 따른 구동 회로도이다.

이하에서 각 트랜지스터에는 각각 애노드가 소스에 연결되고 캐소드가 드레 인에 연결되는 바디 다이오드가 형성될 수 있다.

도 3에 나타낸 바와 같이, 주사전극 구동부(500)는 상승 리셋부(501), 하강 리셋부(502), 주사 구동부(503) 및 유지 방전부(504)를 포함한다.

주사 구동부(503)는 복수의 주사 전극(Y)에 각각 연결되는 복수의 선택 회로(510)를 포함하며, 도 3에서는 설명의 편의상 하나의 주사 전극(Y)과 하나의 선택 회로(510)만 도시하였다. 그리고 주사 전극(Y)과 인접한 유지 전극(X)에 의해 형성되는 용량성 성분을 패널 커패시터(Cp)로 도시하였으며, 주사 전극(Y)에는 유지 전극 구동부(도 1의 400)(도시 생략)가 연결되어 있으나 편의상 접지로 표시하였다.

상승 리셋부(501)는 다이오드(Dset), 커패시터(Cset) 및 트랜지스터(Ypp, Yrr)를 포함하며, 주사 전극(Y)에 Vs 전압부터 Vset 전압까지 점진적으로 상승하는 전압을 인가한다.

상기 커패시터(Cset)는 음극이 트랜지스터(Ypp)의 소스와 트랜지스터(Yrr)의 드레인 사이에 연결되며 트랜지스터(Ypp)의 드레인과 트랜지스터(Yrr)의 소스는 각각 제2 노드(N2)에 연결된다. 이 때, 커패시터(Cset)는 아래에서 설명하는 트랜지스터(Yg)가 턴온 시에 (Vset-Vs) 전압으로 충전되며, 트랜지스터(Yrr)는 턴온 시에 패널 커패시터(Cp)의 전압을 Vset 전압까지 서서히 상승하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다.

그리고 다이오드(Dset)는 (Vset-Vs) 전압을 공급하는 전원(Vset-Vs)과 트랜지스터(Yrr)의 드레인과 커패시터(Cset)와의 접점 사이에 연결되어 커패시터(Cset) ―다이오드(Dset)―전원(Vset-Vs)으로 향하는 전류 경로를 차단시킨다.

또한, 하강 리셋부(502)는 트랜지스터(Ynp, Yfr)를 포함하며, 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 전압을 인가한다.

하강 램프 스위치로서의 상기 트랜지스터(Yfr)는 그 드레인이 제1 노드(N1)에 연결되고 소스가 하강 기간의 최종 전압 즉, 최저 전압 Vnf을 공급하는 전원에 연결되며, 상기 트랜지스터(Yfr)는 턴온 시에 주사 전극(Y)의 전압을 Vnf 전압까지 점진적으로 감소하도록 드레인에서 소스로 미세한 전류가 흐르도록 동작한다. 이 때, 트랜지스터(Ynp)는 Vnf 전압이 음의 전압일 때 형성될 수 있는 전원(GND)―트랜지스터(Yg)―트랜지스터(Ypp)―트랜지스터(Ynp)―트랜지스터(Yfr)로 향하는 전류 경로를 차단시킨다.

주사 구동부(503)는 선택 회로(510), 다이오드(Dsch), 커패시터(Csch) 및 주사 구동 스위치로서의 트랜지스터(YscL)를 포함하며, 주사전극(Y)에 순차적으로 주사 전압(VscL)을 인가한다.

일반적으로 어드레스 기간에서 복수의 주사 전극(Y1-Yn)을 순차적으로 선택할 수 있도록 각각의 주사 전극(Y1-Yn)에 선택 회로(510)가 IC 형태로 연결되어 있으며, 이러한 선택 회로(510)를 통하여 주사전극 구동부(500)의 구동 회로가 주사전극(Y1-Yn)에 공통으로 연결된다.

그리고 선택 회로(510)는 트랜지스터(Sch, Scl)를 포함하며, 트랜지스터(Sch)의 소스와 트랜지스터(Scl)의 드레인은 패널 커패시터(Cp)의 주사 전극(Y)에 연결되어 있으며, 트랜지스터(Scl)의 소스는 제1 노드(N1)에 연결되어 있다.

그리고 커패시터(Csch)는 트랜지스터(sch)의 드레인과 제1 노드(N1) 사이에 연결되고 다이오드(Dsch)는 커패시터 (Csch)와 트랜지스터(sch)의 드레인 간 접점과 VscH 전압을 공급하는 전원(VscH) 사이에 연결된다. 그리고 커패시터(Csch)의 제1단이 트랜지스터(Sch)의 드레인에 연결되고 제2단이 제1 노드(N1)에 연결된다. 그리고 트랜지스터(YscL)는 제1 노드(N1)와 주사 전압(VscL)을 공급하는 전원 사이에 연결된다.

즉, 어드레스 기간에서 트랜지스터(Sch)를 턴온하여 커패시터(Csch)에 충전된 전압을 이용하여 선택되지 않는 주사 전극(Y)에 VscH 전압을 인가하고, 트랜지스터(Scl)을 턴온하여 선택될 주사 전극(Y)에 주사 전압(VscL)을 인가한다.

또한, 유지 방전부(504)는 트랜지스터(Ys, Yg)를 포함하며, 주사 전극(Y)에 Vs 전압과 0V 전압을 인가한다. 트랜지스터(Ys)는 드레인이 Vs 전압을 공급하는 전원(Vs)에 연결되고 소스가 제3 노드(N3)에 연결되며, 트랜지스터(Yg)는 드레인이 제3 노드(N3)에 연결되고 소스가 0V를 공급하는 전원(0V)에 연결되어 있다. 그리고 제3 노드(N3)에는 유지 기간에서 유지방전 펄스에 의해 형성되는 무효 전력을 회수하여 재사용하기 위한 전력 회수 회로(도시하지 않음)가 연결될 수 있다. 이러한 전력 회수 회로로서 L.F.Weber에 의해 제안된 회로(미국특허 제4,866,349호 및 제5,081,400호)가 있다.

도 3에 도시된 실시예의 경우, 상기 Vnf 및 VscL 전압의 크기가 서로 다르게 하기 위해 즉, 보다 안정적인 어드레싱 동작 수행을 위하여 VscL 전압을 Vnf 전압보다 낮게 하기 위해서 상기 하강 리셋부 및 주사 구동부에 별도로 Vnf와 VscL 전 압이 인가된다.

그러나, 이와 같이 별도의 개별 전원을 인가해야 할 경우 상기 하강 리셋부 및 주사구동부가 독립적으로 구비되어야 하므로 트랜지스터 등의 회로 부품수가 증가하여 전체 보드 사이즈 및 코스트가 증대된다는 단점이 있다.

또한, VscL 전압을 Vnf 전압보다 낮게 할 경우, 트랜지스터(YscL)의 턴온 시에 트랜지스터(Yfr)의 바디 다이오드를 통하여 전류 경로가 형성될 수 있으므로, 이 전류 경로를 차단하기 위해 도 3에 나타낸 바와 같이 트랜지스터(Yfr)의 바디 다이오드에 대해서 반대 방향으로 바디 다이오드가 형성되는 트랜지스터(미도시)를 추가로 형성할 수도 있다.

즉, 이와 같이 VscL 전압을 Vnf 전압보다 낮게 하기 위해 각 전원을 별도로 제공하는 것은 앞서 언급한 바와 같은 단점이 있다.

이에 본원 발명의 다른 실시예는 상기 주사 전극 구동부에 제공되는 전압을 소정 기간별로 가변 제공함으로써, 하강 램프 기간의 최저 전압(Vnf)과 주사 전압(VscL)을 별도로 제공하지 아니하고도 서로 상이한 레벨을 갖도록 함을 특징으로 한다.

도 4는 도 2의 구동 파형을 생성하기 위한 본 발명의 제 2실시예에 의한 구동 회로도이고, 도 5는 도 2의 구동 파형에 대응되는 제어신호 및 전압의 타이밍도이다.

단, 도 3에 도시된 본 발명의 제 1실시예와 동일한 구성요소에 대해서는 그 설명을 생략하도록 한다.

도 4에 도시된 바와 같이, 상기 주사전극 구동부는 하강 리셋부의 하강 램프 스위치(Yfr) 및 주사 구동부의 주사 구동 스위치(YscL)에 연결된 전원 라인이 서로 동일하고, 상기 전원 라인을 통해 리셋 기간 내의 하강 램프 기간 및 어드레스 기간에 각각 상이한 레벨의 전압이 인가됨으로써 Vnf와 VscL을 구현하게 된다.

단, 상기 상이한 레벨의 전압은 상기 전원 라인에 연결된 전원부(미도시)에서 인가되는 것으로서, 하강 램프 기간에서는 Vnf 전압이 제공되고, 상기 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)이 제공됨을 의미한다.

도 4 및 도 5를 참조하면, 상기 하강 램프 스위치(Yfr)는 드레인이 제 1노드(N1)에 연결되고 소스가 상기 하강 램프 기간에 Vnf를 공급하는 전원에 연결되므로, 상기 하강 램프 스위치(Yfr)가 턴온되는 기간 즉, 도 5에 도시된 바와 같이 하강 램프 기간에 제공되는 제어신호에 의해 상기 하강 램프 기간에서는 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 전압을 인가할 수 있게 되는 것이다.

또한, 상기 주사 구동 스위치(YscL)는 드레인이 제 1노드(N1)에 연결되고 소스가 상기 어드레스 기간에 VscL를 공급하는 전원에 연결되어 있으며, 상기 어드레스 기간에서는 도 5에 도시된 바와 같이 상기 주사 구동 스위치(YscL)는 주사 구동 스위치(YscL) 제어신호에 의해 턴온된다.

상기 주사 구동 스위치(YscL)가 턴온되면, 커패시터(Csch)에는 (VscH-VscL) 전압이 충전되어 있으며, 상기 어드레스 기간에서 트랜지스터(Sch)를 턴온하여 커 패시터(Csch)에 충전된 전압을 이용하여 선택되지 않는 주사 전극(Y)에 VscH 전압을 인가한다.

그 후, 상기 어드레스 기간에서 주사 전극(Y)이 순차적으로 선택될 때 선택되는 주사 전극(Y)의 선택 회로에 구비된 트랜지스터(Scl)가 턴온되어 상기 주사 전극(Y)에 상기 Vnf보다 -V 낮은 전압값으로서의 주사전압(VscL)이 인가되는 것이다.

단, 이를 위해서는 상기 전원부에서는 하강 램프 기간에서 Vnf 전압을 제공하고, 상기 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)을 제공하여야 한다.

또한, 이와 같은 주사 구동 파형을 생성함에 있어, 본 발명의 다른 실시예는 하강 램프(falling ramp) 파형을 구현하는 하강 램프 스위치(Yfr)를 제거하고, 주사 구동 스위치(YscL)를 이용하여 상기 하강 램프 스위치 역할을 같이 수행함으로써, 회로 부품수를 줄여 전체 보드 사이즈 및 코스트를 최소화할 수 있도록 함을 특징으로 한다.

도 6는 도 2의 구동 파형을 생성하기 위한 본 발명의 제 3실시예에 의한 구동 회로도이고, 도 7은 도 2의 구동 파형에 대응되는 제어신호 및 전압의 타이밍도이다.

도 6에 도시된 바와 같이, 상기 주사전극 구동부는 하강 리셋부의 하강 램프 스위치(Yfr)가 제거되고, 주사 구동부의 주사 구동 스위치(YscL)에 연결된 전원라인을 통해 리셋 기간 중 하강 램프 기간과 어드레스 기간에 각각 상이한 레벨의 전압이 인가됨으로써 Vnf와 VscL을 구현하게 된다.

즉, 상기 주사 구동 스위치(YscL)는 종래의 경우 어드레스 기간 중에만 턴 온되었으나, 도 6에 도시된 실시예에서는 어드레스 기간 뿐 아니라 리셋 기간 중의 하강 램프 기간에도 턴 온되어 종래의 하강 램프 스위치(Yfr)의 역할도 수행함을 특징으로 한다.

도 6 및 도 7을 참조하면, 상기 이에 따라 상기 주사 구동 스위치(YscL)는 드레인이 제 1노드(N1)에 연결되고 소스가 상이한 전압을 제공하는 전원과 연결되며, 상기 상이한 전압은 앞서 언급한 바와 같이 하강 램프 기간에서는 Vnf 전압이 제공되고, 상기 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)을 말한다.

이에 따라 상기 주사 구동 스위치(YscL)가 턴온되는 기간 중 상기 하강 램프 기간에서는 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 전압을 인가할 수 있게 되는 것이다.

또한, 상기 주사 구동 스위치(YscL)는 상기 어드레스 기간에서 도 7에 도시 된 바와 같이 상기 주사 구동 스위치(YscL)는 주사 구동 스위치 제어신호에 의해 턴온되며, 상기 주사 구동 스위치(YscL)가 턴온되면, 커패시터(Csch)에는 (VscH-VscL) 전압이 충전되어 있으며, 상기 어드레스 기간에서 트랜지스터(Sch)를 턴온하여 커패시터(Csch)에 충전된 전압을 이용하여 선택되지 않는 주사 전극(Y)에 VscH 전압을 인가한다.

즉, 본 발명의 제 2 및 제 3실시예에는 모두 하강 램프 기간에서 Vnf 전압을 제공하고, 상기 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)을 제공하는 전원부가 구비되어야 한다.

도 8은 도 1에 도시된 전원부의 구성을 개략적으로 도시한 블록도이다.

단, 도 8에서는 앞서 도 4 내지 도 7을 통해 설명한 바와 같이 하강 램프 기간에서 Vnf 전압을 제공하고, 상기 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)을 제공하는 역할을 하는 전원부의 일부 구성에 대해서만 설명하도록 한다.

또한, 도 8에 도시된 전원부의 구성은 하나의 실시예에 해당되는 것으로, 반드시 상기 전원부의 구성이 도 8에 도시된 바에 한정되는 것은 아니다.

도 8을 참조하면, 상기 전원부(600)는 외부로부터의 교류전원을 직류로 변환하는 정류부(예컨대, 평활 커패시터 C1을 포함하는 정류회로)와; 상기 정류기를 통해 정류된 직류전원을 소정 레벨의 다른 전압으로 변압하여 출력하는 변압부(T)와; 상기 변압부(T)에 펄스신호를 인가하여 상기 변압기로부터 출력되는 전원의 출력전압을 조절하는 스위칭 소자(Q1) 및 스위칭 소자의 스위칭 특성을 제어하는 스위칭 제어부(634)를 포함한다. 그리고, 스위칭 제어부(634)에는 피드백 신호발생부(632)로부 터 2차 출력전압의 전압치에 따른 피드백 신호(Vref)가 입력됨으로써, 스위칭 제어부(634)의 스위칭 제어 작용을 수행될 수 있다.

따라서, 외부로부터 인가받은 교류전압(Vin)은 각각 평활 커패시터를 포함하는 정류부를 직류로 변환된 후, 도 8과 같은 직류/직류 변환 매커니즘을 가지는 스위치 모드 전원공급장치를 통해 패널 구동부(205)에 소요되는 직류전압으로서 상기 Vnf 및 VscL 전압을 제공한다.

본 발명의 실시예에 의한 전원부는 동일한 입력전압(Vin)에 대해 서로 상이한 값을 갖는 출력전압(Vout) 즉, Vnf 및 VscL 전압이 출력됨을 특징으로 한다.

이를 위해 상기 전원부는 상기 피드백 신호 발생부(632)에 구비된 분배 저항에 대해서 추가로 스위칭 소자(Q2) 및 저항이 상기 분배 저항에 병렬로 연결된다.

이와 같이 상기 스위칭 소자(Q2) 및 저항이 상기 분배 저항에 병렬로 연결됨으로써, 상기 스위칭 소자(Q2)의 동작에 따라 상기 피드백 신호 발생부의 전체 저 항값이 변동되어 결과적으로 동일한 입력전압(Vin)이 입력되어도 서로 다른 레벨의 출력전압(Vout) 즉, Vnf, VscL가 출력될 수 있는 것이다.

또한, 상기 스위칭 소자(Q1) 및 스위칭 제어부(634)는, 출력되는 각 직류전압(Vnf, VscL)이 사용자가 원하는 파형으로 유지될 수 있도록 하기 위한 제어장치로서 전압분배회로 및 스위칭 소자(예컨대, MOS형 전계효과트랜지스터, 절연게이트 바이폴라 트랜지스터, 사이리스터 등)에 의해 전압조절 스위칭이 이루어진다.

상기 스위칭 소자(Q1)가 스위칭 작용을 시작하게 되면, 변압기의 1차측 권선으로부터 2차측 권선으로 교류형태의 에너지가 유기되게 되며, 2차측 권선으로 유기된 에너지는 다이오드(D1)와 평활 커패시터(C2)를 거쳐 변압기의 1차측 및 2차측의 각 권선비에 따른 직류 출력전압(Vout)을 가진 전원으로서 출력된다.

이 때, 상기 스위칭 제어부(634)는 피드백 신호 발생부(632)로부터 입력받는 피드백 신호(Vref)에 따라서 스위칭 소자(Q1)의 스위칭 특성(스위칭 주파수 및 온/오프 타임)을 제어할 수 있다.

또한, 앞서 언급한 바와 같이 상기 전원부는 하강 램프 기간에서 Vnf 전압을 제공하고, 어드레스 기간 중에는 상기 Vnf보다 -V 낮은 전압 값 즉, 주사전압(VscL)을 제공함을 특징으로 한다.

이와 같이 기간 별로 서로 상이한 레벨의 직류전압(Vnf, VscL)을 제공하기 위하여 상기 전원부는 상기 피드백 신호 발생부의 구성(632)이 도 9에 도시된 바와 같은 구성을 갖는다.

도 9a 내지 도 9c는 도 8에 도시된 전원부에 구비되는 피드백 신호 발생부의 개략적인 구성을 나타내는 도면이다.

즉, 도 9에 도시된 바와 같이 상기 피드백 신호 발생부 내의 분배 저항에 있어서, 특정 분배 저항에 대해 스위칭 소자(Q2) 및 저항을 병렬로 연결시킴으로써, 상기 스위칭 소자의 동작에 따라 상기 피드백 신호 발생부의 전체 저항값이 변동되어 결과적으로 동일한 입력전압(Vin)이 입력되어도 서로 다른 레벨의 출력전압(Vout) 즉, Vnf, VscL가 출력됨을 특징으로 한다.

이 때, 상기 스위칭 소자(Q2)는 특정 제어신호가 인가됨에 따라 동작되는 것으로 하강 램프 기간에서만 동작되도록 제어신호(Vfr)가 인가되는 경우를 그 예로 설명하도록 한다.

도 9a 내지 도 9c를 참조하면, 상기 피드백 신호(Vref)는 출력전압(Vout)에 대한 전압분배회로로부터 발생된다.

단, 본 발명의 실시예의 경우 상기 전압 분배 회로는 직렬 연결된 R1, R2, R3와 상기 R3에 병렬로 연결된 스위칭 소자(Q2) 및 R4가 포함되어 구성된다.

즉, 상기 스위칭 소자(Q2)의 온/오프 여부에 따라 상기 피드백 신호 발생부의 전체 저항값이 변동되어 결과적으로 동일한 입력전압(Vin)이 입력되어도 서로 다른 레벨의 출력전압(Vout) 즉, Vnf, VscL가 출력된다.

보다 구체적으로 설명하면, 먼저 상기 스위칭 소자(Q2)가 턴 온된 경우 즉, 앞서 언급한 바와 같이 상기 하강 램프 기간에 대응되는 기간에만 제공되는 제어신호에 의해 상기 스위칭 소자(Q2)가 턴 온되면, 상기 전체 저항값은 R1+R2+R3*R4/(R3+R4)가 된다.

반면에 상기 스위칭 소자(Q2)가 턴 오프된 경우에서는 상기 전체 저항값은 R1+R2+R3가 된다.

즉, 본 발명의 실시예의 경우 상기 스위칭 소자(Q2)가 턴 온되는 기간은 하강 램프 기간과 일치하게 되며, 상기 전체 저항값의 차이에 의해 최종 출력되는 출력전압은 동일한 입력전압에 대해 서로 상이한 전압 레벨(Vnf, VscL)로 출력되는 것이다.

또한, 상기 피드백 신호의 전압 Vref는 상기 스위칭 소자(Q2)가 턴 온된 경우에는 Vref = (R2+R3//R4)/(R1+R2+R3//R4) ㅧ Vout 이 되고, 상기 스위칭 소자(Q2)가 턴 오프된 경우에는 Vref = (R2+R3)/(R1+R2+R3) ㅧ Vout 가 되어 결과적으로 피드백되는 전압에도 차이가 발생된다.

이 때, 상기 R3 및/또는 R4는 도 9a 내지 도 9c에 도시된 바와 같이 가변저항이 될 수 있으며, 상기 가변 저항의 값을 조절함으로써, 결과적으로 출력되는 전압 Vnf과 VscL의 차(-V)가 조절되는 것이다.

또한, 상기 R3 및/또는 R4는 상기 가변저항이 아닌 디지털 저항기를 사용하여 로직에서의 제어 신호를 통해 저항이 가변되도록 할 수도 있으며, 이 경우에는 상기 스위칭 소자(Q2)가 구비되지 않아도 가능하다.

또한, 상기 디지털 저항기를 사용하는 경우에는 상기 Vnf과 VscL의 차(-V) 구현이외의 다른 조건 일 예로 온도에 따라 주사 전압을 가변시키는 등의 응용도 가능하게 된다.

이와 같은 본 발명에 의하면, 하강 램프(falling ramp) 파형을 구현하는 하강 램프 스위치를 제거하고, 주사 구동 스위치를 이용하여 상기 하강 램프 스위치 역할을 같이 수행함으로써, 회로 부품수를 줄여 전체 보드 사이즈 및 코스트를 최소화할 수 있다는 장점이 있다.

또한, 주사 전극 구동부에 제공되는 전압을 소정 기간별로 가변 제공하여 하강 램프 기간의 최저 전압(Vnf)과 주사 전압(VscL)을 별도로 제공하지 아니하고도 서로 상이한 레벨을 갖도록 구현함으로써, 보다 안정적인 어드레싱 동작을 수행할 수 있다는 장점이 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims

열 방향으로 배열된 다수의 어드레스 전극과, 행 방향으로 순차 배열된 주사전극 및 유지 전극을 포함하는 플라즈마 패널과;

상기 어드레스 전극에 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 인가하는 어드레스 전극 구동부와;

상기 유지전극에 구동 전압을 인가하는 유지전극 구동부와;

상기 주사 전극에 하강 램프 기간 동안 Vs 전압에서 상기 하강 램프 기간의 최저 전압(Vnf)까지 점진적으로 하강하는 전압을 인가하는 하강 리셋부 및 상기 주사전극에 순차적으로 상기 Vnf 전압보다 -V만큼 낮은 주사 전압(VscL)을 어드레스 기간 중에 인가하는 주사 구동부가 포함되는 주사전극 구동부와;

상기 어드레스 전극 구동부, 주사전극 구동부 및 유지전극 구동부에 전원을 제공하는 전원부가 포함되며,

상기 전원부는 상기 주사 전극 구동부에 제공되는 전압(Vnf, VscL)을 소정 기간별로 가변 제공함을 특징으로 하는 플라즈마 표시 장치.
제 1항에 있어서,

상기 전원부는, 상기 주사 전극 구동부에 상기 하강 램프 기간에서는 Vnf 전압을 제공하고, 상기 어드레스 기간 중에는 상기 주사전압(VscL)을 제공함을 특징으로 하는 플라즈마 표시 장치.
제 1항에 있어서,

상기 하강 리셋부에 구비되는 하강 램프 스위치(Yfr) 및 상기 주사 구동부에 구비되는 주사 구동 스위치(YscL)에 연결된 전원라인이 서로 동일함을 특징으로 하는 플라즈마 표시 장치.
제 3항에 있어서,

상기 하강 램프 스위치는 하강 램프 기간에 턴 온되고, 상기 주사 구동 스위치는 어드레스 기간 중에 턴 온 됨을 특징으로 하는 플라즈마 표시 장치.
제 3항에 있어서,

상기 하강 리셋부는 상기 전원라인을 통해 상기 전원부로부터 하강 램프 기간동안 Vnf 전압을 제공받고, 상기 주사 구동부는 상기 전원라인을 통해 상기 전원부로부터 어드레스 기간 중에 주사전압(VscL)을 제공받음을 특징으로 하는 플라즈마 표시 장치.
제 1항에 있어서,

상기 하강 리셋부의 하강 램프 스위치 및 상기 주사 구동부의 주사 구동 스위치가 하나로 구현되며, 상기 스위치의 제 1전극은 전원라인에 연결됨을 특징으로 하는 플라즈마 표시 장치.
제 6항에 있어서,

상기 하나로 구현된 스위치는 하강 램프 기간 및 어드레스 기간 중에 턴 온 됨을 특징으로 하는 플라즈마 표시 장치.
제 7항에 있어서,

상기 전원라인을 통해 상기 전원부로부터 하강 램프 기간동안 Vnf 전압을 제공받고, 어드레스 기간 중에 주사전압(VscL)을 제공받음을 특징으로 하는 플라즈마 표시 장치.
제 1항에 있어서,

상기 전원부는,

외부로부터의 교류전원을 직류로 변환하는 정류부와;

상기 정류기를 통해 정류된 직류전원을 소정 레벨의 다른 전압으로 변압하여 출력하는 변압부와;

상기 변압부에 펄스신호를 인가하여 상기 변압기로부터 출력되는 전원의 출력전압을 조절하는 스위칭 소자(Q1) 및 스위칭 소자의 스위칭 특성을 제어하는 스위칭 제어부와;

상기 스위칭 제어부에 피드백 신호를 제공하고, 동일한 입력전압에 대해 서로 상이한 출력 전압을 갖도록 다수의 저항 및 스위칭 소자(Q2)가 구비된 피드백 신호 생성부가 포함됨을 특징으로 하는 플라즈마 표시 장치.
제 9항에 있어서,

상기 피드백 신호 생성부는 전압 분배 회로를 포함하며,

상기 전압 분배 회로는,

직렬 연결된 다수의 저항과;

상기 직렬 연결된 다수의 저항 중의 제 1저항에 대해 병렬로 연결되는 스위칭 소자(Q2) 및 제 2저항이 포함되어 구성됨을 특징으로 하는 플라즈마 표시 장치.
제 10항에 있어서,

상기 스위칭 소자의 턴 온/오프 여부에 따라 상기 피드백 신호 발생부의 전체 저항값이 변동됨을 특징으로 하는 플라즈마 표시 장치.
제 10항에 있어서,

상기 제 1저항 또는 제 2저항은 가변 저항임을 특징으로 하는 플라즈마 표시 장치.
제 12항에 있어서,

상기 가변 저항의 값을 조절하여 상이한 레벨을 갖는 출력 전압의 차가 조절됨을 특징으로 하는 플라즈마 표시 장치.
복수의 주사 전극을 포함하는 플라즈마 표시 장치에 대해 리셋 기간 및 어드레스 기간에서 주사 전극을 구동하는 방법에 있어서,

상기 리셋 기간 중 하강 램프 기간 동안 상기 주사 전극에 Vs 전압에서 상기 하강 램프 기간의 최저 전압(Vnf)까지 점진적으로 하강하는 전압이 인가되는 단계와;

상기 어드레스 기간 중 상기 주사 전극에 순차적으로 상기 Vnf 전압보다 -V만큼 낮은 주사 전압(VscL)이 인가되는 단계가 포함되며,

상기 Vnf 전압 및 주사 전압(VscL)은 전원부로부터 상기 하강 램프 기간 및 어드레스 기간에 각각 구별되어 제공됨을 특징으로 하는 플라즈마 표시 장치의 구동방법.
제 14항에 있어서,

상기 전원부는, 동일한 입력전압에 대해 서로 상이한 출력 전압을 갖도록 다수의 저항 및 스위칭 소자(Q2)를 구비한 전압 분배 회로가 포함되어 구성되며,

상기 전압 분배 회로는 상기 스위칭 소자의 턴 온/오프 여부에 따라 전체 저항값이 변동됨을 특징으로 하는 플라즈마 표시 장치의 구동 방법.
제 15항에 있어서,

상기 스위칭 소자가 턴 온되는 기간은 상기 하강 램프 기간과 동일함을 특징 으로 하는 플라즈마 표시 장치 구동방법.
제 16항에 있어서,

상기 스위칭 소자가 턴 온되는 기간에는 Vnf 전압이 생성되어 상기 하강 램프 기간 동안 이를 제공하고, 상기 스위칭 소자가 턴 오프되는 기간에는 주사 전압(VscL)이 생성되어 상기 어드레스 기간 중에 이를 제공함을 특징으로 하는 플라즈마 표시 장치 구동방법.