KR100811273B1 - External power supply of semiconductor memory device - Google Patents
External power supply of semiconductor memory device Download PDFInfo
- Publication number
- KR100811273B1 KR100811273B1 KR1020060101993A KR20060101993A KR100811273B1 KR 100811273 B1 KR100811273 B1 KR 100811273B1 KR 1020060101993 A KR1020060101993 A KR 1020060101993A KR 20060101993 A KR20060101993 A KR 20060101993A KR 100811273 B1 KR100811273 B1 KR 100811273B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- external power
- supply voltage
- semiconductor memory
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000010586 diagram Methods 0.000 description 6
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
본 발명은 제1외부 전원전압을 공급하는 제1전원전압 공급부와, 제2외부 전원전압을 공급하는 제2전원전압 공급부와, 제어신호에 응답하여 상기 제1 또는 제2 외부 전원전압이 선택적으로 공급되도록 스위칭하는 스위칭부와, 상기 스위칭부의 구동에 따라 제1 또는 제2 외부 전원전압을 반도체 메모리 칩 내부로 전달하는 전원전압 통로부를 포함하여 이루어진 반도체 메모리 소자의 외부전원 공급 장치에 관한 것이다.According to an embodiment of the present invention, a first power supply voltage supply unit for supplying a first external power supply voltage, a second power supply voltage supply unit for supplying a second external power supply voltage, and the first or second external power supply voltage may be selectively selected in response to a control signal. An apparatus for supplying external power to a semiconductor memory device includes a switching unit configured to switch to be supplied, and a power supply voltage passage unit configured to transfer a first or second external power supply voltage into a semiconductor memory chip according to driving of the switching unit.
Description
도 1 은 종래 기술에 의한 반도체 메모리 장치의 외부전원 공급 장치를 설명하기 위한 블록도.1 is a block diagram illustrating an external power supply device of a semiconductor memory device according to the prior art.
도 2 는 본 발명에 의한 반도체 메모리 장치의 외부전원 공급 장치를 설명하기 위한 블록도.2 is a block diagram illustrating an external power supply device of a semiconductor memory device according to the present invention;
도 3 과, 도 4 는 도 2 에 포함되는 스위칭부의 구성을 설명하기 위한 회로도.3 and 4 are circuit diagrams for explaining the configuration of the switching unit included in FIG. 2.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 제1전원전압 공급부1: first power supply voltage supply unit
2 : 제2전원전압 공급부2: second power supply voltage supply unit
3 : 스위칭부3: switching unit
4 : 전원전압 통로부4: power supply voltage passage part
본 발명은 반도체 메모리 소자의 외부전원 공급 장치에 관한 것으로, 더 상세하게는 반도체 메모리 장치의 동작 모드에 따라 반도체 메모리 장치로 공급되는 서로 상이한 외부 입력 전원전압을 선택적으로 공급시키는 반도체 메모리 소자의 외부전원 공급 장치에 관한 것이다.The present invention relates to an external power supply of a semiconductor memory device, and more particularly, to an external power supply of a semiconductor memory device for selectively supplying different external input power voltages supplied to a semiconductor memory device according to an operation mode of the semiconductor memory device. It relates to a supply device.
최근 반도체 메모리 소자의 저전력화로 외부 입력 전원전압의 강하(낮아짐)가 지속적으로 진행되고 있다. 그러나 반도체 메모리 소자의 동작속도의 향상도 동시에 요구되어 칩의 내부 동작 중 고전압 레벨이 요구되는 부분의 전원전압 발생을 위한 외부 전원전압이 추가로 필요하게 되었다. Recently, due to the low power consumption of semiconductor memory devices, the drop (lower) of the external input power supply voltage is continuously progressing. However, the operation speed of the semiconductor memory device is also required to be improved at the same time, and an external power supply voltage for generating a power supply voltage of a portion where a high voltage level is required during the internal operation of the chip is additionally required.
이 상이(相異)한 전원전압을 가진 외부 입력 전원을 가진 칩에서 종래기술에서는 각각의 전원전압이 그 필요에 따라 할당하여 해당하는 회로의 동작에만 사용되었다.In a chip having an external input power supply having such a different power supply voltage, in the prior art, each power supply voltage was allocated as needed and used only for the operation of a corresponding circuit.
도 1 은 종래 기술에 의한 반도체 메모리 장치의 외부전원 공급 장치를 설명하기 위한 블록도이다.1 is a block diagram illustrating an external power supply device of a semiconductor memory device according to the prior art.
도시한 바와 같이, 종래 기술에 의한 외부전원 공급장치는 상이한 제1 및 제2 외부 전원전압 입력이 각각의 제1모드 및 제2모드 구동 회로에 공급되도록 구성된다. 제1모드 및 제2모드 구동 회로는 할당된 외부 전원전압을 입력받아 구동한다.As shown, the prior art external power supply is configured such that different first and second external power supply voltage inputs are supplied to respective first mode and second mode drive circuits. The first mode and the second mode driving circuits receive and drive the assigned external power supply voltages.
이러한 종래 기술에 의한 외부전원 공급장치는 상이한 외부 전원전압 입력이 각각의 회로에 할당되고 각 회로는 할당된 입력 전원전압만으로 동작하게 되어 있어 반도체 메모리 소자의 고속 동작과 저 전류 소비를 모두 만족하지 못하는 문제점이 있었다.The external power supply according to the prior art has a different external power supply voltage input to each circuit, and each circuit operates only with the assigned input power supply voltage, thereby failing to satisfy both high speed operation and low current consumption of the semiconductor memory device. There was a problem.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 반도체 메모리 장치의 동작 모드에 따라 반도체 메모리 장치로 공급되는 서로 상이한 외부 입력 전원전압을 선택적으로 공급시키는 반도체 메모리 소자의 외부전원 공급 장치를 제공한다.Therefore, the present invention was devised to solve the above problems of the prior art, and the external power source of the semiconductor memory device selectively supplying different external input power voltages supplied to the semiconductor memory device according to the operation mode of the semiconductor memory device. Provide a supply device.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 메모리 소자의 외부전원 공급 장치는 제1외부 전원전압을 공급하는 제1전원전압 공급부와; 제2외부 전원전압을 공급하는 제2전원전압 공급부와; 반도체 메모리의 동작 모드 중 적은 전류를 필요로 하는 동작 모드와 빠른 속도를 필요로 하는 동작 모드 별로 전원전압 공급 정보를 갖는 제어신호에 응답하여 상기 제1 또는 제2 외부 전원전압이 선택적으로 공급되도록 스위칭하는 스위칭부와; 상기 스위칭부의 구동에 따라 제1 또는 제2 외부 전원전압을 반도체 메모리 칩 내부로 전달하는 전원전압 통로부(Power Lane)를 포함하여 구성한다.An external power supply apparatus for a semiconductor memory device according to the present invention for achieving the above object includes a first power supply voltage supply unit for supplying a first external power supply voltage; A second power supply voltage supply unit supplying a second external power supply voltage; Switching so that the first or second external power supply voltage is selectively supplied in response to a control signal having power supply voltage information for each operation mode requiring a small current and a high speed among operating modes of a semiconductor memory. A switching unit; A power lane may be configured to transfer a first or second external power supply voltage into the semiconductor memory chip according to the driving of the switching unit.
본 발명에서, 상기 제어신호는 반도체 메모리 칩의 동작 모드에 따라 서로 상이한 전압레벨을 갖는 제1 또는 제2 외부 전원전압을 선택하기 위한 제어신호이 다.In the present invention, the control signal is a control signal for selecting the first or second external power supply voltage having different voltage levels according to the operation mode of the semiconductor memory chip.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참고하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
도 2 는 본 발명에 의한 반도체 메모리 장치의 외부전원 공급 장치를 설명하기 위한 블록도이고, 도 3 과, 도 4 는 도 2 에 포함되는 스위칭부의 구성을 설명하기 위한 회로도이다.2 is a block diagram illustrating an external power supply device of a semiconductor memory device according to an embodiment of the present invention. FIGS. 3 and 4 are circuit diagrams for describing a configuration of a switching unit included in FIG. 2.
도 2 에 도시한 바와 같이 본 발명은 제1외부 전원전압을 공급하는 제1전원전압 공급부(1)와, 제2외부 전원전압을 공급하는 제2전원전압 공급부(2)와, 제어신호(CS)에 응답하여 상기 제1 또는 제2 외부 전원전압이 선택적으로 공급되도록 스위칭하는 스위칭부(3)와, 상기 스위칭부(3)의 구동에 따라 제1 또는 제2 외부 전원전압을 반도체 메모리 칩 내부로 전달하는 전원전압 통로부(4)를 포함하여 구성한다.As shown in FIG. 2, the present invention provides a first power supply voltage supply unit 1 for supplying a first external power supply voltage, a second power supply
상기 제1외부 전원전압과 제2외부 전원전압은 각각 외부에서 입력되는 상이한 레벨의 입력 전원전압이다.The first external power supply voltage and the second external power supply voltage are input power voltages having different levels, respectively.
상기 제어신호는 반도체 메모리 칩의 동작 모드에 따라 서로 상이한 전압레벨을 갖는 제1 또는 제2 외부 전원전압을 선택하기 위한 제어신호이다.The control signal is a control signal for selecting a first or second external power supply voltage having different voltage levels according to the operation mode of the semiconductor memory chip.
도 3 에 도시한 일 실시예에 따른 상기 스위칭부(3)는 상기 제어신호(CS)의 반전신호에 응답하여 제1외부 전원전압을 전원 통로부(4)로 공급하는 제1PMOS 드라이버(P1)와, 상기 제어신호(CS)에 응답하여 제2외부 전원전압을 전원 통로부(4)로 공급하는 제2PMOS 드라이버(P2)로 구성한다.The
도 4 에 도시한 또 다른 실시예에 따른 상기 스위칭부(3)는 상기 제어신호(CS)에 응답하여 제1외부 전원전압을 전원 통로부(4)로 공급하는 제1NMOS 드라이버(N1)와, 상기 제어신호(CS)의 반전신호에 응답하여 제2외부 전원전압을 전원 통로부(4)로 공급하는 제2NMOS 드라이버(N2)로 구성한다.According to another embodiment of FIG. 4, the
상기 제어신호(CS)는 반도체 메모리 칩의 동작 모드에 따라 서로 상이한 전압레벨을 갖는 제1 또는 제2 외부 전원전압을 선택하기 위한 제어신호로, 반도체 메모리 소자의 동작 상태가 스탠바이 모드(Standby Mode), 전류저감모드(Current Save Mode) 등 적은 전류소모가 필요한 동작 모드 및 반도체 메모리 소자의 동작 상태가 엑티브 구동 모드(Active Operation Mode), 버스트 구동 모드(Burst Operation Mode) 등 속도가 필요한 모드에 따라 가변되는 신호이다.The control signal CS is a control signal for selecting a first or second external power supply voltage having a different voltage level according to an operation mode of the semiconductor memory chip, and the operating state of the semiconductor memory device is in a standby mode. Mode requires low current consumption, such as current save mode, and the operation state of semiconductor memory devices varies depending on the mode requiring speed such as active operation mode and burst operation mode. Signal.
이와 같이 구성된 본 발명에 의한 반도체 메모리 소자의 전원 공급 장치의 동작은 다음과 같다.The operation of the power supply of the semiconductor memory device according to the present invention configured as described above is as follows.
우선, 제1전원전압 공급부로부터 공급되는 제1외부 전원전압은 전원전압 레벨이 낮고, 제2전원전압 공급부로부터 공급되는 제2외부 전원전압은 전원전압 레벨이 높은 상이한 전압원으로 가정한다.First, it is assumed that the first external power supply voltage supplied from the first power supply voltage supply unit has a low power supply voltage level, and the second external power supply voltage supplied from the second power supply voltage supply unit is a different voltage source having a high power supply voltage level.
반도체 메모리 소자의 동작 상태가 스탠바이 모드(Standby Mode), 전류저감모드(Current Save Mode) 등 적은 전류소모가 필요한 동작 모드로 전환되면, 그 모드에 해당하는 제어신호(CS)가 스위칭부(3)로 입력된다.When the operation state of the semiconductor memory device is switched to an operation mode requiring a small current consumption such as a standby mode and a current save mode, the control signal CS corresponding to the mode is switched by the
스위칭부(3)의 제1드라이버(P1))는 상기 제어신호에 응답하여 턴 온 되고, 낮은 레벨의 제1외부 전원전압을 전원 통로부를 통해 반도체 메모리 소자의 회로에 공급한다.The first driver P1 of the
즉, 반도체 메모리 소자의 전류 소모가 최소화 되어야 하는 모드에서는 낮은 전압레벨을 갖는 제1외부 전원전압이 회로에 공급되도록 스위칭부(3)를 동작시켜 누설 전류 등의 전류 소모 부분이 적어지도록 한다.That is, in the mode in which the current consumption of the semiconductor memory device is to be minimized, the
그리고, 반도체 메모리 소자의 동작 상태가 엑티브 구동 모드(Active Operation Mode), 버스트 구동 모드(Burst Operation Mode) 등 속도가 필요한 모드로 전환되면, 그 모드에 해당하는 제어신호(CS)가 스위칭부(3)로 입력된다.When the operation state of the semiconductor memory device is changed to a mode requiring a speed such as an active operation mode and a burst operation mode, the control signal CS corresponding to the mode is switched by the switching unit 3. ) Is entered.
스위칭부(3)의 제2드라이버(P2)는 상기 제어신호(CS)에 응답하여 턴 온 되고, 높은 레벨의 제2외부 전원전압을 전원 통로부(4)를 통해 반도체 메모리 소자의 회로에 공급한다.The second driver P2 of the
즉, 반도체 메모리 소자의 속도를 요구하는 모드에서는 높은 전압레벨을 갖는 제2외부 전원전압이 회로에 공급되도록 스위칭부(3)를 동작시켜 내부 동작의 속도를 향상시켜 칩의 고속 동작을 하도록 한다.That is, in the mode requiring the speed of the semiconductor memory device, the
위와 같이 본 발명은 서로 상이한 전위를 가지는 외부전원 사용에서 칩의 내부 동작 모드에 따라 외부 입력 전원을 스위칭하여 적은 전류소모가 필요한 동작 모드에서는 낮은 입력 전압원을 사용하고 고속 동작이 필요한 동작 모드에서는 높은 입력 전압원을 사용하여 저 전류 소비와 고속 구동을 동시에 구현한다.As described above, the present invention uses a low input voltage source in an operation mode requiring a small current consumption by switching an external input power source according to an internal operation mode of a chip in using an external power source having different potentials, and a high input in an operation mode requiring a high speed operation. A voltage source is used to achieve low current consumption and high speed drive simultaneously.
또한, 외부 전원전압 공급부 내부에 전원 통로부를 추가하지 않고 각각의 모 드에 필요한 전원전압을 스위칭부를 통해 제어함으로써 설계에 부담을 주지 않고 모드에 따른 고속 구동과 저 전류 소비를 구현한다.In addition, by controlling the power supply voltage required for each mode through the switching unit without adding a power path inside the external power supply, the high speed driving and low current consumption according to the mode are realized without burdening the design.
상술한 바와 같이, 본 발명은 반도체 메모리 소자의 외부 전원전압 공급부 내부에 전원 통로부를 추가하지 않고 각각의 모드에 필요한 전원전압을 스위칭부를 통해 제어함으로써 설계에 부담을 주지 않고 모드에 따른 고속 구동과 저 전류 소비를 구현한다.As described above, the present invention controls the power supply voltage required for each mode through the switching unit without adding a power supply passage inside the external power supply unit of the semiconductor memory device, so that the high-speed driving and the low speed according to the mode are not burdened. Implement current consumption.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101993A KR100811273B1 (en) | 2006-10-19 | 2006-10-19 | External power supply of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060101993A KR100811273B1 (en) | 2006-10-19 | 2006-10-19 | External power supply of semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100811273B1 true KR100811273B1 (en) | 2008-03-07 |
Family
ID=39397981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060101993A Expired - Fee Related KR100811273B1 (en) | 2006-10-19 | 2006-10-19 | External power supply of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100811273B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190003347A (en) * | 2017-06-30 | 2019-01-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Configurable memory storage system |
| US10839864B2 (en) | 2018-10-22 | 2020-11-17 | Samsung Electronics Co., Ltd. | Dynamic power control system for memory device and memory device using the same |
| US10878852B2 (en) | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Latch-up prevention circuit for memory storage system |
| US11301148B2 (en) | 2017-06-30 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configurable memory storage system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050107A (en) * | 2000-12-19 | 2002-06-26 | 박종섭 | Internal voltage generator for semiconductor memory device |
-
2006
- 2006-10-19 KR KR1020060101993A patent/KR100811273B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020050107A (en) * | 2000-12-19 | 2002-06-26 | 박종섭 | Internal voltage generator for semiconductor memory device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190003347A (en) * | 2017-06-30 | 2019-01-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Configurable memory storage system |
| US10503421B2 (en) | 2017-06-30 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configurable memory storage system |
| KR102149311B1 (en) * | 2017-06-30 | 2020-08-31 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Configurable memory storage system |
| US10949100B2 (en) | 2017-06-30 | 2021-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configurable memory storage system |
| US11301148B2 (en) | 2017-06-30 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configurable memory storage system |
| US11675505B2 (en) | 2017-06-30 | 2023-06-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Configurable memory storage system |
| US10878852B2 (en) | 2018-06-27 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Latch-up prevention circuit for memory storage system |
| US11145335B2 (en) | 2018-06-27 | 2021-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Latch-up prevention circuit for memory storage system |
| US10839864B2 (en) | 2018-10-22 | 2020-11-17 | Samsung Electronics Co., Ltd. | Dynamic power control system for memory device and memory device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292903B1 (en) | Regulator built-in semiconductor integrated circuit | |
| EP2302706A1 (en) | Light emitting element driving circuit | |
| KR20050020698A (en) | Semiconductor integrated circuit | |
| JP2005190381A (en) | Constant-voltage power supply | |
| KR20050079180A (en) | Level shifter | |
| KR100811273B1 (en) | External power supply of semiconductor memory device | |
| US7432754B2 (en) | Voltage control circuit having a power switch | |
| JP5020625B2 (en) | Interface circuit | |
| KR100794659B1 (en) | Semiconductor chip and its power gating method | |
| CN102957413B (en) | Adjustable body bias circuit and adjustable body bias method | |
| KR100812936B1 (en) | Internal power supply voltage generation circuit with reduced leakage current in standby mode | |
| US20060022712A1 (en) | Logic activation circuit | |
| KR20010005090A (en) | Power supply device for suppling different power corresponding to operation mode | |
| KR20060087716A (en) | Memory device | |
| KR20120121707A (en) | Semiconductor device and semiconductor system comprising same | |
| US7652518B2 (en) | Bus switch with level shifting | |
| WO2015177982A1 (en) | Semiconductor device and method for controlling mos transistor | |
| KR20120117369A (en) | Internal voltage generator and operating method thereof | |
| KR20180018877A (en) | Level Shifter and Operation Method Thereof | |
| KR100550645B1 (en) | Semiconductor Memory Device with Voltage Driving Circuit | |
| US8179737B2 (en) | Semiconductor memory apparatus | |
| KR100232523B1 (en) | Low power consumption type circuit | |
| KR960013854B1 (en) | Data output buffer | |
| US7439772B2 (en) | Level shifting circuit and method reducing leakage current | |
| KR200291192Y1 (en) | Low Power Inverter Circuit of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061019 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20071128 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20080130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20080229 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20080303 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| PG1701 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110126 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |