KR100810602B1 - 전압기입방식 화소구조 - Google Patents

Abstract

본 발명은 유기발광소자의 구동을 위한 전압기입방식 화소구조에 관한 것으로, 비정질 박막트랜지스터를 이용한 저소비전력용 능동형 유기발광표시장치의 화소구조에 관한 것이다.

본 발명에 따른 전압기입방식 화소구조는 유기물 발광다이오드(O-LED)와; 외부에서 인가되는 선택 신호에 의해 구동 화소를 선택하는 제1 트랜지스터와; 상기 선택수단에 의해 인가되는 제어전압에 따라 소정의 전하를 저장하는 커패시터와; 상기 커패시터에 저장된 전하에 따른 전압을 수신하여 전류를 상기 유기물 발광다이오드에 인가하는 제2 트랜지스터; 및 발광과정에서는 상기 유기물 발광다이오드에 전류가 흐르도록 하고, 상기 제2 트랜지스터의 문턱전압 보상과정에서는 상기 유기물 발광다이오드로의 전류흐름을 차단하는 문턱전압 보상부를 포함하는 것을 특징으로 한다.

비정질 실리콘 박막트랜지스터, 문턱전압, 전압기입

Description

전압기입방식 화소구조{PICTURE ELEMENT STRUCTURE OF VOLTAGE PROGRAMMING METHOD TYPE}

도 1은 종래 일반적인 전압기입방식의 화소구조를 나타낸 도면,

도 2는 도 1의 화소구조에서 TFT의 문턱전압 변화에 따른 전류편차를 나타낸 도면,

도 3은 종래 다른 방법에 따른 전압기입방식 문턱전압 보정 화소구조를 나타낸 도면,

도 4는 도 3의 타이밍도,

도 5는 본 발명의 실시예에 따른 전압기입방식 액티브 매트릭스 OLED의 화소 구조를 나타낸 도면,

도 6은 도 5의 동작 타이밍도,

도 7의 (a),(b),(c) 및 (d)는 도 6의 각 구간(①,②,③ 및 ④)에서의 동작을 설명하기 위한 도면,

도 8은 도 5의 화소구조에서 TFT의 문턱전압 변화에 따른 전류편차를 나타낸 도면.

본 발명은 화소구조에 관한 것으로, 비정질 박막트랜지스터(Thin Film Transistor)를 이용한 저소비전력용 능동형 유기발광표시장치(Active Matrix Organic Light Emission Display: AMOLED)의 화소구조에 관한 것이다.

유기발광표시장치는 유기발광소자(organic light emitting diode, OLED)와 이를 구동하는 박막트랜지스터(thin film transistor, TFT)를 구비하며, 박막트랜지스터는 활성층(active layer)의 종류에 따라 다결정 실리콘(poly silicon) 박막트랜지스터와 비정질 실리콘(amorphous silicon) 박막트랜지스터(a-Si TFT) 등으로 구분된다.

다결정 실리콘 박막트랜지스터를 채용한 유기발광표시장치는 여러 가지 장점을 가지고 있어서 일반적으로 널리 사용되고 있다. 그러나, 다결정 실리콘 박막트랜지스터의 제조공정이 복잡하고 이에 따라 비용도 증가한다. 또한 다결정 실리콘 박막트랜지스터를 채용한 유기발광표시장치로는 대화면을 얻기가 어렵다.

반면 비정질 실리콘 박막트랜지스터를 채용한 유기발광표시장치는 대화면을 얻기가 용이하고, 다결정 실리콘 박막트랜지스터를 채용한 유기발광표시장치보다 제조공정 수도 상대적으로 적다.

한편, 비정질 실리콘 박막트랜지스터를 채용한 유기발광표시장치는 비정질 실리콘 박막트랜지스터의 구동전류에 의해 발하는 빛의 세기를 조절하므로, 장시간 OLED를 구동할 경우 a-Si:H TFT에 계속적으로 전류가 인가된다. 이 경우 a-Si TFT 는 구동시간에 따라 문턱전압 열화가 진행되어 OLED에 흐르는 전류의 양이 초기보다 낮아지게 된다.

또한 전체화면에 부분적으로 다른 데이터 전압을 인가할 경우 각 화소회로에 흐르는 전류의 양이 다르기 때문에 문턱전압의 열화정도 역시 차이가 발생한다. 이로 인해 OLED 화질의 불균일도가 발생할 수 있다.

그러므로 박막트랜지스터의 문턱전압의 열화현상에도 동일한 OLED 전류를 출력할 수 있는 보상회로 개념의 a-Si TFT를 기반으로 한 능동구동 OLED에 요구된다.

도 1은 종래 일반적인 전압기입방식의 화소구조를 나타낸 도면으로, 상기 화소구조는 2개의 TFT와 한 개의 커패시터로 구성된다.

도 1에서, SW TFT는 스위치 역할을 하고, C_ST는 데이터 전압을 저장하며 DTR은 C_ST에 저장된 데이터 값에 해당하는 전류를 O-LED에 흘리는 역할을 한다.

그러나, 상기 종래의 화소구조는 화소와 화소간에 DTR의 전압불균일이 발생하였을 경우, 동일한 데이터 전압이 C_ST에 저장되어라도 서로 다른 전류가 흐르게 된다. 때문에 상기 구조는 화소간의 TFT 문턱전압을 전혀 보정하지 못하여 OLED 전류의 양이 감소한다. 다음의 식은 도 1의 화소구조에서의 전류량을 식으로 나타낸 것이다.

I_D = 1/2 x k x (V_GS-V_TH)²

= 1/2 x k x (V_DATA-V_OLED-V_{TH _ T2})²

(상기 식에서 k는 포화영역에서의 전류-전압 관계식을 나타낸 것으로, k = μ x C_OX x W/L이다. 여기서 μ는 전계효과 이동도, C_OX는 절연층의 커패시턴스, W는 TFT의 채널 폭, L은 TFT의 채널 길이를 각각 나타낸다.)

도 2는 도 1의 화소구조에서 TFT의 문턱전압 변화에 따른 전류편차를 나타낸 도면으로, TFT의 문턱전압이 2.5V에서 3V로 변화하였을 경우 동일한 데이터 전압에 의해 OLED에 흐르는 전류를 각각 나타낸 것이다. AMOLED에서 한 화소의 계조표현을 위해 약 수십 내지 수백 nA의 전류가 흐르므로 도 2와 같은 전류편차는 상당히 크다고 할 수 있다.

도 3은 종래 다른 방법에 따른 전압기입방식 문턱전압 보정 화소구조를 나타낸 도면으로, 상기 문제점을 보완하기 위해 4개의 TFT와 2개의 커패시터를 이용하여 구동 TFT의 문턱전압을 미리 충전시킨 후 차지 커플링을 이용하여 데이터를 입력하는 방법이 제안되었다.

도 4는 도 3의 타이밍도이다.

그러나, 상기 종래의 다른 방법의 경우 a-Si:H TFT의 문턱전압 열화 및 OLED의 문턱전압 열화는 보상할 수 있지만, 상기 문턱전압 열화를 보상하기 위해 V_DD 단에서 OLED로의 전류경로(current path)에 2개의 TFT를 필요로 하는 문제점이 있다. 이는 우선 V_DD 단에서 전류구동 TFT로의 전류경로를 차단하는 스위칭 TFT에서의 전압강하(voltage drop)가 발행하며 이로 인해 높은 V_DD 전압을 사용해야 하기 때문이다. 즉, 더 큰 전력을 소모해야 한다.

더욱이 전류에 의한 TFT의 열화 역시 전류구동 TFT 뿐만 아니라 스위칭 TFT 에서도 발생하여 전류구동 TFT의 드레인 전압이 스위칭 TFT의 열화에 따라 변화하여 화질저하를 초래할 수 있다.

따라서 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 비정질 실리콘 박막트랜지스터의 문턱전압 열화를 보정하고, 전력소모를 최소화 할 수 있는 전압기입방식 화소구조를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명에 따른 전압기입방식 화소구조는 유기물 발광다이오드(O-LED)와; 외부에서 인가되는 선택 신호에 의해 구동 화소를 선택하는 제1 트랜지스터와; 상기 선택수단에 의해 인가되는 제어전압에 따라 소정의 전하를 저장하는 커패시터와; 상기 커패시터에 저장된 전하에 따른 전압을 수신하여 전류를 상기 유기물 발광다이오드에 인가하는 제2 트랜지스터; 및 발광과정에서는 상기 유기물 발광다이오드에 전류가 흐르도록 하고, 상기 제2 트랜지스터의 문턱전압 보상과정에서는 상기 유기물 발광다이오드로의 전류흐름을 차단하는 문턱전압 보상부를 포함하는 것을 특징으로 한다.

바람직하게는, 상기 문턱전압 보상부는 상기 선택신호에 의해 제어되며, 소스 전극이 상기 커패시터와 상기 제2 트랜지스터의 게이트 전극 사이에 접속된 제3 트랜지스터와; EMS 신호에 의해 제어되며, 소스 전극이 상기 제1 트랜지스터의 드레인 전극과 상기 커패시터 사이에 접속된 제4 트랜지스터; 및 클록신호에 의해 제 어되며, 소스 전극이 외부 전압원에 연결되고, 드레인 전극이 상기 제3 트랜지스터의 소스 전극에 접속된 제5 트랜지스터를 포함하는 것을 특징으로 한다.

더욱 바람직하게는, 상기 제2 트랜지스터의 문턱전압 보상과정에서 상기 클록신호는 로우(low)이며, 상기 외부 전압원은 음의 전압을 인가함으로써 상기 유기물 발광다이오드의 애노드 전압을 상기 유기물 발광다이오드의 문턱전압 이하로 유지하여 유기물 발광다이오드로의 전류흐름을 차단하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

도 5는 본 발명의 실시예에 따른 전압기입방식 액티브 매트릭스 OLED의 화소 구조를 나타낸 도면이다.

도 5를 참조하면, 본 실시예의 전압기입방식 액티브 매트릭스 OLED의 화소구조는 5개의 N-형 TFT(T1 내지 T5)와 한 개의 커패시터(C_ST)를 포함한다. 기본적으로 화소에 들어가야 하는 필수 신호인 선택 신호(SEL)와 데이터 신호(V_DATA) 외에 클록 신호(CLK)와 EMS 신호가 필요하나 간단한 구성으로 이루어져있다.

또한, V_DD를 일정한 전압으로 유지하는 방식이 아닌 클록신호를 이용하여 보상과정에서 낮은 전압(-; 음의 값)를 갖도록 한 것이다.

상기 구성을 갖는 본 발명의 동작원리는 다음과 같다.

도 6은 도 5의 동작 타이밍도이고, 도 7의 (a),(b),(c) 및 (d)는 도 6의 각 구간(①,②,③ 및 ④)에서의 동작을 설명하기 위한 도면이다.

먼저, 도 7의 (a)는 리셋(reset)구간으로 스위칭 TFT 중 T4와 T5가 켜져 있으며 이를 통해 커패시터(C_ST)에 저장되어 있던 이전 프레임의 전압값을 초기화시켜준다.

도 7의 (b)에서, 선택신호가 하이(high)로 바뀌며 데이터 전압이 커패시터(C_ST)의 왼쪽단에 입력되게 된다. 즉, 커패시터(C_ST)에 저장되어 있는 전압값은 V_DD(+) - V_DATA 로 데이터가 반영된 값이 커패시터(C_ST)에 저장된다.

도 7의 (c)에서, 클록(CLK)이 로우(low)가 되어 V_DD(+)와 저장 커패시터(C_ST)에 접속된 T5를 끈다(off). 또한, V_DD가 높은 전압값(+)에서 낮은 전압값(-)으로 떨어지게 되면서 커패시터(C_ST)에서 T3와 T2를 거쳐 V_DD(-)로 전류가 흐른다. 이 구간에서의 전류구동 TFT인 T2의 드레인단과 소스단은 다른 구간과 달리 OLED에 접속된 단이 드레인단이 되고 V_DD(-)에 접속된 단이 소스단이 된다. 이를 통해 커패시터(C_ST)에 저장된 값은 V_TH + V_DD(-) - V_DATA가 된다. 이 값은 전류구동 TFT인 T2의 문턱전압을 반영한다. 이때, 낮은 값의 V_DD가 인가되어 있기 때문에 OLED의 애노드 전압을 OLED 의 문턱전압 이하로 유지할 수 있다. 그러므로 OLED로의 전류경로(current path)는 차단되어 OLED 에 무관하게 T2 의 문턱전압을 저장한다.

도 7의 (d)는 OLED 발광구간으로 V_DD는 다시 높은 값(+)으로 바뀌고 EMS 신호만 하이(high)를 유지한다. T4를 통해 커패시터(C_ST)의 한쪽 단은 OLED의 애노드단과 접속된다. 커패시터(C_ST)에 저장된 V_TH + V_DD(-) - V_DATA가 T2의 V_GS가 된다. 그러므로 OLED로 흐르는 전류인 I_OLED는 다음 식에 의해 정리할 수 있다.

I_OLED = 1/2 x k x (V_GS-V_TH)²

= 1/2 x k x (-V_DATA+V_TH+V_DD(-)-V_TH)²

= 1/2 x k x (-V_DATA+V_DD(-))²

(상기 식에서 k는 포화영역에서의 전류-전압 관계식을 나타낸 것으로, k = μ x C_OX x W/L이다. 여기서 μ는 전계효과 이동도, C_OX는 절연층의 커패시턴스, W는 TFT의 채널 폭, L은 TFT의 채널 길이를 각각 나타낸다.)

즉, I_OLED 는 OLED와 T2의 문턱전압과 관계없이 V_DATA와 V_DD(-)에 관련된 값으로 출력된다.

도 8은 도 5의 화소구조에서 TFT의 문턱전압 변화에 따른 전류편차를 나타낸 시뮬레이션 결과도로써, TFT의 문턱전압이 3V에서 5V로 변화하였을 경우 동일한 데이터 전압에 의해 OLED에 흐르는 전류를 각각 나타낸 것이다.

도 8을 참조하면, 도 2와는 달리 3경우가 거의 동일한 전류값을 나타내며 그 오차는 1㎂ 수준의 전류에서는 45㎁ 정도로 5%이하의 작은 오차를 보임을 알 수 있다.

다음의 표 1은 본 발명에 따라 V_DD에서 OLED로의 전류경로에 TFT를 제거한 경우와 종래 TFT가 존재하는 경우의 전력소모를 비교하여 나타낸 것이다.

종래 방식에서 일반적으로 사용되는 V_DD 전압이 15V일 경우 본원발명에서는 스위칭 TFT의 전합강하가 일어나지 않으므로 2V 이상을 줄인 V_DD 전압을 사용할 수 있다. 이 경우 전력소모를 15% 감소시킬 수 있음을 표 1의 계산을 통해 확인할 수 있다.

해상도(Resolution)	본발명	종래기술
320 x 240	2.9W	3.5W
640 x 480	11.98W	13.82W

따라서, 본 발명에 따른 전압기입 화소구조의 경우 더 낮은 전력을 이용하여 종래의 보상회로와 같이 전류구동 TFT의 문턱전압 열화를 보상함을 알 수 있다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명의 전압기입방식 화소구조는 비정질 실리콘 박막 트랜지스터의 문턱전압 열화로 인한 유기발광소자의 전류감소 현상을 최소화할 수있다.

또한, 기본적으로 화소에 필요한 필수 신호인 선택 신호와 데이터 신호 외에 클록 신호와 EMS 신호가 인가되어 문턱전압의 열화를 억제할 수 있다.

따라서 본 발명에 따른 전압기입방식 화소구조는 종래의 화소구조에 비해 전력소모가 적고, 신뢰성이 우수한 디스플레이를 구현할 수 있는 장점이 있다.

Claims (3)

1. 삭제
2. 유기물 발광다이오드(O-LED)와;

   외부에서 인가되는 선택 신호에 의해 구동 화소를 선택하는 제1 트랜지스터와;

   상기 선택수단에 의해 인가되는 제어전압에 따라 소정의 전하를 저장하는 커패시터와;

   상기 커패시터에 저장된 전하에 따른 전압을 수신하여 전류를 상기 유기물 발광다이오드에 인가하는 제2 트랜지스터; 및

   발광과정에서는 상기 유기물 발광다이오드에 전류가 흐르도록 하고, 상기 제2 트랜지스터의 문턱전압 보상과정에서는 상기 유기물 발광다이오드로의 전류흐름을 차단하는 문턱전압 보상부를 포함하며, 상기 문턱전압 보상부는

   상기 선택신호에 의해 제어되며, 소스 전극이 상기 커패시터와 상기 제2 트랜지스터의 게이트 전극 사이에 접속된 제3 트랜지스터와;

   EMS 신호에 의해 제어되며, 소스 전극이 상기 제1 트랜지스터의 드레인 전극과 상기 커패시터 사이에 접속된 제4 트랜지스터; 및

   클록신호에 의해 제어되며, 소스 전극이 외부 전압원에 연결되고, 드레인 전극이 상기 제3 트랜지스터의 소스 전극에 접속된 제5 트랜지스터를 포함하는 것을 특징으로 하는 전압기입방식 화소 구조.
3. 제 2 항에 있어서, 상기 제2 트랜지스터의 문턱전압 보상과정에서

   상기 클록신호는 로우(low)이며, 상기 외부 전압원은 음의 전압을 인가함으로써 상기 유기물 발광다이오드의 애노드 전압을 상기 유기물 발광다이오드의 문턱전압 이하로 유지함을 특징으로 하는 전압기입방식 화소구조.

Images