[go: up one dir, main page]

KR100809961B1 - 데이터 처리장치 및 데이터 처리방법 - Google Patents

데이터 처리장치 및 데이터 처리방법 Download PDF

Info

Publication number
KR100809961B1
KR100809961B1 KR1020060082390A KR20060082390A KR100809961B1 KR 100809961 B1 KR100809961 B1 KR 100809961B1 KR 1020060082390 A KR1020060082390 A KR 1020060082390A KR 20060082390 A KR20060082390 A KR 20060082390A KR 100809961 B1 KR100809961 B1 KR 100809961B1
Authority
KR
South Korea
Prior art keywords
data
bit signals
bit
transmission
signals
Prior art date
Application number
KR1020060082390A
Other languages
English (en)
Other versions
KR20080021197A (ko
Inventor
김종훈
이재준
박광수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060082390A priority Critical patent/KR100809961B1/ko
Priority to US11/708,557 priority patent/US8089860B2/en
Application granted granted Critical
Publication of KR20080021197A publication Critical patent/KR20080021197A/ko
Publication of KR100809961B1 publication Critical patent/KR100809961B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 데이터 처리장치 및 데이터 처리방법에 관한 것으로, 본 발명에 따른 데이터 처리장치는, 전송하기를 원하는 제1데이터를 제2데이터로 변환하되, 상기 제2데이터를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 갖도록 변환하는 데이터 변환부와; 상기 제2데이터를 압축하고 전송채널을 통하여 전송하는 전송부와; 상기 전송부를 통하여 전송된 상기 제2데이터를 상기 제1데이터로 복원하는 데이터 복원부를 구비한다. 본 발명에 따르면, 동일한 양의 데이터의 경우에는 데이터 전송스피드를 증가시킬 수 있으며, 동일한 시간동안에 더많은 양의 데이터를 전송할 수 있는 효과가 있다.
Figure R1020060082390
데이터, 최소펄스폭, 채널, 압축, 최소단위, 전송그룹

Description

데이터 처리장치 및 데이터 처리방법{Apparatus for data processing and method for processing data}
도 1은 종래의 일반적인 데이터 처리 장치를 나타낸 것이고,
도 2는 본 발명의 일 실시예에 따른 데이터 처리장치의 블록도를 나타낸 것이고,
도 3 및 도 4는 4비트의 비트신호들로 구성된 제1데이터와 최소단위가 2인 경우의 제2데이터의 대응관계를 나타낸 표이고,
도 5는 도 3의 데이터 변환 및 데이터 압축을 설명하기 위한 도면이고,
도 6은 최소단위가 2인 경우에 제1데이터의 비트수와 제2데이터의 비트수의 관계를 나타낸 표이고,
도 7 내지 도 9는 비트수 또는 최소단위를 달리하는 경우의 데이터 레이트, 전송스피드 등을 비교한 표이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 전송부 112 : 드라이버
114 : 채널 116 : 리시버
200 : 데이터 변환부 300 ; 데이터 복원부
OF DATA : 제1데이터 TF DATA : 제2데이터
CF DATA : 압축데이터
본 발명은 데이터 처리장치 및 데이터 처리방법에 관한 것으로, 더욱 구체적으로는, 데이터를 변환하여 전송함에 의하여 데이터 전송시간 단축 및 데이터 레이트의 증가 등을 이룰 수 있는 데이터 처리장치 및 데이터 처리방법에 관한 것이다.
데이터는 일반적으로 빠르고 에러없이 정확하게 처리되고 전송되어야 한다. 이러한 데이터의 전송이나 처리를 위한 데이터 처리장치는 에러없이 정확하게 전송하고 데이터 전송스피드를 높이기 위한 방향으로 그 기술이 발전되어 왔다.
도 1은 종래의 일반적인 데이터 처리 장치(10)를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 데이터 처리장치(10)는, 드라이버(12), 채널(14), 및 리시버(16)를 구비한다.
상기 드라이버(12)는 입력되는 특정비트(P bit)의 데이터(Data)를 송신하기 위한 송신부 회로이다.
상기 채널(14)은 상기 데이터(Data)가 전송되는 경로를 의미하는 것으로 상기 전송선로를 의미하기도 한다.
상기 리시버(16)는 상기 채널을 통하여 전송되는 특정비트(P bit)의 데이터(Data)를 수신하기 위한 수신부회로이다.
상술한 바와 같은 종래의 데이터 처리 장치는, 채널을 포함하는 전송선로에서 데이터를 전달할 수 있는 최소 펄스 폭(MPW;Minimum Pulse Width)이 정해진다. 이러한 최소 펄스폭(MPW)은 유한한 값으로 결정된다. 상기 최소펄스폭(MPW)은 채널에서 전송가능한 최소의 펄스 폭을 의미한다.
상기 최소펄스폭(MPW)이 결정되면, 전송할 수 있는 최대의 데이터 레이트(data rate)도 정해진다. 즉 최대 데이터 레이트는 일반적으로 1/최소펄스폭(MPW) 로 결정된다. 그리고, 1/최소펄스폭(MPW) 이상의 스피드로 데이터를 전송할 수 없는 것으로 알려져 있다. 여기서 데이터 레이트는 초당 전송되는 데이터의 비트수를 나타내는 것으로 전송스피드를 의미하기도 한다. 예를 들어, 최소펄스폭(MPW)가 500PS 라면 최대 데이터 레이트는 2G bps가 되는 것이다.
상기 최소펄스폭(MPW)이 유한한 값을 가짐으로 인하여, 데이터 전송스피드를 높이기 위한 대부분의 종래 기술들은, 드라이빙 스트렝스(driving strength)를 증가시키커나, 이퀄라이저(equalizer), 프리 앰퍼시스(pre-emphasis), 디앰퍼시스(de-emphasis) 등의 기술을 적용하여 상기 드라이버나 리시버의 성능을 개선하는 방향으로 발전되어 왔다. 그러나 동일한 채널을 가지는 상황에서 상기 드라이버나 리시버 등 입출력 회로를 개선하여 데이터 전송스피드를 증가시키는 기술은 이제 한계에 도달하고 있다. 그리고 이러한 방법들 또한 1/최소펄스폭(MPW) 이상의 스피드로 데이터를 전송할 수 없는 것은 마찬가지이다. 따라서, 획기적으로 데이터 전송 스피드를 증가시킬 수 있는 즉, 1/최소펄스폭(MPW) 이상의 스피드로 데이터를 전송할 수 있는 데이터 처리장치 및 데이터 처리방법이 필요하게 되었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
본 발명의 다른 목적은 데이터 전송스피드를 증가시킬 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 동일한 크기의 데이터를 전송하는 경우에 최소펄스폭 보다 데이터의 전송펄스폭을 크게 하여 전송의 정확성 및 신호충실도를 높일 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 소비전력을 감소시킬 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 동일한 시간동안에 더 많은 데이터를 전송할 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 동일한 시간동안에 커맨드 신호나 에러 보정코드신호를 부가한 데이터를 전송할 수 있는 데이터 처리장치 및 데이터 처리방법을 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 구체화에 따라, 본 발명에 따른 데이터 처리장치는, 전송하기를 원하는 제1데이터를 제2데이터로 변환하되, 상기 제2데이터를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 갖도록 변환하는 데이터 변환부와; 상기 제2데이터를 압축하고 전송채널을 통하여 전송하는 전송부와; 상기 전송부를 통하여 전송된 상기 제2데이터를 상기 제1데이터로 복원하는 데이터 복원부를 구비한다.
상기 데이터 변환부에 의해 변환되는 상기 제2데이터는, 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하는 적어도 하나 이상의 전송그룹으로 이루어질 수 있으며, 상기 전송부는, 상기 최소단위를 구성하는 비트신호들을 하나의 최소펄스폭으로 전송가능하도록 압축하여 전송할 수 있다.
상기 제2데이터는 상기 제1데이터보다 더 많은 비트신호들을 가질 수 있으며, 상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 2인 경우에, 상기 제2데이터는 7비트신호들로 구성되고 최대 3개의 전송그룹들을 구비할 수 있다. 그리고, 상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 3인 경우에, 상기 제2데이터는 10비트신호들로 구성되고 최대 3개의 전송그룹들을 구비할 수 있으며, 상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 4인 경우에, 상기 제2데이터는 13비트신호들로 구성되고 최대 3개의 전송그룹들을 구비할 수 있다. 그리고, 상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 에러 보정코드 신호의 전송그룹을 포함할 수 있으며, 상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 특정 커맨드 신호의 전송그룹을 포함할 수 있다. 또한, 상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 구체화에 따라, 본 발명에 따른 데이터 처리방법은, 전송하고자 하는 제1데이터를, 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하는 전송그룹만을 적어도 하나이상 구비하는 제2데이터로 변환하여 전송함을 특징으로 한다.
상기 제2데이터의 전송은, 상기 최소단위의 비트신호들을 하나의 최소펄스폭으로 전송가능하도록 압축하여 전송할 수 있다. 그리고, 상기 제1데이터가 4비트의 비트신호들로 구성된 경우에, 상기 제2데이터는 최소단위가 2인 경우 7비트신호들로 구성되고 최대 3개의 전송그룹들을 구비하며, 최소단위가 3인 경우, 10비트신호들로 구성되고 최대 3개의 전송그룹들을 구비하며, 최소단위가 4인 경우, 13비트신호들로 구성되고 최대 3개의 전송그룹들을 구비할 수 있다.
상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 에러 보정코드 신호의 전송그룹을 포함할 수 있으며, 상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 특정 커맨드 신호의 전송그룹을 포함할 수 있다. 그리고, 상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 또 다른 구체화에 따라, 본 발명에 따른 데이터 처리방법은, 전송하고자 하는 복수비트의 제1데이터가 입력되는 단계와; 상기 제1데이터를 제2데이터로 변환하되, 상기 제2데이터를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 갖도록 변환하는 단계와; 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하고 상기 최소단위의 비트신호들을 하나의 최소펄스폭으로 압축하여 상기 제2데이터를 전송하는 단계와; 전송된 상기 제2데이터를 복원하는 단계를 구비한다.
상기 제1데이터가 4비트의 비트신호들로 구성된 경우에, 상기 제2데이터는 최소단위가 2인 경우 7비트신호들로 구성되고, 최소단위가 3인 경우 10비트신호들로 구성되며, 최소단위가 4인 경우 13비트신호들로 구성될 수 있다.
상기 제2데이터는 상기 제1데이터를 변환한 비트신호들에 에러 보정코드 신호나 특정 커맨드 신호 들을 포함할 수 있으며, 상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함할 수 있다.
상기한 구성에 따르면, 동일한 양의 데이터의 경우에는 데이터 전송스피드를 증가시킬 수 있으며, 동일한 시간동안에 더 많은 양의 데이터를 전송할 수 있게 된다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 2는 본 발명의 일 실시예에 따른 데이터 처리장치의 블록도를 나타낸 것이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 데이터 처리장치는, 데이터 변환부(200), 전송부(100) 및 데이터 복원부(300)를 구비한다.
상기 데이터 변환부(200)는 전송하기를 원하는 제1데이터(OF DATA)를 제2데이터(TF DATA)로 변환한다. 상기 제2데이터(TF DATA)를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 가지도록 변환된다. 즉 서로 연속되는 적어도 두개의 비트신호들이 동일 위상을 가 지도록 변환된다. 따라서, 상기 제2데이터(TF DATA)는 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하는 적어도 하나 이상의 전송그룹으로 이루어지게 되는 것이다.
예를 들어, 상기 제1데이터(OF DATA)가 '0 1 0 1'의 4비트의 비트 신호들로 구성된 경우에, 상기 제1데이터(OF DATA)가 변환된 제2데이터(TF DATA)는 '0 0 1 1 0 0 0'의 7비트의 비트신호들로 구성될 수 있다. 여기서 상기 제2데이터(TF DATA)는 싱글 비트 펄스 형태로 구성된 비트 신호들이 없도록 구성된다. 이 경우에 상기 제2데이터(TF DATA)는 서로 연속되면서 동일위상을 갖는 비트신호들의 최소단위가 '2'이다. 즉 최소단위가 '2'라는 의미는 적어도 2개의 비트신호들이 서로 연속되면서 동일 위상을 갖도록 구성되었다는 것을 의미한다. 또한, 상기 제2데이터(TF DATA)로 3개의 전송그룹으로 구성된다. 즉'0 0', '1 1', '0 0 0'의 최소단위가 2인 3개의 전송그룹으로 구성될 수 있는 것이다.
물론 상기 최소단위가 '3'이 될 수도 있고 그 이상이 될 수 있다. 최소단위가 3인 경우에는 상기 제1데이터(OF DATA) '0 1 0 1'에 대응되는 상기 제2데이터(TF DATA)는 '0 0 0 1 1 1 0 0 0 0'의 10비트의 비트신호들로 구성될 수 있다. 이 경우에 상기 제2데이터(TF DATA)는, '0 0 0','1 1 1','0 0 0 0'의 최소단위가 3인 3개의 전송그룹으로 구성되는 구조를 가진다. 상기 최소단위가 '4'이상이 되는 경우에도 이와 같은 원리에 의하여 제1데이터(OF DATA)를 제2데이터(TF DATA)로 변환할 수 있는 것이다.
상기 데이터 변환부(200)에 대한 설명은 도 3 내지 도 9의 설명시 자세히 하기로 한다.
상기 전송부(100)는 상기 제2데이터(TF DATA)를 압축하고 전송채널을 통하여 전송한다. 상기 전송부(100)는, 최소단위를 구성하는 비트신호들을 하나의 최소펄스폭으로 전송가능하도록 압축하여 전송한다.
상기 전송부(100)는 드라이버(112), 전송채널(114) 및 리시버(receiver)를 구비한다.
상기 드라이버(112)는 상기 제2데이터(TF DATA)를 압축한다. 즉 상기 제2데이터를 구성하는 최소단위의 비트신호들이 최소펄스폭으로 전송가능하도록 상기 제2데이터(TF DATA)를 압축한다. 최소단위를 구성하는 비트신호들은 동일 위상(동일 데이터 값)을 가지기 때문에 압축은 상기 드라이버(112)의 동작주파수를 조절하는 것으로 가능할 수 있다. 예를 들어, 최소단위가 2인 경우 상기 드라이버(112)의 동작주파수를 종래에 비하여 2배로 하면 상기 제2데이터(TF DATA)의 압축이 가능하고 압축 데이터(CF DATA)는 최소펄스폭에 2개의 비트 신호들에 대한 정보를 가지게 된다. 같은 원리로 최소단위가 3인 경우에는 하나의 최소펄스폭에 3개의 비트신호들에 대한 정보를 가지게 되는 것이다.
상기 전송채널(114)은 상기 데이터의 전송 경로를 제공하기 위한 것이다. 상기 전송채널(114)을 통하여 전송 가능한 최소펄스폭은 종래의 전송채널과 다르지 않다.
상기 리시버(116)는 상기 전송채널(114)을 통하여 전송되는 압축데이터(CF DATA)를 수신하여 상기 제2데이터(TF DATA)로 복원한다.
상기 데이터 복원부(300)는 상기 리시버(116)에서 제공되는 상기 제2데이터(TF DATA)를 원래의 데이터인 제1데이터(OF DATA)로 복원한다. 상기 데이터 복원부(300)에서의 데이터 복원은 상기 데이터 변환부(200)의 변환에 대한 역변환의 형태로 이루어진다. 상기 데이터 복원부(300)는 상기 리시버(116)를 포함할 수 있다.
도 3 및 도 4는 4비트의 비트신호들로 구성된 제1데이터와 최소단위가 2인 경우의 제2데이터의 대응관계를 나타낸 표이다. 이는 데이터 변환부(200)의 구현회로를 구성하기 위한 것일 수 있다.
도 3 및 도 4에 도시된 바와 같이, 'a b c d'의 4비트로 이루어진 상기 제1데이터(OF DATA)는 잘 알려진 바와 같이 24 =16 개의 종류를 가질 수 있다. 따라서, 상기 제1데이터(OF DATA)를 변환한 제2데이터(TF DATA)는 적어도 16개 이상이어야 한다. 이에 따라 상기 제2데이터(TF DATA)는 상기 제1데이터(OF DATA)보다 비트수가 많아야만 한다. 즉 최소단위가 1인 상기 제1데이터(OF DATA)의 경우보다는 최소단위가 2인 제2데이터(TF DATA)의 경우에, 제2데이터(TF DATA)를 구성하는 비트신호들의 개수가 상기 제1데이터(OF DATA)를 구성하는 비트신호들의 개수보다 많게 되는 것이다.
상술한 바와 같이, 상기 제1데이터(OF DATA)가 4 비트로 이루어진 경우에, 최소단위가 2 가 되도록 데이터를 변환하면, 상기 제2데이터(TF DATA)는 7비트의 비트신호들로 이루어질 수 있다. 물론 최소단위를 달리하면 상기 제2데이터(TF DATA)를 구성하는 비트신호들의 개수도 달라진다. 예를 들어 최소단위가 3인 경우에는 10비트의 비트신호들로 구성될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 'a b c d'의 4비트로 이루어진 상기 제1데이터(OF DATA)는 16가지의 종류마다 각각 'e f g h I j k'의 7비트로 이루어진 제2데이터(TF DATA)에 16 종류가 대응된다. 상기 제1데이터(OF DATA)의 16 종류의 각각의 데이터를 상기 제2데이터(TF DATA)로 변환시키는 방법은 무수히 많다. 예를 들어 도 3에 도시된 바와 같이, 제1데이터(OF DATA)가 '0 0 1 0' 인 경우에 이를 제2데이터(TF DATA)인 '0 0 0 0 1 1 1'로 변환시킬 수도 있고, 도 4에 도시된 바와 같이, '0 0 0 1 1 0 0'의 제2데이터(TF DATA)로 변환시킬 수도 있다.
제1데이터(OF DATA)와 제2데이터(TF DATA)가 도 3 및 도 4와 같은 대응관계를 가지는 경우에, 상기 데이터 변환부(200)는 카노 맵(Karnaugh Map)을 통하여 간단히 구성될 수 있다. 카노맵을 이용하여 구현하는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 그 결과값 만을 가지고 설명하기로 한다.
도 3에 도시된 바와 같은 대응관계를 가지는 경우에, 제1데이터(OF DATA)인 'a b c d'의 비트신호들을 제2데이터(TF DATA)인 'e f g h I j k'의 비트신호들로 변환하기 위한 회로를 구현하기 위한 값을 구하면 다음과 같다.
즉'e=f=a','g=bㆍ(a+c+d)+acd','h=bㆍ(/a+c+d)+/acd','i=cㆍ(/a+b+/d)+/ab/d','j=k=b
Figure 112006062431163-pat00001
c
Figure 112006062431163-pat00002
d'의 값을 가진다. 따라서 상기 데이터 변환부(200)는 앤드(AND)회로, 오어(OR)회로, 및 XOR 회로를 이용하여 간단하게 구현될 수 있다. 즉 상기 제1데이터(OF DATA)의 'a','b','c','d' 각각의 비트 신호들이 입력되면 제2데이터(TF DATA)를 구성하는 'e',f','g','h','i','j','k'의 각각의 비트 신호들로 변환되는 데이터 변환부의 구성은 다음과 같다. 즉 'e' 및 'f' 비트신호들은 'a' 비트신호가 그대로 전달되면 되므로 별도의 변환회로가 필요치 않으나 버퍼 회로로 구성될 수도 있다.
비트신호'g'의 경우에는 계산 값이 'g=bㆍ(a+c+d)+acd' 이므로, 비트신호 'a', 비트신호 'c' 및 비트신호 'd'를 입력으로 하는 제1오어(OR) 회로, 상기 제1오어회로의 출력값과 비트신호 'b'를 입력으로 하는 제1앤드(AND)회로, 그리고, 비트신호 'a', 비트신호 'c' 및 비트신호 'd'를 입력으로 하는 제2앤드(AND) 회로, 상기 제1앤드(AND)회로의 출력값과 상기 제2앤드(AND)회로의 출력값을 입력으로 하는 제2오어(OR)회로를 이용하여 변환회로가 구현될 수 있다. 이와 같은 원리로 당업자에 의해 용이하게 비트신호 'h', 비트신호 'i', 비트신호'j', 비트신호 'k' 등도 변환회로가 구현될 수 있다. 이중에서 비트신호 'j' 의 경우에 변환회로는 XOR 이용하여 구현될 수 있다.
상술한 바와 같은 데이터 변환부(220)를 구성하는 변환회로들은 간단할수록 그 동작에 있어 유리하다. 즉 구성회로가 간단할수록 소모전력도 줄어들고 동작 스피드도 빨라지게 된다.
따라서 상기 데이터 변환부(200)의 구성을 간단하게 하기 위한 방법은 상기 제1데이터(OF DATA)의 'a','b','c','d' 각각의 비트 신호들과 제2데이터(TF DATA)를 구성하는 'e',f','g','h','i','j','k'의 각각의 대응관계를 적절히 변화시켜 가장 간단한 회로로 구성되도록 것이다.
예를 들어 도 3에 도시된 바와 같은 대응관계를 도 4에 도시된 바와 같은 대응관계를 가지도록 변경하는 경우에 상기 데이터 변환부(200)는 더 간단한 회로로 구현될 수 있다. 즉, 도 3의 경우에는 제1데이터(OF DATA)가 '0 0 1 0' 인 경우에 제2데이터(TF DATA)는 '0 0 0 0 1 1 1'로 대응된다. 그러나 도 4의 경우에는, 제1데이터(OF DATA)가 '0 0 1 0' 인 경우에 제2데이터(TF DATA)는'0 0 0 1 1 0 0'로 대응된다. 이와 같이 일부(헤칭된 부분)의 대응관계를 변경하게 되면, 다른 회로들의 구성은 유사하나 비트신호 'j' 및 'k'의 변환회로가 도 3의 경우보다 간단해질 수 있다. 도 4의 경우에서 비트신호 'j' 및 비트신호 'k'의 카노 맵에 의한 변환값은 'J=K=d' 가 된다. 따라서 도 3의 경우에는 비트신호 'j' 및 비트신호 'k'로의 변환을 위하여 XOR 회로가 필요하였으나 도 4의 경우에는 논리 회로가 전혀 필요 없이 비트신호 'd'를 그대로 이용하면 된다. 따라서, 도 3과 같은 대응관계를 가지는 경우보다 도 4와 같은 대응관계를 가지는 경우에 데이터 변환부(200)의 구성이 간단해지게 된다.
물론 제1데이터(OF DATA)와 제2데이터(TF DATA)의 대응관계를 다르게 변화시킴으로써 도 4의 경우보다 더 간단하게 상기 데이터 변환부(200)를 구현할 수도 있다.
그리고 최소단위가 3이거나 4 인 경우를 포함하여 그 이상의 경우에도 제1데이터(OF DATA)를 적절하게 제2데이터(TF DATA)로 변환하기 위한 데이터 변환부(200)의 구성을 당업자가 용이하게 구성할 수 있다는 것은 명백하다.
도 5는 도 3의 예를 통하여 데이터 변환 및 데이터 압축을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이, 제1데이터(OF DATA)가 '0 1 1 0'의 비트신호들로 구성된다고 가정한 경우에, 도 3의 대응관계에 따라 구성된 상기 데이터 변환부(200)를 통해 변환된 제2데이터(TF DATA)는 '0 0 1 1 1 0 0'의 비트신호들로 구성된다.
변환된 상기 제2데이터(TF DATA)는 전송을 위해 압축된다. 즉 상기 제2데이터(TF DATA)를 구성하는 최소단위의 비트신호들이 최소펄스폭으로 전송가능하도록 상기 제2데이터(TF DATA)를 압축한다. 다시 말하면, 최소단위가 2이므로 동일위상을 갖는 2개의 비트신호들이 하나의 최소펄스폭(MPW)으로 전송가능하도록 상기 제2데이터(TF DATA)를 압축한다. 여기서 최소단위가 3인 경우에는 동일위상을 갖는 3개의 비트신호들이 하나의 최소펄스폭(MPW)으로 전송가능하도록 상기 제2데이터(TF DATA)를 압축한다. 도 5의 도시된 바와 같이, 동일위상을 갖는 2개의 비트신호들이 하나의 최소펄스폭(MPW)으로 전송가능하도록 압축된 압축데이터(CF DATA)는 전송시간이 단축된다. 즉 최소펄스폭에 해당되는 시간을 'T' 라고 가정하는 경우에, 제1데이터를 그대로 전송하는 경우에는 하나의 비트신호당 하나의 최소펄스폭으로 전송되어야 하므로 '4T'에 해당되는 시간이 소요되는 반면에, 상기 압축데이터(CF DATA)의 경우에는 '3.5T'에 해당되는 시간이 소요된다. 따라서 전송시간을 0.5T에 해당되는 시간만큼 단축시키는 것이 가능하다. 이는 종래의 기술에서는 불가능하다고 여겨졌던 1/최소펄스폭(MPW)보다 데이터 전송스피드를 빠르게 하는 것이 데이터를 변환하고 압축하여 전송하는 것만으로 가능하다는 것을 의미한다.
또한 제1데이터(OF DATA)의 경우에는 전송신호의 최대 토글(toggle)횟수가 3번인데 비하여 압축데이터(CF DATA)는 최대 토글횟수가 2번으로 토글에 따른 전력소모를 줄이는 것도 가능하다.
다른 관점으로 보면 동일한 시간동안에 더 많은 비트신호들이 전송이 가능하므로 커맨드(CAMMAND) 신호나 에러 보정코드(error correction code) 신호를 데이터 신호에 추가하여 전송하는 것이 가능하다. 또 다른 관점에서 동일한 데이터를 동일한 시간동안에 전송하는 경우로 보면 데이터를 보내기 위한 최소 펄스폭을 제1데이터에 비하여 압축데이터(CF DATA)의 경우에 더 크게 가져갈 수 있으므로 데이터 전송에 대한 정확성을 향상시킬 수 있으며, 신호 충실도(signal integrity)의 향상을 꾀할 수 있다.
도 6은 최소단위가 2인 경우에 제1데이터의 비트수가 정해지는 경우에 제2데이터의 비트수를 정하는 방법이나 대응가능한 비트신호들의 총 개수 등을 나타낸 표이다.
도 6의 표에서 'p'는 상기 제1데이터(OF DATA)의 비트수를 나타내고, 'q'는 상기 제2데이터(TF DATA)의 비트수를 나타낸다. 또한, NAC(q)는 제2데이터(TF DATA)로 표현가능한 총 가능수를 나타내고 '2p'는 상기 제1데이터(OF DATA)의 표현가능한 총 가능수를 나타낸다.
몇 개를 예로 들어보면 다음과 같다.
도 6에서 제1데이터(OF DATA)가 4비트(p)로 이루어진 경우에 제1데이터(OF DATA)의 표현가능한 총 수는 16개이므로, 이에 대응되는 제2데이터(TF DATA)는 표현 가능수가 16개 이상이어야 한다, 따라서, 제2데이터(TF DATA)는 최소 7비트(q)를 가져야만 하는 것이다. 그리고, 제1데이터(OF DATA)가 8비트(p)로 이루어진 경우에 제1데 이터(OF DATA)의 표현가능한 총 수는 256개이므로, 이를 변환하여 대응되는 제2데이터(TF DATA)는 표현 가능수가 256개 이상이어야 한다, 따라서, 제2데이터(TF DATA)는 최소 13비트(q)를 가져야만 하는 것이다. 이와 같은 원리로 볼 때, 제1데이터(OF DATA)가 10비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 16비트(q)를 가져야만 하고, 제1데이터(OF DATA)가 16비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 25비트(q)를 가져야만 한다. 또한, 제1데이터(OF DATA)가 21비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 32비트(q)를 가져야만 하고, 제1데이터(OF DATA)가 32비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 48비트(q)를 가져야만 한다.
도 6에 도시된 것은 최소단위가 2인 경우를 예시한 것이나, 최소단위가 3 인 경우, 4인 경우를 포함하여 그 이상의 경우에는 다음과 같은 식을 통하여 구할 수 있다. 즉 다음의 3가지 공식을 통하여 구하는 것이 가능하다. 공식을 간단히 하기 위하여 상기 최소단위를 MU라는 용어로 정의한다.
1). q < MU(예를 들면, 2,3, 4) 인 경우에는 NAC(q)=0 이 된다.
Figure 112006062431163-pat00003
2). MU ≤ q < 2MU 인 경우에는 NAC(q)=2 가 된다.
3). 2MU ≤ q 인 경우에는 NAC(q)=
Figure 112006062431163-pat00004
NAC(q-k) 가 된다.
상기 공식을 검증해보기 위하여, 최소단위가 2이고 q가 7인 경우인 도 3에 도시된 경우의 예를 들어 보자. 즉 제1데이터의 비트수가 4이고, 제2데이터의 비트수가 7인 경우를 가정하면, 이 경우는 최소단위가 2이고 q가 7이기 때문에 3번째 공식의 적용을 받는다. 따라서, NAC(7)=NAC(6)+NAC(5)= NAC(5)+NAC(4)+NAC(4)+NAC(3)=NAC(4)+NAC(3)+NAC(3)+NAC(2)+NAC(3)+NAC(2)+NAC(3)=5*NAC(3)+3*NAC(2)=8*2=16이 된다. 나머지의 경우도 위의 공식이 적용됨을 알 수 있다. 따라서 상기와 같은 공식을 이용하여 최소단위(MU)가 2 이상인 경우에도 용이하게 제2데이터(TF DATA)의 비트수 또는 총 가능수를 구하는 것이 가능하다
한편, 도 6에서 한가지 예로, 제1데이터(OF DATA)가 21비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 32비트(q)를 가져야만 하고, 제1데이터(OF DATA)가 32비트(p)로 이루어진 경우에는 제2데이터(TF DATA)는 최소 48비트(q)를 가져야만 한다.
여기서 제2데이터(TF DATA)가 32비트를 가질 경우에 최소단위가 2이므로 실제 전송속도는 16비트의 제1데이터(OF DATA)를 그대로 전송하는 경우와 전송스피드가 동일하다. 따라서, 21비트의 제1데이터(OF DATA)를 그대로 전송하는 경우보다 전송스피드 향상의 효과가 있다.
그리고, 21비트의 제1데이터(OF DATA)를 제2데이터(TF DATA)를 변환하여 전송하는 경우의 전송스피드와, 16비트의 제1데이터(OF DATA)를 변환없이 전송하는 경우의 전송스피드는 같다. 따라서, 동일한 전송 스피드 하에서 더 많은 양의 데이터 전송이 가능함을 알 수 있다. 즉 이 경우에 본 발명은 종래에 비하여 5비트에 해당하는 데이터를 더 추가적으로 전송할 수 있으므로 에러 보정코드 신호나 특정 커맨드 신호등을 더 전송할 수 있는 것이다.
또한, 제1데이터(OF DATA)가 21 비트(p) 인 경우에 총 가능수는 221=2,097,152개가 된다. 그리고 이에 대응되는 제2데이터(TF DATA)는 32 비트(q)이어야 한다. 이때의 제2데이터(TF DATA)의 총가능수인 NAC(32)=2,692,538 개가 된다. 따라서, 제1데이터(OF DATA)의 총가능수보다 상기 제2데이터(TF DATA)의 총 가능수가 많으므로 상기 제1데이터(OF DATA)에 대응되지 않는, 즉 매핑되지 않는 조합들은 커맨드 신호 난 기타 제어신호 등으로 활용가능하다. 예를 들어, 반도체 메모리 장치에서, 리드, 라이트 신호, 프리차아지 신호, 리셋 신호 등으로 활용가능하다.
도 7 내지 도 9는 제1데이터를 비트수 또는 최소단위를 달리하여 제2데이터로 변환하여 전송하는 경우에 데이터 레이트, 전송스피드 등을 비교한 것이다.
도 7은 최소단위를 2로 하는 경우의 몇가지 예를 토대로 한것이고, 도 8은 최소단위를 3으로 하는 경우이고, 도 9는 최소단위를 4로 하는 경우이다.
데이터의 비트수에 따른 데이터 레이트 등의 변화를 알아보기 위하여 도 7을 예로 하여 설명하기로 한다.
도 7에 도시된 바와 같이, 제1데이터(OF DATA)가 4 비트 인 경우에는 제2데이터(TF DATA)가 7비트가 된다. 이때 전송스피드는 12.500% 단축되고, 데이터 레이트는 14.3% 증가된다. 또한 제1데이터(OF DATA)가 8 비트 인 경우에는 제2데이터(TF DATA)가 13비트가 되고, 이때 전송스피드는 18.750 % 단축되고, 데이터 레이트는 23.1 % 증가된다. 또한 제1데이터(OF DATA)가 16 비트 인 경우에는 제2데이터(TF DATA)가 25비트가 되고, 이때 전송스피드는 21.875 % 단축되고, 데이터 레이트는 28.0 % 증가된다. 또한 제1데이터(OF DATA)가 32 비트 인 경우에는 제2데이터(TF DATA)가 48비트가 되고, 이때 전송스피드는 25.000 % 단축되고, 데이터 레이트는 33.3 % 증가된다. 즉 데이터의 비트수가 커짐에 따라 전송 스피드의 증가량이나 데이터 레이트가 증가율이 커짐을 알 수 있다.
그리고, 최소단위의 변화에 따른 데이터 레이트나 전송스피드의 증가량을 알아보기 위하여 변환 전인 제1데이터(OF DATA)가 16비트 인 경우를 하나의 예로 하여 서로 비교 설명하기로 한다.
도 7에 도시된 바와 같이, 최소단위가 2인 경우에는 변환전인 제1데이터(OF DATA)가 16비트를 가지는 경우에 변환후인 제2데이터(TF DATA)는 25비트를 가진다. 이때 제2데이터(TF DATA)는 압축데이터(CF DATA)로 압축되어 전송되므로 25/2 비트를 전송하는 효과와 같다. 이경우의 압축률은 78.125%이고 전송스피드 단축은 21.875%가 된다. 이에 따라 데이터 레이트는 28.0 %가 증가되게 된다.
이와 달리 최소단위가 3인 경우에는 도 8에 도시된 바와 같이, 변환전인 제1데이터(OF DATA)가 16비트를 가지는 경우에 변환후인 제2데이터(TF DATA)는 32비트를 가진다. 이때 제2데이터(TF DATA)는 압축데이터(CF DATA)로 압축되어 전송되므로 32/3 비트를 전송하는 효과와 같다. 이 경우의 압축률은 66.667%이고 전송스피드 단축은 33.333%가 된다. 이에 따라 데이터 레이트는 50.0 %가 증가되게 된다.
또한 최소단위가 4인 경우에는 도 9에 도시된 바와 같이, 변환전인 제1데이터(OF DATA)가 16비트를 가지는 경우에 변환후인 제2데이터(TF DATA)는 39비트를 가진다. 이때 제2데이터(TF DATA)는 압축데이터(CF DATA)로 압축되어 전송되므로 39/4 비트 를 전송하는 효과와 같다. 이경우의 압축률은 60.938%이고 전송스피드 단축은 39.063%가 된다. 이에 따라 데이터 레이트는 64.103 %가 증가되게 된다.
도 7 내지 도 9에서 보는 바와 같이, 데이터 레이트 증가율은 데이터의 비트수가 클때 더 많이 증가하며, 최소단위가 클때 더 많이 증가함을 알 수 있다.
상술한 바와 같이, 원래의 데이터를 최소단위를 기준으로 하여 변환하고 이를 압축하여 전송함에 의해 데이터 전송스피드를 빠르게 할 수 있다. 또한, 데이터의 최소 토글 횟수를 줄일 수 있어 토글에 따른 전력소모를 줄이는 것도 가능하다.
그리고, 동일한 시간동안에 더 많은 비트신호들이 전송이 가능하므로 커맨드(CAMMAND) 신호나 에러 보정코드(error correction code) 신호를 데이터 신호에 추가하여 전송하는 것이 가능하다. 또한 동일한 데이터를 동일한 시간동안에 전송하는 경우에 데이터를 보내기 위한 최소 펄스폭을 더 크게 가져갈 수 있으므로 데이터 전송에 대한 정확성을 향상시킬 수 있으며, 신호 충실도(signal integrity)의 향상을 꾀할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
이상 설명한 바와 같이, 본 발명에 따르면 원래의 데이터를 최소단위를 기준으로 하여 변환하고 이를 압축하여 전송함에 의해 데이터 전송스피드를 빠르게 할 수 있다. 또한, 데이터의 최소 토글 횟수를 줄일 수 있어 토글에 따른 전력소모를 줄이는 것도 가능하다.
그리고, 동일한 시간동안에 더 많은 비트신호들이 전송이 가능하므로 커맨드신호나 에러 보정코드 신호를 데이터 신호에 추가하여 전송하는 것이 가능하다. 또한 동일한 데이터를 동일한 시간동안에 전송하는 경우에 데이터를 보내기 위한 최소 펄스폭을 더 크게 가져갈 수 있으므로 데이터 전송에 대한 정확성을 향상시킬 수 있으며, 신호 충실도의 향상을 꾀할 수 있다.

Claims (20)

  1. 데이터 처리장치에 있어서:
    전송하기를 원하는 제1데이터를 제2데이터로 변환하되, 상기 제2데이터를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 갖도록 변환하는 데이터 변환부와;
    상기 제2데이터를 압축하고 전송채널을 통하여 전송하는 전송부와;
    상기 전송부를 통하여 전송된 상기 제2데이터를 상기 제1데이터로 복원하는 데이터 복원부를 구비함을 특징으로 하는 데이터 처리장치.
  2. 제1항에 있어서,
    상기 데이터 변환부에 의해 변환되는 상기 제2데이터는, 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하는 적어도 하나 이상의 전송그룹으로 이루어짐을 특징으로 하는 데이터 처리장치.
  3. 제2항에 있어서, 상기 전송부는,
    상기 최소단위를 구성하는 비트신호들을 하나의 최소펄스폭으로 전송가능하도록 압축하여 전송함을 특징으로 하는 데이터 처리장치.
  4. 제3항에 있어서,
    상기 제2데이터는 상기 제1데이터보다 더 많은 비트신호들을 가짐을 특징으로 하는 데이터 처리장치.
  5. 제4항에 있어서,
    상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 2인 경우에, 상기 제2데이터는 7비트신호들로 구성되고 최대 3개의 전송그룹들을 구비함을 특징으로 하는 데이터 처리장치.
  6. 제4항에 있어서,
    상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 3인 경우에, 상기 제2데이터는 10비트신호들로 구성되고 최대 3개의 전송그룹들을 구비함을 특징으로 하는 데이터 처리장치.
  7. 제4항에 있어서,
    상기 제1데이터가 4비트의 비트신호들로 구성되고 최소단위가 4인 경우에, 상기 제2데이터는 13비트신호들로 구성되고 최대 3개의 전송그룹들을 구비함을 특징으로 하는 데이터 처리장치.
  8. 제3항에 있어서,
    상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 에러 보정코드 신호의 전송그룹을 포함함을 특징으로 하는 데이터 처리장치.
  9. 제3항에 있어서,
    상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 특정 커맨드 신호의 전송그룹을 포함함을 특징으로 하는 데이터 처리장치.
  10. 제3항에 있어서,
    상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함함을 특징으로 하는 데이터 처리장치.
  11. 삭제
  12. 데이터 처리방법에 있어서:
    전송하고자 하는 제1데이터를, 서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하는 전송그룹만을 적어도 하나이상 구비하는 제2데이터로 변환하여 전송하되,
    상기 제2데이터의 전송은, 상기 최소단위의 비트신호들을 하나의 최소펄스폭으로 전송가능하도록 압축하여 전송함을 특징으로 하는 데이터 처리방법.
  13. 제12항에 있어서,
    상기 제1데이터가 4비트의 비트신호들로 구성된 경우에, 상기 제2데이터는 최소단위가 2인 경우 7비트신호들로 구성되고 최대 3개의 전송그룹들을 구비하며, 최소단위가 3인 경우, 10비트신호들로 구성되고 최대 3개의 전송그룹들을 구비하며, 최소단위가 4인 경우, 13비트신호들로 구성되고 최대 3개의 전송그룹들을 구비함을 특징으로 하는 데이터 처리방법.
  14. 제12항에 있어서,
    상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 에러 보정코드 신호의 전송그룹을 포함함을 특징으로 하는 데이터 처리방법.
  15. 제12항에 있어서,
    상기 제2데이터는 상기 제1데이터를 변환한 전송그룹과 특정 커맨드 신호의 전송그룹을 포함함을 특징으로 하는 데이터 처리방법.
  16. 제12항에 있어서,
    상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함함을 특징으로 하는 데이터 처리방법.
  17. 데이터 처리방법에 있어서:
    전송하고자 하는 복수비트의 제1데이터가 입력되는 단계와;
    상기 제1데이터를 제2데이터로 변환하되, 상기 제2데이터를 구성하는 복수의 비트신호들 중 어느 하나의 비트신호는 연속되는 적어도 하나 이상의 다른 비트신호와 동일위상을 갖도록 변환하는 단계와;
    서로 연속되면서 동일위상을 갖는 적어도 두개이상의 비트 신호들을 최소단위로 하 고 상기 최소단위의 비트신호들을 하나의 최소펄스폭으로 압축하여 상기 제2데이터를 전송하는 단계와;
    전송된 상기 제2데이터를 복원하는 단계를 구비함을 특징으로 하는 데이터 처리방법.
  18. 제17항에 있어서,
    상기 제1데이터가 4비트의 비트신호들로 구성된 경우에, 상기 제2데이터는 최소단위가 2인 경우 7비트신호들로 구성되고, 최소단위가 3인 경우 10비트신호들로 구성되며, 최소단위가 4인 경우 13비트신호들로 구성됨을 특징으로 하는 데이터 처리방법.
  19. 제17항에 있어서,
    상기 제2데이터는 상기 제1데이터를 변환한 비트신호들에 에러 보정코드 신호나 특정 커맨드 신호 들을 포함함을 특징으로 하는 데이터 처리방법.
  20. 제17항에 있어서,
    상기 제2데이터는 커맨드 신호나 기타 제어신호를 변환한 전송그룹을 포함함을 특 징으로 하는 데이터 처리방법.
KR1020060082390A 2006-08-29 2006-08-29 데이터 처리장치 및 데이터 처리방법 KR100809961B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060082390A KR100809961B1 (ko) 2006-08-29 2006-08-29 데이터 처리장치 및 데이터 처리방법
US11/708,557 US8089860B2 (en) 2006-08-29 2007-02-21 Data transmission system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082390A KR100809961B1 (ko) 2006-08-29 2006-08-29 데이터 처리장치 및 데이터 처리방법

Publications (2)

Publication Number Publication Date
KR20080021197A KR20080021197A (ko) 2008-03-07
KR100809961B1 true KR100809961B1 (ko) 2008-03-07

Family

ID=39151473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082390A KR100809961B1 (ko) 2006-08-29 2006-08-29 데이터 처리장치 및 데이터 처리방법

Country Status (2)

Country Link
US (1) US8089860B2 (ko)
KR (1) KR100809961B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9071239B2 (en) * 2013-03-13 2015-06-30 Qualcomm Incorporated Method and semiconductor apparatus for reducing power when transmitting data between devices in the semiconductor apparatus
CN109561313B (zh) * 2018-10-16 2020-04-24 北京大学 一种基于分块的脉冲序列压缩方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011981A (ko) * 2000-03-22 2002-02-09 구자홍 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조신호 및 기록매체제조방법
KR20020063606A (ko) * 2002-06-25 2002-08-03 엘지전자주식회사 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조 신호 및 기록 매체제조방법
KR20050003068A (ko) * 2003-06-30 2005-01-10 주식회사 대우일렉트로닉스 데이터 압축 장치 및 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5253244A (en) * 1980-07-16 1993-10-12 Discovision Associates System for recording digital information in a pulse-length modulation format
KR100480765B1 (ko) * 1999-03-26 2005-04-06 삼성전자주식회사 직교 주파수 분할 다중화 전송/수신 시스템 및 이를 이루기위한블록 엔코딩 방법
US6748457B2 (en) * 2000-02-03 2004-06-08 Realtime Data, Llc Data storewidth accelerator
JP3664091B2 (ja) * 2001-01-12 2005-06-22 日本ビクター株式会社 変調方法、変調装置、復調方法、復調装置、情報記録媒体に記録する方法、情報伝送方法および情報伝送装置
JP2003208764A (ja) * 2002-01-16 2003-07-25 Sony Corp 変調装置および方法、記録媒体、並びにプログラム
TWI254292B (en) * 2002-01-25 2006-05-01 Sony Corp Information recording device and method, information reproducing device and method, recording medium and disc recording medium
JP4101034B2 (ja) * 2002-11-14 2008-06-11 松下電器産業株式会社 符号化装置及び方法
EP1737174B1 (en) * 2004-04-16 2015-05-27 Thine Electronics, Inc. Transmitter circuit, receiver circuit, data transmitting method and system
US8191784B2 (en) * 2006-08-17 2012-06-05 Direct Measurements, Inc. High density, rectangular binary code symbol

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011981A (ko) * 2000-03-22 2002-02-09 구자홍 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조신호 및 기록매체제조방법
KR20020063606A (ko) * 2002-06-25 2002-08-03 엘지전자주식회사 정보 코딩을 위한 장치 및 방법과, 그 코딩된 정보를디코딩하기 위한 장치 및 방법과, 변조 신호 및 기록 매체제조방법
KR20050003068A (ko) * 2003-06-30 2005-01-10 주식회사 대우일렉트로닉스 데이터 압축 장치 및 방법

Also Published As

Publication number Publication date
KR20080021197A (ko) 2008-03-07
US8089860B2 (en) 2012-01-03
US20080056345A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
US8581755B2 (en) Multiple word data bus inversion
US6823469B2 (en) User equipment (UE) having a hybrid parallel/serial bus interface
US7259698B2 (en) Data encoding apparatus, data encoding method, and recording medium recorded with program
CN111712835A (zh) 数据传输系统中的信道建模
US6606328B1 (en) Look ahead encoder/decoder architecture
KR100809961B1 (ko) 데이터 처리장치 및 데이터 처리방법
KR101191673B1 (ko) 네트워크 온 칩 기반 적응적 에러 정정 장치
US7240233B2 (en) Hybrid parallel/serial bus interface
JP4848324B2 (ja) シリアルパラレル変換回路及び通信装置
US8289049B2 (en) Signal level adjustment method, signal level adjustment system and signal level adjustment circuit
WO2024040892A1 (zh) 二进制码转温度计码的装置和电子设备
CN108694100B (zh) 数据变换装置
CN111193648B (zh) 降低can总线负载的数据发送方法、终端设备及存储介质
KR100946177B1 (ko) 데이터 송수신 장치 및 방법
Tuntoolavest et al. Nonbinary convolutional encoder for vector symbol decoding on FPGA board
KR101311617B1 (ko) 저전력 대규모 집적 회로 시스템을 위한 어드레스 버스코딩/디코딩 방법 및 장치
CA2467841C (en) User equipment (ue) having a hybrid parallel/serial bus interface
CN102064830B (zh) 一种具有正负增益范围的对数型数字增益控制装置
KR101362016B1 (ko) 무선 통신 시스템에서 펄스 폭 양자화를 통한 위상 에러 검출 장치 및 방법
CN104393873B (zh) 用于改进电子电路中的信号通信的装置及相关方法
KR20070011097A (ko) 이중 스트림 전송에 적합한 부호기 추정 방법 및 이를이용한 부호화 장치
Wernik et al. An implementation of Rice coder on AVR platform
JPH05114924A (ja) データ伝送方法およびその装置
CN1007313B (zh) 波形整形装置
KR20000027882A (ko) 디지탈 데이터의 고속 송수신 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060829

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080227

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080228

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160109