[go: up one dir, main page]

KR100807802B1 - Serial data communication line check device - Google Patents

Serial data communication line check device Download PDF

Info

Publication number
KR100807802B1
KR100807802B1 KR1020060026733A KR20060026733A KR100807802B1 KR 100807802 B1 KR100807802 B1 KR 100807802B1 KR 1020060026733 A KR1020060026733 A KR 1020060026733A KR 20060026733 A KR20060026733 A KR 20060026733A KR 100807802 B1 KR100807802 B1 KR 100807802B1
Authority
KR
South Korea
Prior art keywords
communication line
signal
lines
unit
analog circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060026733A
Other languages
Korean (ko)
Other versions
KR20070096402A (en
Inventor
박종선
Original Assignee
(주)선진콘트롤엔엑세스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)선진콘트롤엔엑세스 filed Critical (주)선진콘트롤엔엑세스
Priority to KR1020060026733A priority Critical patent/KR100807802B1/en
Publication of KR20070096402A publication Critical patent/KR20070096402A/en
Application granted granted Critical
Publication of KR100807802B1 publication Critical patent/KR100807802B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 직렬 데이터 통신 라인 점검 장치에 관한 것으로서, 본 발명에서는 점검하고자 하는 통신 라인과 연결하기 위한 통신 선로 단자와, 통신 선로 단자 중 두 개의 라인을 선택하고, 선택된 라인 사이의 차동 전압 및 비트 간격을 디지털 신호로 출력하는 아날로그 회로부와, 아날로그 회로부로부터 출력된 차동 전압 및 비트 간격을 표시하는 출력부와, 사용자로부터 상기 통신 라인의 종류와 단자 번호를 입력받는 키입력부와, 키입력부의 입력 정보에 따라 상기 아날로그 회로부에서 선택되는 두 개의 라인을 선택하도록 하는 채널제어 신호를 출력하는 중앙처리장치 및 장치의 전원을 공급하기 위한 전원부를 포함하는 것을 특징으로 하는 직렬 데이터 통신 라인 점검 장치가 제공된다.The present invention relates to an apparatus for checking a serial data communication line, and in the present invention, two lines of a communication line terminal for connecting to a communication line to be checked and a communication line terminal are selected, and a differential voltage and a bit gap between the selected lines. An analog circuit section for outputting a digital signal as a digital signal, an output section for displaying a differential voltage and a bit interval output from the analog circuit section, a key input section for receiving the type and terminal number of the communication line from a user, and input information for the key input section. Accordingly, a serial data communication line checking apparatus is provided, comprising a central processing unit for outputting a channel control signal for selecting two lines selected from the analog circuit unit, and a power supply unit for supplying power to the apparatus.

직렬 데이터 통신라인; 통신 라인 점검장치 Serial data communication lines; Communication line check device

Description

직렬 데이터 통신 라인 점검 장치{SERIAL CABLE CHECKING APPARATUS}Serial data communication line check device {SERIAL CABLE CHECKING APPARATUS}

도 1은 본 발명에 따른 일 실시예의 직렬 데이터 통신 라인 점검 장치의 블록도이다.1 is a block diagram of an apparatus for checking serial data communication lines according to an embodiment of the present invention.

***** 도면상의 주요 기호에 대한 간략한 설명 ********** Brief description of the main symbols on the drawing *****

100: 통신 선로 단자 300: 중앙 처리 장치100: communication line terminal 300: central processing unit

400: 키 입력부 500: 전원부400: key input unit 500: power supply unit

600: 아날로그 회로부600: analog circuit part

본 발명은 직렬 데이터 통신 라인 점검 장치에 관한 것으로서, 보다 구체적으로는 직렬 통신 선로 간의 전압차이를 측정하여 데이터 라인이 통신이 가능한 전압레벨을 유지하고 있는지를 확인함과 동시에 통신 선로 간의 데이터 신호에 대한 샘플링을 통하여 데이터 통신 비트간격을 측정하여 포설된 통신선로의 통신가능 여부와 관련한 특성 정보를 제공하는 직렬 데이터 통신 라인 점검 장치에 관한 것이다.The present invention relates to an apparatus for checking a serial data communication line. More particularly, the present invention relates to an apparatus for checking a serial data communication line, and more specifically, to measure whether a data line maintains a voltage level at which communication is possible by measuring a voltage difference between serial communication lines. The present invention relates to a serial data communication line checking apparatus for measuring data communication bit intervals through sampling and providing characteristic information relating to whether or not communication is possible on an installed communication line.

마이크로프로세서는 주변장치를 통해서 외부와 정보를 교환할 수 있으며 일반적으로 정보를 외부와 교환하는 방법으로는 병렬통신과 직렬통신 2가지로 나눌 수가 있다. 일반적으로 컴퓨터 내의 장치와 정보교환을 할 때는 통상적으로 고속의 통신속도를 필요로 하여 한꺼번에 많은 정보를 처리할 수 있는 병렬통신 방식을 주로 사용한다. The microprocessor can exchange information with the outside through peripheral devices. Generally, the microprocessor can be divided into two types of parallel communication and serial communication. In general, when exchanging information with devices in a computer, a high speed communication speed is generally required, and a parallel communication method that can process a lot of information at a time is mainly used.

이는 대량의 정보를 빠른 시간내에 한꺼번에 처리함으로써 컴퓨터의 성능을 향상시킬 수 있기 때문인데 이러한 방법의 대표적인 것이 마이크로프로세서 자체의 정보 처리량을 증가시키는 것이며 이것은 데이터 비트 수로서 나타난다. 하지만 모든 경우에 병렬통신 방식을 사용할 수는 없다. 그 이유는 통신거리의 제한성, 구현상의 기술적인 어려움과 비용이 너무 비싸다는데 있다. 또한 어플리케이션 자체가 고속의 통신속도를 필요로 하지 않을 경우도 많다. 이러한 이유로 컴퓨터가 외부와의 통신을 할 때는 직렬통신 방식을 많이 사용한다.This is because the performance of a computer can be improved by processing a large amount of information all at once in a timely manner. A typical example of this method is to increase the information throughput of the microprocessor itself, which is expressed as the number of data bits. However, in all cases, parallel communication cannot be used. The reason is that the communication distance is limited, the technical difficulties in implementation and the cost are too high. In many cases, the application itself does not require a high communication speed. For this reason, serial communication is often used when a computer communicates with the outside world.

직렬통신 방식이란 데이터 비트를 1개의 비트 단위로 외부로 송수신하는 방식으로서 구현하기가 쉽고, 멀리 전송할 수 있고, 기존의 통신선로(전화선 등)를 쉽게 활용할 수가 있어 비용 절감 효과가 크다는 장점이 있다. 직렬통신의 대표적인 것으로 모뎀, LAN, RS232 및 X.25등이 있다. 하지만 크게 직렬통신을 구분하면 비동기식 방식과 동기식 방식 2가지로 나누어진다. 비동기식 통신 콘트롤러를 일반적으로 UART(Universal Asynchronous Receiver/ TransmItter)라 부른다.The serial communication method is a method of transmitting and receiving data bits externally in units of one bit, and is easy to implement, can be transmitted far away, and can easily utilize existing communication lines (such as telephone lines), thereby having a large cost reduction effect. Typical examples of serial communication are modem, LAN, RS232 and X.25. However, if serial communication is largely divided, it is divided into asynchronous type and synchronous type. Asynchronous communication controllers are commonly called UARTs (Universal Asynchronous Receiver / TransmItter).

UART에서 나오는 신호는 보통 TTL신호레벨을 갖기 때문에 노이즈에 약하고 통신거리에 제약이 있다. 이러한 TTL신호를 입력받아 노이즈에 강하고 멀리 보낼 수 있게 해주는 인터페이스 IC를 LINE DRIVER/RECEIVER라 부르며 이중 대표적인 것이 RS232, RS422 및 RS485가 있다.Since the signal coming out of the UART usually has a TTL signal level, it is weak in noise and limited in communication distance. The interface IC that receives this TTL signal and is strong against noise and can be sent far away is called LINE DRIVER / RECEIVER. Among them, RS232, RS422 and RS485 are representative.

직렬통신방식에 있어 상호 통신을 위하여 물리적 계층에 있어 가장 중요한 사항이 데이터 신호의 크기와 비트간격이며, 현재 출시되어 있는 RS232, RS422 및 RS485방식은 그 표준규격에 통신이 가능하기 위한 최대 및 최소 유지 전압이 규정되어 있고, 비트간격에 있어 정해진 통신 속도에 따라 수용가능한 오차범위내에서 데이터 비트간격이 유지되어야 상호 통신이 가능하다. 기존에 이러한 통신선로의 특성을 검출하기 위해서는 고가의 오실로스크프에 의한 파형 측정을 통하여 화면에 표시되는 파형을 보고 판단해야 하기 때문에 초보자의 경우 오실로스크프 사용상의 어려움이 따르고 통신선로 특성에 대한 정확한 분석을 위한 전문적인 지식이 필요하며, 고가의 오실로스코프를 현장마다 이동하기에 고가장비 파손의 가능성과 무게로 인한 이동의 불편함이 있기 때문에 현장 시운전시 데이터 통신선로 특성 검출에 어려운 문제점을 안고 있다.In the serial communication method, the most important thing in the physical layer for intercommunication is the size and bit spacing of the data signal, and the RS232, RS422 and RS485 methods currently on the market maintain the maximum and minimum to enable communication to the standard. The communication is possible only when the voltage is specified and the data bit interval is maintained within an acceptable error range according to the communication speed in the bit interval. In order to detect the characteristics of such communication lines, Since the waveform displayed on the screen should be judged by measuring the waveform by oscilloscope, beginners have difficulty in using the oscilloscope and need specialized knowledge for accurate analysis of communication line characteristics. Because there is the possibility of expensive equipment damage and the inconvenience of moving due to the weight, it is difficult to detect the characteristics of the data communication line during the site commissioning.

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 개별 통신 선로간의 전압차이를 측정하여 데이터 라인이 통신이 가능한 전압레벨을 유지하고 있는 지를 확인함과 동시에 통신 선로간의 데이터 샘플링을 통하여 데이터 통신 비트간격을 측정하여 포설된 통신선로의 통신가능 여부와 관련한 선로 특성 정보와 고장 정보를 제공하는 측정과 휴대가 간편한 범용의 직렬 데이터 통신 라인 점검 장치를 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, by measuring the voltage difference between the individual communication line to determine whether the data line maintains the voltage level that can communicate with the data communication bit interval through the data sampling between the communication line It is an object of the present invention to provide a general-purpose serial data communication line inspection device that is easy to carry out measurement and carry, which provides line characteristic information and failure information relating to the communication capability of an established communication line by measuring the sig- nality.

본 발명에서는 점검하고자 하는 통신 라인과 연결하기 위한 통신 선로 단자와, 통신 선로 단자 중 두 개의 라인을 선택하고, 선택된 라인 사이의 차동 전압을 디지털 신호로 출력하는 아날로그 회로부와, 아날로그 회로부로부터 출력된 차동 전압을 표시하는 출력부와, 사용자로부터 상기 통신 라인의 종류와 단자 번호를 입력받는 키입력부와, 키입력부의 입력 정보에 따라 상기 아날로그 회로부에서 선택되는 두 개의 라인을 선택하도록 하는 채널제어 신호를 출력하는 중앙처리장치 및 장치의 전원을 공급하기 위한 전원부를 포함하는 것을 특징으로 하는 직렬 데이터 통신 라인 점검 장치가 제공된다.According to the present invention, an analog circuit unit for selecting two lines of a communication line terminal for connecting to a communication line to be checked and a communication line terminal and outputting a differential voltage between the selected lines as a digital signal, and a differential output from the analog circuit unit An output unit for displaying a voltage, a key input unit for receiving the type and terminal number of the communication line from a user, and a channel control signal for selecting two lines selected from the analog circuit unit according to input information of the key input unit Provided is a serial data communication line checking apparatus comprising a central processing unit and a power supply unit for supplying power to the apparatus.

또한 본 발명에서는 직렬 데이터 통신 라인 점검 장치의 아날로그 회로부는 선택된 두 개의 라인의 차동 전압을 샘플링하고, 샘플링된 신호로부터 비트 간격을 계산하는 구성부를 추가로 갖는 것을 특징으로 하는 직렬 데이터 통신 라인 점검 장치가 제공된다.In addition, in the present invention, the analog circuit portion of the serial data communication line checking device further comprises a component for sampling the differential voltages of the selected two lines and calculating bit intervals from the sampled signals. Is provided.

이하에서는, 첨부한 도면을 참조하여 본 발명의 장점, 특징 및 바람직한 실시례에 대해 상세히 설명하도록 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the advantages, features and preferred embodiments of the present invention.

도 1은 본 발명에 따른 일 실시예의 직렬 데이터 통신 라인 점검 장치의 블록도이다. 본 발명의 직렬 데이터 통신 라인 고장 검출 장치는 점검하고자 하는 통신 라인과 연결하기 위한 통신선로 단자(100), 통신선로특성 검출 후 이를 표시 하기 위한 출력부(200), 점검 장치의 제어 및 입출력을 담당하는 중앙처리장치(300), 선로특성 검출 메뉴를 선택하고 검출 시작과 종료를 하기 위한 키입력부(400), 장치의 전원을 공급하기 위한 전원부(500)와 통신선로 특성검출을 위한 아날로그 회로부(600)로 구성된다.1 is a block diagram of an apparatus for checking serial data communication lines according to an embodiment of the present invention. Serial data communication line failure detection apparatus of the present invention is responsible for the control and input and output of the communication line terminal 100 for connecting to the communication line to be checked, the output unit 200 for displaying this after detecting the communication line characteristics, the inspection device The central processing unit 300 to select the line characteristic detection menu, the key input unit 400 for starting and ending the detection, the power unit 500 for supplying power to the device, and the analog circuit unit 600 for detecting the communication line characteristics. It is composed of

통신선로 특성검출을 위한 아날로그 회로부(600)는 통신선로단자(100)로부터 신호를 받아 이를 아날로그 스위치로 분배하기 위한 신호분배기(610), 중앙처리장치(300)로부터 출력되는 채널제어신호에 따라 신호분배기(610)로부터 출력되는 신호 중에서 제 1신호 및 제 2신호를 각각 선택하는 제 1 아날로그 스위치(620) 및 제 2 아날로그 스위치(630), 선택된 제 1신호 및 제 2신호의 차이를 증폭하는 차동증폭기(640), 차동 증폭된 신호를 차동 전압을 검출하기 위한 디지털 신호로 변환하는 A/D 변환기(650), 변환된 디지털 값으로부터의 차동 전압을 계산하는 차동 전압 계산부(660), 차동 증폭된 신호를 규칙적인 간격으로 샘플링 입력받는 샘플링부(670), 및 샘플링된 신호로부터의 수신된 데이터 비트의 간격을 계산하는 비트간격 계산부(680)로 구성된다.The analog circuit unit 600 for detecting a communication line characteristic receives a signal from the communication line terminal 100 and a signal according to a channel control signal output from the signal distributor 610 and the central processing unit 300 for distributing it to an analog switch. Differential amplifying the difference between the first analog switch 620 and the second analog switch 630 for selecting the first signal and the second signal from the signal output from the divider 610, respectively, the selected first signal and the second signal An amplifier 640, an A / D converter 650 for converting the differentially amplified signal into a digital signal for detecting the differential voltage, a differential voltage calculator 660 for calculating a differential voltage from the converted digital value, differential amplification Sampling unit 670 for sampling the received signal at regular intervals, and a bit interval calculation unit 680 for calculating the interval of the received data bits from the sampled signal.

이하, 도 1의 직렬 데이터 통신 라인 고장 검출 장치의 동작 원리에 대해서 설명하기로 한다. 검출하고자 하는 선로를 통신선로단자(100)에 연결한다. 키입력부(400)를 이용하여 연결 되어진 통신 선로의 종류와 통신 선로의 단자 번호를 수동으로 입력하거나, 점검장치에서 자동으로 모든 선로를 확인하는 자동모드를 선택하고, 이를 출력부(200)를 이용하여 확인 후 시작버튼을 누른다. 중앙처리장치(300)는 키입력부(400)를 통하여 입력되는 통신 선로의 종류와 단자 번호에 대한 정보 또는 중앙처리장치(300)에서의 순서 로직에 의한 단자번호 선택을 이용하여 신호분배기(610)를 통하여 입력 되어지는 제 1 아날로그스위치(620)와 제 2 아날로그 스위치(630)에 채널 선택 신호를 전달한다. Hereinafter, the operating principle of the serial data communication line failure detection apparatus of FIG. 1 will be described. The line to be detected is connected to the communication line terminal 100. Manually input the type of the communication line and the terminal number of the communication line connected using the key input unit 400, or select the automatic mode to automatically check all the lines in the inspection device, using the output unit 200 After confirming, press the start button. The central processing unit 300 uses the signal distribution unit 610 using information on the type and terminal number of the communication line input through the key input unit 400 or terminal number selection by order logic in the central processing unit 300. The channel selection signal is transmitted to the first analog switch 620 and the second analog switch 630 which are input through the second analog switch 620.

채널제어 신호에 의하여 입력선로 중 두 개의 선로가 선택되어지고, 선택된 신호는 차동증폭기(640)로 전달된다. 차동증폭기(640)에서는 입력되는 두 개의 신호에 대한 차이전압을 구하게 되고, 차이전압이 매우 작을 수 있기 때문에 이를 정해진 증폭비로 증폭한 후 이를 신호크기를 계산하기 위하여 A/D변환기(650)로 보내고, 데이터 비트 간격을 측정하기 위하여 데이터 샘플링부(670)로 보낸다. A/D변환기(650)에서는 입력신호를 디지털화하여 차동전압 계산부(660)로 보내어 입력신호 크기를 수치로 표현할 수 있도록 한다. 데이터 샘플링부(670)에서는 빠른 샘플링 주파수를 이용하여 데이터 레벨이 하이(High) 레벨(통상 데이터비트 '1') 인지 로우(Low) 레벨(통상 데이터비트 '0') 인지를 판단하고, 판단된 데이터를 비트간격 계산부(680)로 전달하여 하이 레벨 또는 로우 레벨에 머물러 있는 시간 간격을 측정하여, 두 개의 선로 간에 이루어지는 데이터 속도를 계산하게 된다. 계산된 입력신호의 크기와 데이터 비트간격(통신속도)이 출력부(200)를 통하여 사용자에게 보여지게 된다. 선택된 두 개의 선로에 대한 검출이 종료되면, 검출되지 않은 다른 선로들에 대한 선택이 중앙처리장치(300)를 통하여 이루어져 동일한 수순에 의해 모든 선로에 대한 검출이 이루어진다.Two lines of the input lines are selected by the channel control signal, and the selected signals are transferred to the differential amplifier 640. The differential amplifier 640 obtains a difference voltage for two input signals, and because the difference voltage may be very small, amplifies it to a predetermined amplification ratio and sends it to the A / D converter 650 to calculate the signal size. The data is sent to the data sampling unit 670 to measure the data bit interval. The A / D converter 650 digitizes the input signal and sends it to the differential voltage calculator 660 to express the input signal size numerically. The data sampling unit 670 determines whether the data level is a high level (normal data bit '1') or a low level (normal data bit '0') by using a fast sampling frequency. The data is transferred to the bit interval calculator 680 to measure the time interval remaining at the high level or the low level, thereby calculating the data rate between the two lines. The calculated magnitude of the input signal and the data bit interval (communication speed) are shown to the user through the output unit 200. When the detection of the two selected lines is finished, the selection of the other undetected lines is made through the central processing unit 300 to detect all the lines by the same procedure.

본 발명의 직렬 데이터 통신 라인 고장 검출 장치를 RS232 통신 라인과 연결 할 경우에는 제 1 아날로그 스위치(610)에는 접지 라인을 연결하고, 제 2 아날로그 스위치(630)에는 접지라인을 제외한 다른 라인 중의 어느 하나를 연결하여 라인 상태를 점검한다. 본 발명의 직렬 데이터 통신 라인 고장 검출 장치를 RS422 통신 라인과 연결할 경우에는 제 1 아날로그 스위치(610) 및 제 2 아날로그 스위치(630)에는 각각 TXD+ 및 TXD- 라인을 연결하거나 또는 RXD+ 및 RXD- 라인을 연결하여 라인 상태를 점검한다. 본 발명의 직렬 데이터 통신 라인 고장 검출 장치를 RS485 통신 라인과 연결할 경우에는 제 1 아날로그 스위치(610) 및 제 2 아날로그 스위치(630)에는 각각 TRXD+ 및 TRXD- 라인을 연결하여 라인 상태를 점검한다.When the serial data communication line fault detection apparatus of the present invention is connected to the RS232 communication line, a ground line is connected to the first analog switch 610, and any one of the other lines except the ground line is connected to the second analog switch 630. Check the line status by connecting. When the serial data communication line failure detection device of the present invention is connected to the RS422 communication line, the first analog switch 610 and the second analog switch 630 connect TXD + and TXD- lines, respectively, or RXD + and RXD- lines. Check the line condition by connecting. When the serial data communication line failure detection device of the present invention is connected to the RS485 communication line, the first analog switch 610 and the second analog switch 630 are connected to the TRXD + and TRXD- lines, respectively, to check the line state.

사용자는 출력부에 표시되는 두 개의 통신 라인 사이의 차동 전압과 비트 간격을 측정함으로써 점검 중인 통신 라인의 상태를 파악할 수 있게 된다. 사용자는 출력부(200)에 표시되는 차동 전압이 RS232, RS422, 및 RS482의 정상 동작 범위 내의 전압 차이인지를 확인함으로써 수신 신호의 크기가 통신이 가능한 범위에 있는 지를 확인할 수 있고, 출력부(200)에 표시되는 비트 간격을 파악함으로써 장치간의 통신 속도가 정상 범위 내에서 동작되는 지를 확인할 수 있게 된다.The user can determine the state of the communication line under test by measuring the differential voltage and bit spacing between the two communication lines displayed at the output. The user can confirm whether the magnitude of the received signal is within a communication range by checking whether the differential voltage displayed on the output unit 200 is a voltage difference within a normal operating range of RS232, RS422, and RS482. By identifying the bit spacing indicated in the), it is possible to confirm whether the communication speed between devices is operating within the normal range.

본 발명의 직렬 데이터 통신 라인 점검 장치에 의하여 통신 선로 사이의 전압 차이가 출력부에 디지털로 표시됨으로써 해당 통신 선로의 허용 전압 범위인지의 여부를 용이하게 파악할 수 있게 되었고, 또한 통신 속도를 디지털로 출력 받을 수 있으므로 초보자라하더라도 해당 통신 선로가 허용된 통신 속도에 따라 데이터 전송이 가능한지 여부를 쉽게 파악할 수 있게 되었다. 아울러 이를 이용하여 이미 포설된 통신 라인에서 최대 통신 가능 속도의 점검용으로 사용되어질 수 있고, 통신 선로의 중간 접속점에서의 점검을 통하여 현재 파악이 어려운 중간 접속점에서의 접속 오류에 의한 데이터 통신 오류를 쉽게 판단할 수 있다.The voltage difference between the communication lines is digitally displayed on the output unit by the serial data communication line checking device of the present invention, so that it is easy to determine whether the communication voltage is within the allowable voltage range, and also digitally outputs the communication speed. As a result, even beginners can easily determine whether data transmission is possible depending on the communication speed allowed. In addition, it can be used to check the maximum communication speed in the already installed communication line, and it is easy to check the data communication error due to the connection error at the intermediate connection point which is difficult to grasp through the inspection at the intermediate connection point of the communication line. You can judge.

본 발명의 바람직한 실시례가 특정 용어들을 사용하여 기술되어 왔지만, 그러한 기술은 오로지 설명을 하기 위한 것이며, 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것으로 이해되어져야 한다.While the preferred embodiments of the present invention have been described using specific terms, such descriptions are for illustrative purposes only, and it is understood that various changes and modifications may be made without departing from the spirit and scope of the following claims. Should be done.

Claims (3)

삭제delete 전자 기기간의 데이터 전송을 직렬로 매개하는 직렬 데이터 통신 라인의 통신 상태를 점검하는 직렬 데이터 통신 라인 점검 장치에 있어서,A serial data communication line checking apparatus for checking a communication state of a serial data communication line for serially mediating data transmission between electronic devices, 점검하고자 하는 통신 라인과 연결하기 위한 통신 선로 단자;A communication line terminal for connecting with a communication line to be checked; 상기 통신 선로 단자 중 두 개의 라인을 선택하고, 선택된 라인 사이의 차동 전압을 디지털 신호로 출력하는 아날로그 회로부;An analog circuit unit for selecting two lines of the communication line terminals and outputting a differential voltage between the selected lines as a digital signal; 상기 아날로그 회로부로부터 출력된 차동 전압을 표시하는 출력부;An output unit for displaying the differential voltage output from the analog circuit unit; 사용자로부터 상기 통신 라인의 종류와 단자 번호를 입력받는 키입력부;A key input unit which receives a type and a terminal number of the communication line from a user; 상기 키입력부의 입력 정보에 따라 상기 아날로그 회로부에서 선택되는 두 개의 라인을 선택하도록 하는 채널제어 신호를 출력하는 중앙처리장치; 및A central processing unit for outputting a channel control signal for selecting two lines selected by the analog circuit unit according to the input information of the key input unit; And 장치의 전원을 공급하기 위한 전원부를 포함하고,A power supply for supplying power to the apparatus, 상기 아날로그 회로부는 선택된 두 개의 라인의 차동 전압을 샘플링하고, 샘플링된 신호로부터 비트 간격을 계산하는 구성부를 포함하는 것을 특징으로 하는 직렬 데이터 통신 라인 점검 장치.And said analog circuit portion comprises a component for sampling the differential voltages of the two selected lines and calculating bit intervals from the sampled signal. 전자 기기간에 데이터 전송을 직렬로 매개하는 직렬 데이터 통신 라인의 통신 상태를 점검하는 직렬 데이터 통신 라인 점검 장치에 있어서,A serial data communication line checking apparatus for checking a communication state of a serial data communication line for serially mediating data transmission between electronic devices, 점검하고자 하는 통신 라인과 연결하기 위한 통신 선로 단자;A communication line terminal for connecting with a communication line to be checked; 상기 통신 선로 단자 중 두 개의 라인을 선택하고, 선택된 라인 사이의 차동 전압을 디지털 신호로 출력하는 아날로그 회로부;An analog circuit unit for selecting two lines of the communication line terminals and outputting a differential voltage between the selected lines as a digital signal; 상기 아날로그 회로부로부터 출력된 차동 전압을 표시하는 출력부;An output unit for displaying the differential voltage output from the analog circuit unit; 사용자로부터 상기 통신 라인의 종류와 단자 번호를 입력받는 키입력부;A key input unit which receives a type and a terminal number of the communication line from a user; 상기 키입력부의 입력 정보에 따라 상기 아날로그 회로부에서 선택되는 두 개의 라인을 선택하도록 하는 채널제어 신호를 출력하는 중앙처리장치; 및A central processing unit for outputting a channel control signal for selecting two lines selected by the analog circuit unit according to the input information of the key input unit; And 장치의 전원을 공급하기 위한 전원부를 포함하고,A power supply for supplying power to the apparatus, 상기 아날로그 회로부는The analog circuit portion 상기 통신 선로 단자로부터 신호를 받아 이를 분배하는 신호분배기;A signal distributor which receives a signal from the communication line terminal and distributes the signal; 상기 중앙처리장치로부터 출력되는 채널제어 신호에 따라 상기 신호분배기로부터 출력되는 신호 중에서 제 1신호를 선택하는 제 1 아날로그 스위치;A first analog switch for selecting a first signal from a signal output from the signal splitter according to a channel control signal output from the central processing unit; 상기 중앙처리장치로부터 출력되는 채널제어 신호에 따라 상기 신호분배기로부터 출력되는 신호 중에서 제 2신호를 선택하는 제 2 아날로그 스위치;A second analog switch for selecting a second signal among signals output from the signal splitter according to a channel control signal output from the central processing unit; 상기 제 1 아날로그 스위치에서 출력되는 제 1신호와 상기 제 2 아날로그 스위치에서 출력되는 제 2신호의 전압 차이를 증폭하는 차동증폭기;A differential amplifier for amplifying a voltage difference between a first signal output from the first analog switch and a second signal output from the second analog switch; 상기 차동증폭기에서 차동 증폭된 신호를 디지털 신호로 변환하는 A/D 변환기;An A / D converter converting the differentially amplified signal from the differential amplifier into a digital signal; 상기 변환된 디지털 값으로부터의 차동 전압을 계산하는 차동 전압 계산부;A differential voltage calculator configured to calculate a differential voltage from the converted digital value; 상기 차동 전압 계산부에서 차동 증폭된 신호를 규칙적인 간격으로 샘플링 입력받는 샘플링부; 및 A sampling unit configured to sample the differentially amplified signal from the differential voltage calculator at regular intervals; And 상기 샘플링된 신호로부터의 비트 간격을 계산하는 비트간격 계산부를 포함하는 것을 특징으로 하는 직렬 데이터 통신 라인 점검 장치.And a bit interval calculation unit for calculating a bit interval from the sampled signal.
KR1020060026733A 2006-03-24 2006-03-24 Serial data communication line check device Active KR100807802B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060026733A KR100807802B1 (en) 2006-03-24 2006-03-24 Serial data communication line check device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060026733A KR100807802B1 (en) 2006-03-24 2006-03-24 Serial data communication line check device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020060007860U Division KR200419766Y1 (en) 2006-03-24 2006-03-24 Serial data communication line check device

Publications (2)

Publication Number Publication Date
KR20070096402A KR20070096402A (en) 2007-10-02
KR100807802B1 true KR100807802B1 (en) 2008-03-11

Family

ID=38803244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026733A Active KR100807802B1 (en) 2006-03-24 2006-03-24 Serial data communication line check device

Country Status (1)

Country Link
KR (1) KR100807802B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032200A (en) * 1998-11-13 2000-06-05 김종수 Inspection circuit of series communication system
KR20010001723U (en) * 1999-06-30 2001-01-26 김종수 Checking Circuit for Serial communication line

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000032200A (en) * 1998-11-13 2000-06-05 김종수 Inspection circuit of series communication system
KR20010001723U (en) * 1999-06-30 2001-01-26 김종수 Checking Circuit for Serial communication line

Also Published As

Publication number Publication date
KR20070096402A (en) 2007-10-02

Similar Documents

Publication Publication Date Title
CN110261759B (en) Chip pin damage detection system
CN104535955B (en) The calibrating installation and its calibration method of transformer method of frequency response method winding deformation tester
CN108521348B (en) 1553B bus network test system and method
CN101552704A (en) Device and method for testing a network device with power supplying function
CN101825668A (en) Fault detection device and method of relay protection channel
CN201467137U (en) On-line channel testing terminal
CN208433982U (en) A kind of 1553B bus network test macro
CN108390719A (en) A kind of optical cable is automatically to fine test system
KR100807802B1 (en) Serial data communication line check device
CN114006632B (en) Test method and system for LEU (LEU) of ground electronic unit
KR200419766Y1 (en) Serial data communication line check device
US20070197169A1 (en) Systems and methods for transmitter and channel characterization
US20140015691A1 (en) Method and Apparatus for Diagnosis of a Communication Channel
CN112269364A (en) Fault positioning self-testing system and method
JP3396106B2 (en) oscilloscope
JP5236179B2 (en) Line quality confirmation device for optical signal transmission system
CN102521097B (en) Method for testing USB (universal serial bus) signals
CN201867649U (en) Testing system for testing collection precision of instrument control system
CN211264169U (en) Automatic testing device for logic control unit
JP2013160763A (en) Position measuring device
CN116707629A (en) Telecom dimension testing device and method integrating TDR and OTDR
CN207133352U (en) A kind of current measuring device and system
CN200965552Y (en) Universal antenna feedback line fault warning unit
CN106597248A (en) Spliced plate detection device
KR20090065055A (en) Remote Wireless Instrument Control System Using Zigbee Communication

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060324

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070727

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080125

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101209

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120214

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130117

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131128

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151207

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170320

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20180209

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181211

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191226

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210218

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20220113

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20230112

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240104

Start annual number: 17

End annual number: 17