KR100801618B1

KR100801618B1 - Light emitting device and manufacturing method

Info

Publication number: KR100801618B1
Application number: KR20060060817A
Authority: KR
Inventors: 서원철; 윤여진; 이재호
Original assignee: 서울옵토디바이스주식회사
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-02-11
Anticipated expiration: 2026-06-30
Also published as: KR20080002162A

Abstract

발광 소자 및 그 제조 방법이 개시된다. 본 발명에 따른 발광 소자는, 기판상에 형성된 하부 반도체층, 하부 반도체층의 일 영역 상부에 위치하는 상부 반도체층 및 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함하여 형성된 복수의 발광셀들을 포함하고, 발광셀들은 5개 이상의 측벽들을 갖는 다각 기둥 형상을 갖는다.A light emitting device and a method of manufacturing the same are disclosed. The light emitting device according to the present invention includes a plurality of light emitting cells including a lower semiconductor layer formed on a substrate, an upper semiconductor layer positioned over an area of the lower semiconductor layer, and an active layer interposed between the lower semiconductor layer and the upper semiconductor layer. And light emitting cells have a polygonal pillar shape having five or more sidewalls.

발광 소자, 발광셀, 다각 기둥, 요철부 Light emitting element, light emitting cell, polygonal pillar, irregularities

Description

LIGHT EMITTING ELEMENT AND METHOD OF FABRICATING THE SAME

도 1은 일반적인 복수개의 발광셀들을 갖는 발광 소자를 설명하기 위한 도면, 1 is a view for explaining a light emitting device having a plurality of light emitting cells in general,

도 2는 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 평면도,2 is a plan view of a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention;

도 3은 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 사시도,3 is a perspective view of a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention;

도 4 내지 도 6은 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 제조방법을 설명하기 위한 도면들이다.4 to 6 are views for explaining a method of manufacturing a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention.

*도면의 주요부호에 대한 설명* * Description of the major symbols in the drawings *

21 : 기판 23 : 버퍼층 21 substrate 23 buffer layer

25 : 하부반도체층 27 : 활성층들 25: lower semiconductor layer 27: active layers

29 : 상부반도체층 31 : 투명전극 29: upper semiconductor layer 31: transparent electrode

33, 35 : 전극패드33, 35: electrode pad

본 발명은 발광 소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 발광효율이 높은 복수개의 발광셀들을 갖는 발광 소자 및 그 제조방법에 관한 것이다. The present invention relates to a light emitting device and a method of manufacturing the same, and more particularly, to a light emitting device having a plurality of light emitting cells with high luminous efficiency and a method of manufacturing the same.

발광 다이오드(Light Emiting Diode: LED)는 P형 반도체와 N형 반도체가 접합된 구조를 갖는 광전변환 소자로서, 순방향 전압을 가하면 P형 반도체와 N형 반도체의 접합부분을 통해 전자와 정공이 이동하면서 재결합하여 빛을 발산한다. 이때 방출되는 빛의 색상은 갭 에너지에 의해 결정되므로 반도체 재료의 선택에 따라 원하는 색상의 빛을 방출하는 발광 다이오드를 제조할 수 있다.A light emitting diode (LED) is a photoelectric conversion element having a structure in which a P-type semiconductor and an N-type semiconductor are joined. When a forward voltage is applied, electrons and holes move through the junction of the P-type semiconductor and the N-type semiconductor. Recombine to emit light. In this case, since the color of the emitted light is determined by the gap energy, a light emitting diode emitting light having a desired color may be manufactured according to the selection of the semiconductor material.

이러한 발광 다이오드는 다양한 색상 구현이 가능하여 각종 전자 제품류와 계기판, 전광판 등에 표시소자 및 백라이트로 널리 이용되고 있다. Such a light emitting diode can be implemented in various colors, and is widely used as a display device and a backlight for various electronic products, instrument panels, and electronic displays.

또한, 발광 다이오드는 기존의 백열전구 또는 형광등과 같은 조명기구에 비해 전력 소모가 작고 수명이 길어, 기존 조명기구를 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다. 다만, 발광 다이오드를 일반 조명 용도로 사용하기 위해서는 발광 다이오드의 발광 효율을 높이는 것이 상당히 중요하며 이를 위해 다양한 기술이 개발되고 있다. In addition, the light emitting diode consumes less power and has a longer life than a conventional incandescent lamp or a luminaire such as a fluorescent lamp, thereby replacing the existing luminaire and expanding its use area for general lighting. However, in order to use the light emitting diode for general lighting purposes, it is very important to increase the light emitting efficiency of the light emitting diode, and various techniques have been developed for this purpose.

도 1은 일반적인 복수개의 발광셀을 갖는 발광 소자를 나타내는 사시도이다. 1 is a perspective view illustrating a light emitting device having a plurality of light emitting cells in general.

도면을 참조하면, 기판(1) 상에 하부 반도체층들(5), 활성층들(7) 및 상부 반도체층들(9)을 포함하는 반도체층들(6)이 순차적으로 위치한다. 그리고, 반도체층들(6) 상에 투명전극층들(11)이 위치하고, 상기 투명전극층들(11) 및 하부 반도 체층들(5) 상에 전극패드들(15, 13)이 위치한다. 한편, 반도체층들(6)과 기판(1) 사이에 버퍼층(3)이 개재될 수 있다.Referring to the drawings, semiconductor layers 6 including lower semiconductor layers 5, active layers 7 and upper semiconductor layers 9 are sequentially positioned on the substrate 1. In addition, transparent electrode layers 11 are disposed on the semiconductor layers 6, and electrode pads 15 and 13 are positioned on the transparent electrode layers 11 and the lower semiconductor layers 5. Meanwhile, the buffer layer 3 may be interposed between the semiconductor layers 6 and the substrate 1.

이와 같은 복수개의 발광셀들을 갖는 발광 소자의 발광셀들은 도시된 바와 같이 측벽이 4개로 구성되어 측벽들이 이루는 내각은 90도가 되며, 기판(1)은 그 측벽이 하부면과 수직으로 형성된다. As shown in the figure, the light emitting cells of the light emitting device having the plurality of light emitting cells are configured with four sidewalls to form an inner angle formed by the sidewalls of 90 degrees, and the substrate 1 has a sidewall perpendicular to the lower surface thereof.

이러한 일반적인 발광 소자는, 활성층들(7)에서 빛이 발광되며 발광된 빛 중 상측으로 방사되는 빛은 발광 소자 칩의 상부면의 금속층들(11)을 통해 공기 중으로 방출된다.In this general light emitting device, light is emitted from the active layers 7 and light emitted upward is emitted into the air through the metal layers 11 of the upper surface of the light emitting device chip.

그러나, 활성층들(7)에서 발광된 빛 중 반도체층의 측벽을 향해 방사된 빛은 상기한 바와 같은 측벽에 도달하면 반도체층들과 공기와의 굴절율 차이로 인해 공기 중으로 쉽게 방출되지 못하고 반도체 층들의 내부로 전반사되어 발광 효율이 떨어지는 문제점이 있다However, the light emitted from the active layers 7 toward the side wall of the semiconductor layer is not easily released into the air due to the difference in refractive index between the semiconductor layers and the air when reaching the side wall as described above. There is a problem that the total luminous efficiency is lowered inside

또한, 활성층들(7)에서 발광된 빛 중 하측 기판(1) 내부로 방사된 빛은 기판(1)과 공기와의 굴절율 차이로 인해 공기 중으로 쉽게 방출되지 못하고 기판(1) 내부에서 전반사를 반복하여 발광 효율이 저하되는 문제점이 있다. In addition, the light emitted from the active layers 7 emitted into the lower substrate 1 is not easily released into the air due to the difference in refractive index between the substrate 1 and the air, and the total reflection is repeated inside the substrate 1. There is a problem that the luminous efficiency is lowered.

따라서, 발광셀들의 측벽 또는 기판 내부로 방사된 빛이 공기 중으로 쉽게 방출될 수 있는 발광 소자가 요구된다. Accordingly, there is a need for a light emitting device capable of easily emitting light emitted into sidewalls of a light emitting cells or into a substrate into the air.

본 발명은, 반도체층들 또는 기판 내부에서 빛의 전반사에 의해 발광 효율이 저하되는 것을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것을 목적으 로 한다.An object of the present invention is to provide a light emitting device capable of preventing the luminous efficiency from being lowered by total reflection of light in semiconductor layers or substrates, and a method of manufacturing the same.

상기 목적은, 본 발명에 따르면, 기판상에 형성된 하부 반도체층; 상기 하부 반도체층의 일 영역 상부에 위치하는 상부 반도체층; 및 상기 하부 반도체층과 상기 상부 반도체층 사이에 개재된 활성층;을 포함하여 형성된 복수의 발광셀들을 포함하고, 상기 발광셀들은 5개 이상의 측벽들을 갖는 다각 기둥 형상을 갖는 발광 소자에 의해 달성된다. 본 발명의 발광 소자는 하나의 기판 상에 복수개의 발광 소자들을 갖는다. 따라서, 상기 "발광셀"은 하나의 기판 상에 형성된 복수개의 발광 소자들 각각을 의미한다.According to the present invention, the above object is a lower semiconductor layer formed on a substrate; An upper semiconductor layer positioned over an area of the lower semiconductor layer; And an active layer interposed between the lower semiconductor layer and the upper semiconductor layer. The light emitting cells are formed by a light emitting device having a polygonal column shape having five or more sidewalls. The light emitting device of the present invention has a plurality of light emitting devices on one substrate. Therefore, the "light emitting cell" means each of a plurality of light emitting elements formed on one substrate.

여기서, 상기 기판은 그 측벽의 적어도 일부에 형성된 요철부를 갖는 것이 바람직하다. Here, it is preferable that the substrate has an uneven portion formed on at least a part of the side wall thereof.

한편, 본 발명에 따르면, 기판상에 반도체층들을 형성하는 단계; 상기 반도체층들이 식각되어 형성될 복수의 발광셀들 각각이 5개 이상의 측벽들을 갖도록 5면 이상의 다각형 형상을 갖는 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 반도체층들을 식각하여 5개 이상의 측벽들을 갖는 상기 복수의 발광셀들을 형성하는 단계;를 포함하는 발광 소자 제조방법이 제공된다.On the other hand, according to the present invention, forming a semiconductor layer on a substrate; Forming a photoresist pattern having a polygonal shape of at least five surfaces such that each of the plurality of light emitting cells to be formed by etching the semiconductor layers has five or more sidewalls; And forming the plurality of light emitting cells having five or more sidewalls by etching the semiconductor layers using the photoresist pattern as an etching mask.

또한, 상기 기판의 적어도 일부에 물결 모양의 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각마스크로 사용하여 상기 기판의 측벽에 요철부가 형성되도록 상기 기판을 식각하는 단계;를 더 포함한다. The method may further include forming a wavy second photoresist pattern on at least a portion of the substrate and etching the substrate so that an uneven portion is formed on a sidewall of the substrate using the second photoresist pattern as an etching mask. Include.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자의 평면도이고, 도 3은 본 발명의 바람직한 실시예에 따른 복수의 발광셀들을 갖는 발광 소자의 사시도이다.2 is a plan view of a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention, Figure 3 is a perspective view of a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention.

본 발명의 바람직한 실시예에 따른 복수개의 발광셀들을 갖는 발광 소자는, 각 발광셀들의 측벽의 개수가 5개 이상으로서 도 2의 평면도에는 측벽의 개수가 6개인 발광 소자를 그 예로써 도시하였으며, 위에서 본 발광셀들의 형태가 육각형을 이루고 있다. 본 발명에 따른 복수개의 발광셀들을 갖는 발광 소자의 발광셀들의 개수는 5개 이상일 수 있으며 이에 따라 위에서 본 발광셀들의 형태가 5개 이상의 면을 갖는 다각형을 이루게 된다. In the light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention, the number of sidewalls of each light emitting cell is five or more, and in the plan view of FIG. The light emitting cells seen from above form a hexagon. The number of light emitting cells of a light emitting device having a plurality of light emitting cells according to the present invention may be five or more, and thus the shape of the light emitting cells viewed from above forms a polygon having five or more surfaces.

기판(21)은 절연성 재질의 사파이어를 사용할 수 있으며, Si, SiC, 또는 GaN등 전도성이나 반도체 기판도 사용가능하다. 전도성 또는 반도체 기판은 사파이어 기판보다 상대적으로 열전도율이 우수하기 때문에, 최근에는 고출력을 필요로 하는 GaN계 화합물 반도체 제품에 많이 사용되고 있다.The substrate 21 may use sapphire of an insulating material, and a conductive or semiconductor substrate such as Si, SiC, or GaN may be used. Since conductive or semiconductor substrates have better thermal conductivity than sapphire substrates, they have recently been used in GaN compound semiconductor products that require high power.

GaN계 화합물 반도체로 형성되는 발광셀(26)은, N형 불순물이 도핑된 하부반 도체층들(25), P형 불순물이 도핑된 상부반도체층들(29), 및 하부반도체층들과 상부반도체층들 사이에 게재된 활성층들(27)을 포함한다. 그리고, 버퍼층(23)이 기판(21)과 하부반도체층들(25) 사이의 격자부정합을 줄이기 위하여, 기판(21)상에 일정한 두께로 형성될 수 있다. 상기 기판(21)이 전도성인 경우, 버퍼층(23)은 절연성 또는 반절연성인 것이 바람직하다. 이러한 버퍼층은 AlN, InGaN, GaN, 또는 AlGaN 등으로 구성할 수 있다.The light emitting cell 26 formed of a GaN-based compound semiconductor includes lower semiconductor layers 25 doped with N-type impurities, upper semiconductor layers 29 doped with P-type impurities, and lower semiconductor layers and upper portions. Active layers 27 interposed between the semiconductor layers. In addition, the buffer layer 23 may be formed on the substrate 21 to have a predetermined thickness in order to reduce the lattice mismatch between the substrate 21 and the lower semiconductor layers 25. When the substrate 21 is conductive, the buffer layer 23 is preferably insulating or semi-insulating. The buffer layer may be made of AlN, InGaN, GaN, AlGaN, or the like.

하부반도체층들(25)은 불순물의 도핑없이 형성할 수 있지만, Si, Ge, Se, S, 또는 Te등의 불순물을 도핑하여 형성하는 것이 바람직하다. 하부반도체층들(25)은 불순물을 포함하는 GaN와 불순물을 포함하지 아니하는 GaN를 번갈아 적층한 구조로 구성할 수도 있다.The lower semiconductor layers 25 may be formed without doping impurities, but may be formed by doping impurities such as Si, Ge, Se, S, or Te. The lower semiconductor layers 25 may have a structure in which GaN including impurities and GaN not containing impurities are alternately stacked.

활성층들(27)은, InGaN를 기본으로, GaN를 포함하는 양자우물(QW, Quantum Well)구조 또는 다중양자우물(MQW, Multi Quntum Well)구조로 구성가능하다. The active layers 27 may be formed of a quantum well (QW) structure or a multi quantum well (MQW) structure including GaN based on InGaN.

상부반도체층들(29)은, P형 불순물을 도핑하여 형성하며, P형 불순물로는, Be, St, Ba, Zn 또는 Mg을 사용가능하나, 주로 Mg을 사용한다.The upper semiconductor layers 29 are formed by doping a P-type impurity. As the P-type impurity, Be, St, Ba, Zn or Mg may be used, but Mg is mainly used.

한편, 기판(21) 위에 성장시킨 GaN 계 화합물 반도체층들으로 구성된 발광셀들(26)은, 상기 도 2에 도시된 바와 같은 그 상부에서 본 형태인 5개 이상의 면을 가진 다각형 형태에 대응하는 포토레지스트 패턴에 따라 에칭되어 도 3에 도시된 바와 같이 5개 이상의 측벽을 갖는 다각 기둥 형상을 갖게 된다. On the other hand, the light emitting cells 26 composed of GaN-based compound semiconductor layers grown on the substrate 21 correspond to a polygonal shape having five or more faces as viewed from the top, as shown in FIG. 2. It is etched according to the photoresist pattern to have a polygonal pillar shape having five or more sidewalls as shown in FIG. 3.

따라서, 활성층(27)에서 방출되어 반도체층들 내부로 방사된 빛은 5개 이상의 측벽 중 어느 하나를 통해 쉽게 공기중으로 방출되어 발광 소자의 발광 효율을 높일 수 있다.Therefore, the light emitted from the active layer 27 and emitted into the semiconductor layers may be easily emitted into the air through any one of five or more sidewalls, thereby increasing the luminous efficiency of the light emitting device.

또한, 도 3을 참조하면, 발광셀들(26)은 상부반도체층들(29), 활성층들(27) 및 하부반도체층들(25)의 일부를 부분적으로 에칭하여, 하부반도체층들(25)의 일부가 외부에 노출되어 있다. 상부반도체층들(29)에는 전극(31)이 얇은 두께로 마련되며, 활성층들(27)에서 발생되는 광을 효율적으로 외부에 발산시키기 위해 투명전극으로 형성하는 것이 바람직하다.In addition, referring to FIG. 3, the light emitting cells 26 partially etch a portion of the upper semiconductor layers 29, the active layers 27, and the lower semiconductor layers 25, thereby lowering the semiconductor layers 25. A part of) is exposed to the outside. The upper semiconductor layers 29 are provided with a thin electrode 31, and are preferably formed of transparent electrodes in order to efficiently emit light generated from the active layers 27 to the outside.

또한, 상부반도체층들(29) 상에 형성된 투명전극들(31)과 노출된 하부반도체층들(25) 상에는 전극패드들(35, 33)이 각각 형성된다.In addition, electrode pads 35 and 33 are formed on the transparent electrodes 31 formed on the upper semiconductor layers 29 and the exposed lower semiconductor layers 25, respectively.

한편, 도 2 및 도 3을 다시 참조하면, 기판(21)의 측벽에는 적어도 물결 모양의 요철부(21a)가 형성되어 있다. 이러한 기판(21)의 측벽에 형성된 요철부(21a)는 활성층(27)에서 방출되어 기판(21) 내부로 방사된 빛이 기판의 측벽에서 전반사를 반복하는 것을 방지하고 요철부(21a)를 통해 빛이 공기중으로 쉽게 방출되도록 하여 발광 소자의 발광 효율을 높일 수 있다. 요철부(21a)의 물결 모양은 하나의 예로서 그 형태는 이에 제한되지 않고 다양하게 형성할 수 있다. 2 and 3 again, at least wavy portions 21a are formed on sidewalls of the substrate 21. The uneven portion 21a formed on the sidewall of the substrate 21 is emitted from the active layer 27 to prevent the light emitted into the substrate 21 from repeating total reflection on the sidewall of the substrate and through the uneven portion 21a. The light can be easily emitted into the air, thereby improving the luminous efficiency of the light emitting device. As an example, the wavy shape of the uneven portion 21a may be variously formed without being limited thereto.

이하, 상기한 바와 같은 복수의 발광셀을 갖는 발광 소자 제조 방법에 대해 설명한다.Hereinafter, a light emitting device manufacturing method having a plurality of light emitting cells as described above will be described.

도 4 내지 도 6은 본 발명의 바람직한 실시예에 따른 복수의 발광셀들을 갖는 발광 소자의 제조방법을 설명하기 위한 도면들이다.4 to 6 are views for explaining a method of manufacturing a light emitting device having a plurality of light emitting cells according to a preferred embodiment of the present invention.

도 4를 참조하면, 기판(21) 상에 반도체층들을 형성한다. 상기 기판(21)은 그 위에 형성될 반도체층의 격자상수를 고려하여 선택된다. 예컨대, 상기 기판(21) 상에 GaN 계열의 반도체층이 형성될 경우, 상기 기판(21)은 사파이어 또는 SiC 기판일 수 있다. SiC 기판은 사파이어 기판에 비해 열전도성이 우수하며, 전기 전도성을 나타낸다.Referring to FIG. 4, semiconductor layers are formed on the substrate 21. The substrate 21 is selected in consideration of the lattice constant of the semiconductor layer to be formed thereon. For example, when a GaN-based semiconductor layer is formed on the substrate 21, the substrate 21 may be a sapphire or SiC substrate. SiC substrates are superior in thermal conductivity to sapphire substrates and exhibit electrical conductivity.

상기 기판(21) 상에 형성되는 반도체층들은, 하부반도체층(25), 활성층(27) 및 상부반도체층(29)을 포함하며, 기판(21)과 하부반도체층(25) 사이의 격자부정합을 줄이기 위하여 버퍼층(23)이 형성될 수 있다. 여기서, 상기 하부 및 상부 반도체층은 각각 n형 및 p형, 또는 p형 및 n형이다.The semiconductor layers formed on the substrate 21 include a lower semiconductor layer 25, an active layer 27, and an upper semiconductor layer 29, and lattice mismatch between the substrate 21 and the lower semiconductor layer 25. The buffer layer 23 may be formed to reduce the number of layers. The lower and upper semiconductor layers are n-type and p-type, or p-type and n-type, respectively.

상기 하부반도체층(25)은 N형 불순물이 주입된 GaN 계열, 예컨대 N형 Al_xGa_1-xN(0≤x≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 또한, 상부반도체층(59)은 P형 불순물이 주입된 GaN 계열, 예컨대 P형 Al_xGa_1-xN(0≤x≤1)막일 수 있으나, 이에 한정되지 않고 다양한 반도체층으로 형성될 수 있다. 상기 하부 및 상부 반도체층들은 In_xGa_1-xN(0≤x≤1)막일 수 있으며, 다층막으로 형성될 수 있다. 한편, 상기 N형 불순물로는 Si을 사용할 수 있으며, P형 불순물로는 마그네슘(Mg)을 사용할 수 있다.The lower semiconductor layer 25 may be a GaN-based implanted N-type impurity, for example, an N-type Al _x Ga _1-x N (0 ≦ x ≦ 1) film, but is not limited thereto and may be formed of various semiconductor layers. . In addition, the upper semiconductor layer 59 may be a GaN-based implanted P-type impurity, such as a P-type Al _x Ga _1-x N (0 ≦ x ≦ 1) film, but is not limited thereto and may be formed of various semiconductor layers. have. The lower and upper semiconductor layers may be In _x Ga _1-x N (0 ≦ x ≦ 1) layers, and may be formed of a multilayer. Meanwhile, Si may be used as the N-type impurity, and magnesium (Mg) may be used as the P-type impurity.

상기 활성층(27)은 일반적으로 양자우물층과 장벽층이 반복적으로 형성된 다층막 구조를 갖는다. 상기 양자우물층과 장벽층은 Al_xIn_yGa_1-x-yN(0≤x, y≤1, 0≤x+y≤1) 화합물을 사용하여 형성할 수 있으며, N형 또는 P형의 불순물이 주입될 수 있다.The active layer 27 generally has a multilayer film structure in which a quantum well layer and a barrier layer are repeatedly formed. The quantum well layer and the barrier layer may be formed using an Al _x In _y Ga _1-xy N (0 ≦ x, y ≦ 1, 0 ≦ x + y ≦ 1) compound, and an N-type or P-type impurity. This can be injected.

또한, 상기 상부반도체층(29) 상에 금속층(31)이 더 형성될 수 있다. 상기 금속층(31)은 투명전극층일 수 있으며, 상부반도체층(29)에 균일한 전류를 공급하기 위해 형성된다.In addition, a metal layer 31 may be further formed on the upper semiconductor layer 29. The metal layer 31 may be a transparent electrode layer and is formed to supply a uniform current to the upper semiconductor layer 29.

상기 기판(21) 상에 형성되는 반도체층들은 금속유기 화학기상증착(metalorganic chemical mechanical deposition; MOCVD), 분자선 성장(molecular beam epitaxy; MBE), 수소화물 기상 성장(hydride vapor phase epitaxy; HVPE)법 등을 사용하여 형성할 수 있다. The semiconductor layers formed on the substrate 21 may include metalorganic chemical mechanical deposition (MOCVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy (HVPE), or the like. It can be formed using.

이어서, 도 5를 참조하면, 상기 금속층(31), 상부반도체층(29), 활성층(27), 하부반도체층(25) 및 버퍼층(23)을 패터닝하여 셀들을 분리하고, 하부반도체층(25)의 상부면을 노출시킨다. 그 결과, 노출된 상부반도체층을 갖는 5개 이상의 측벽을 갖는 다각기둥, 본 실시예에서는 그 예로써 육각기둥 형상의 발광셀들(26)이 형성된다.Subsequently, referring to FIG. 5, the metal layer 31, the upper semiconductor layer 29, the active layer 27, the lower semiconductor layer 25, and the buffer layer 23 are patterned to separate cells and the lower semiconductor layer 25. To expose the top surface. As a result, polygonal pillars having five or more sidewalls having the exposed upper semiconductor layer, in this embodiment, light emitting cells 26 in the form of hexagonal pillars are formed as an example.

상기 각 층들은 사진 및 식각기술을 사용하여 패터닝될 수 있다. 예컨대, 상기 금속층(31) 상에 셀들을 분리하기 위한 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로 사용하여 상기 금속층(31), 상부반도체층(29), 활성층(27), 하부반도체층(25) 및 버퍼층(23)을 차례로 식각한다. 이에 따라, 서로 이격된 하부반도체층들(25) 및 버퍼층들(23)이 형성된다. Each of these layers can be patterned using photo and etching techniques. For example, a photoresist pattern may be formed on the metal layer 31 to separate the cells, and the metal layer 31, the upper semiconductor layer 29, the active layer 27, and the lower surface may be formed using the photoresist pattern as an etching mask. The semiconductor layer 25 and the buffer layer 23 are sequentially etched. Accordingly, the lower semiconductor layers 25 and the buffer layers 23 spaced apart from each other are formed.

여기서, 상기 금속층(31) 상에 형성되는 포토레지스트 패턴은 도 2를 참조하여 상술한 바와 같이 위에서 본 형태가 5개 이상의 면의 가진 다각형 형태가 되도록 하여, 형성된 포토레지스트 패턴을 식각마스크로 하여 상기 반도체층들을 차례 로 식각하면 분리되는 각 발광셀들은 5개 이상의 측벽을 갖는 다각기둥의 형상을 나타내게 된다. Here, the photoresist pattern formed on the metal layer 31 is a polygonal shape having five or more faces as described above with reference to FIG. 2, and the photoresist pattern is formed as an etch mask. When the semiconductor layers are sequentially etched, each of the light emitting cells to be separated exhibits a shape of a polygonal pillar having five or more sidewalls.

그 후, 분리된 셀들을 갖는 기판 상에 하부반도체층(25)의 노출영역을 한정하는 포토레지스트 패턴을 형성하고, 이를 식각마스크로 사용하여 금속층(31), 상부반도체층(29) 및 활성층(27)을 차례로 식각하여 하부반도체층(25)의 상부면을 노출시킨다. 그 결과, 상기 하부반도체층들(25) 각각의 일부분 상에 위치하는 상부반도체층(29), 상기 상부반도체층(29) 상에 위치하는 금속층(31) 및 상기 상부반도체층(29)과 하부반도체층(25) 사이에 개재된 활성층(27)들이 형성된다. 이때, 노출된 하부반도체층(25)과 금속층(31) 상에 패드용 전극(33, 35)들도 함께 형성될 수 있다.Thereafter, a photoresist pattern defining an exposed area of the lower semiconductor layer 25 is formed on the substrate having the separated cells, and the metal layer 31, the upper semiconductor layer 29, and the active layer (using the etching mask are used as an etching mask). 27) is sequentially etched to expose the upper surface of the lower semiconductor layer 25. As a result, an upper semiconductor layer 29 positioned on a portion of each of the lower semiconductor layers 25, a metal layer 31 positioned on the upper semiconductor layer 29, and an upper semiconductor layer 29 and a lower portion thereof. Active layers 27 interposed between the semiconductor layers 25 are formed. In this case, the pad electrodes 33 and 35 may also be formed on the exposed lower semiconductor layer 25 and the metal layer 31.

그리고, 인접한 발광셀들의 하부반도체층(25)과 상부반도체층(29)을 전기적으로 연결하는 금속배선들(37)을 형성하기 위해, 인접한 발광셀들의 전극패드들(35, 33)을 연결한다. 상기 금속배선들(37)은 에어브리지(air bridge) 공정 또는 스텝 커버(step-cover) 공정을 사용하여 형성될 수 있다.The electrode pads 35 and 33 of adjacent light emitting cells are connected to form metal wires 37 that electrically connect the lower semiconductor layer 25 and the upper semiconductor layer 29 of adjacent light emitting cells. . The metal wires 37 may be formed using an air bridge process or a step-cover process.

이어서, 도 3에 도시된 바와 같이 기판(21)의 측면의 적어도 일부에 요철부(21a)를 생성하기 위해, 생성하고자 하는 요철부(21a)의 형태에 대응하는 제2 포토레지스트 패턴을 기판(21) 상에 형성하고 이를 식각마스크로 사용하여 기판(21)을 식각한다.Subsequently, in order to generate the uneven portion 21a on at least a portion of the side surface of the substrate 21 as shown in FIG. 3, the second photoresist pattern corresponding to the shape of the uneven portion 21a to be produced is formed on the substrate ( The substrate 21 is etched using the same as an etching mask.

여기서는, 요철부(21a)의 형태로서 물결 모양을 그 예로 들어 나타냈으며, 이에 따라 활성층(27)에서 방출되어 기판(21) 내부로 방사된 빛이 기판의 측벽에서 요철부(21a)를 통해 공기중으로 쉽게 방출되어 발광 소자의 발광 효율이 높아진다. Here, the wave shape as the form of the uneven portion 21a is shown as an example, so that the light emitted from the active layer 27 and radiated into the substrate 21 is air through the uneven portion 21a at the sidewall of the substrate. Easily emitted to the middle, the luminous efficiency of the light emitting device is increased.

이상 설명한 바와 같이, 본 발명에 따르면, 발광 소자의 복수의 발광셀들이 5개 이상의 측벽을 가져 각 발광셀들의 측벽에서 빛이 공기중으로 쉽게 방출됨으로써 발광 소자의 발광 효율이 높아진다. As described above, according to the present invention, since the plurality of light emitting cells of the light emitting device have five or more sidewalls, light is easily emitted from the sidewalls of the light emitting cells into the air, thereby increasing the light emitting efficiency of the light emitting device.

또한, 기판의 측벽 적어도 일부에 요철부를 형성하여 기판의 측벽에서 빛의 전반사가 반복되는 것을 막아 발광 소자의 발광 효율이 더욱 높아진다. In addition, an uneven portion is formed on at least a part of the side wall of the substrate to prevent total reflection of light on the side wall of the substrate, thereby increasing the light emitting efficiency of the light emitting device.

Claims

A lower semiconductor layer formed on the substrate;

An upper semiconductor layer positioned over an area of the lower semiconductor layer; And

And a plurality of light emitting cells spaced apart from each other on the substrate, including an active layer interposed between the lower semiconductor layer and the upper semiconductor layers, wherein the light emitting cells have a polygonal pillar shape having five or more sidewalls. Light emitting element, characterized in that.

The light emitting device according to claim 1, wherein the substrate has an uneven portion formed on at least a portion of its sidewalls.

Forming semiconductor layers on the substrate;

Forming a photoresist pattern having a polygonal shape of at least five surfaces such that each of the plurality of light emitting cells to be formed by etching the semiconductor layers has five or more sidewalls; And

Forming the plurality of light emitting cells having five or more sidewalls by etching the semiconductor layers using the photoresist pattern as an etching mask.

The method according to claim 3,

A second photoresist pattern corresponding to the shape of the concave-convex portion to be formed on the sidewall of the substrate is formed on at least a portion of the substrate, and the concave-convex portion is formed on the sidewall of the substrate by using the second photoresist pattern as an etching mask. And etching the substrate.