KR100788993B1 - 다결정 실리콘 박막 트랜지스터의 제조 방법 - Google Patents
다결정 실리콘 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100788993B1 KR100788993B1 KR1020050128913A KR20050128913A KR100788993B1 KR 100788993 B1 KR100788993 B1 KR 100788993B1 KR 1020050128913 A KR1020050128913 A KR 1020050128913A KR 20050128913 A KR20050128913 A KR 20050128913A KR 100788993 B1 KR100788993 B1 KR 100788993B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- islands
- layer
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 title claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000002425 crystallisation Methods 0.000 claims abstract description 8
- 230000008025 crystallization Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 132
- 239000010408 film Substances 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 도핑된 비정질 실리콘층을 이용하여 소스와 드레인을 형성함으로써, 이온 주입 공정이 필요하지 않아 레이저를 이용한 결정화단계를 줄일 수 있어 공정 수를 줄이고, 생산 수율을 증가시킬 수 있는 효과가 있다.
비정질, 도핑, 실리콘, 결정, 레이저
Description
도 1은 종래 기술에 따른 박막 트랜지스터의 개략적인 제조 공정을 설명하기 위한 흐름도
도 2a 내지 2j는 본 발명의 제 1 실시예에 따라 다결정 실리콘 박막 트랜지스터를 제조하는 공정도
도 3은 본 발명에 따라 비정질 실리콘층이 다결정 실리콘으로 결정화될 때의 상태를 설명하기 위한 개념도
도 4a 내지 4o는 본 발명의 제 2 실시예에 따라 다결정 실리콘 박막 트랜지스터를 제조하는 공정도
<도면의 주요부분에 대한 부호의 설명>
100,200 : 기판 110,210 : 완충층
120,220,240 : 감광막
121,122,181,182,221,222,241,242,291,292,293,294 : 개구
131,132,231,232,251,252 : 비정질 실리콘층
131a,132a,231a,232a,251a,252a : 다결정 실리콘 섬
140,141,260,261,260 : 진성 비정질 실리콘층
141a,261a,262a : 진성 다결정 실리콘층
150,270,290 : 게이트 절연막 160,280a,280b : 게이트 전극
170 : 층간 절연막
191,192,301,302,303,304 : 전극
본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 도핑된 비정질 실리콘층을 이용하여 소스와 드레인을 형성함으로써, 이온 주입 공정이 필요하지 않아 레이저를 이용한 결정화단계를 줄일 수 있어 공정 수를 줄이고, 생산 수율을 증가시킬 수 있는 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
미래사회의 디스플레이, 특히 모바일 디스플레이의 경우 정보화의 심화 및 보편화, 대중화에 의해서 보다 얇고 가벼우며 적은 에너지 소비를 갖는 고성능의 디스플레이를 요구하고 있다.
현재, 모바일 디스플레이에서 가장 많이 사용되고 있는 수소화된 비정질 실리콘을 이용한 박막 트랜지스터(TFT; Thin-Film Transistor)의 경우 전하 이동도가 0.1 ~ 1.0 cm2/Vs로 매우 낮아 개별 화소에 들어가는 TFT로만 사용되고 있으며, 디스플레이 구동 드라이버로는 사용하기가 매우 어렵다.
따라서, 디스플레이 구동에 필요한 게이트 구동 회로 및 데이터 구동 회로는 별도의 칩으로 구성되어 COG(Chip-on-Glass) 등의 방법을 통하여 패널 상에 부착되어 진다.
이 경우 구동 칩이 추가로 필요하게 되어 비용이 증가되게 되고, 또한 칩을 부착하는 공정이 추가되어 수율 저하 등의 문제를 발생시킨다.
이와 같은 문제점을 해결하기 위하여 기존의 수소화된 비정질 실리콘 대신 전하 이동도가 높은(50 ~ 500 cm2/Vs) 다결정 실리콘을 사용하여 구동 회로를 패널 내부에 집적시키는 기술이 개발되고 있다.
현재, 비정질 실리콘을 다결정 실리콘으로 결정화시키는 방법 중 가장 널리 알려지고 이용되는 방법은 엑시머 레이저(Excimer Laser)를 이용한 ELA(Excimer Laser Annealing) 방법이다.
이런, ELA 방법을 이용하여 다결정 실리콘 박막 트랜지스터를 제조할 경우 실리콘과 소오스-드레인 전극과의 접합 부분에서 오믹 컨택(Ohmic Contact)을 형성해 주기 위하여, 이온 주입법을 사용하여 실리콘을 P형 또는 N형으로 도핑하게 된다.
특히, 다결정 실리콘 박막 트랜지스터를 이용하여 구동 회로를 형성할 경우 동일 기판 상에 P형과 N형의 박막 트랜지스터들을 동시에 제조해야 하기 때문에 최 소한 두 번 이상의 이온 주입 공정이 필요하게 된다.
또한, 이온 주입 후 활성화를 위해 다시 레이저 조사를 해야 하는 등 제조 방법이 매우 복잡하여 공정 단가가 증가하게 되고, 추가 공정으로 인하여 수율이 떨어진다는 단점이 있다.
도 1은 종래 기술에 따른 박막 트랜지스터의 개략적인 제조 공정을 설명하기 위한 흐름도로서, 먼저, 기판 상부에 완충층과 비정질 실리콘층을 순차적으로 적층한다.(S10단계)
그 후, 상기 비정질 실리콘층에 엑시머 레이저를 조사하여 결정화시켜 다결정 실리콘층을 형성한다.(S20단계)
연이어, 상기 다결정 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하고, 중앙 영역만 게이트 절연막과 게이트 전극이 남아 있고, 상기 중앙 영역의 좌, 우 영역의 게이트 절연막과 게이트 전극을 제거하여, 다결정 실리콘층을 노출시키는 패터닝을 수행한다.(S30단계)
계속하여, 상기 노출된 다결정 실리콘층에 N타입 또는 P타입 불순물의 이온 을 주입하고, 주입된 이온을 활성화시킨다.(S40단계)
여기서, 이온을 활성화시키기 위해 레이저 조사 또는 열처리 공정을 수행한다.
그 다음, 상기 중앙 영역을 기준으로, 양측에 있으며 이온이 주입된 다결정 실리콘층의 일부가 노출되는 층간 절연막을 형성한다.(S50단계)
마지막으로, 상기 노출된 다결정 실리콘층에 각각 전극을 형성한다.(S60단 계)
이 때, 상기 전극들은 소스-드레인 전극이 된다.
이와 같이, 이런 종래 기술은 N형 및 P형 박막 트랜지스터의 형성을 위해 별도의 이온 주입 공정이 필요하게 되며, 이온 주입 후 활성화(재결정화)를 위해 추가적인 레이저 조사 또는 열처리가 필요로 하게 된다.
이에 본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 도핑된 비정질 실리콘층을 이용하여 소스와 드레인을 형성함으로써, 이온 주입 공정이 필요하지 않아 레이저를 이용한 결정화단계를 줄일 수 있어 공정수를 줄이고, 생산 수율을 증가시킬 수 있는 다결정 실리콘 박막 트랜지스터의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
기판 상부에 완충층과 감광막을 순차적으로 형성하고, 상기 감광막을 선택적으로 식각하여, 상기 완충층이 노출되고 상호 이격된 제 1과 2 개구를 형성하는 단계와;
상기 제 1과 2 개구에 의해서 노출된 완충층 상부에, 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)을 형성하는 단계와;
상기 완충층 상부에 형성된 제 1과 2 비정질 실리콘 섬을 남겨놓고, 상기 감광막을 제거하는 단계와;
상기 제 1과 2 비정질 실리콘 섬 사이에 진성(Intrinsic) 비정질 실리콘층을 형성하는 단계와;
상기 제 1과 2 비정질 실리콘 섬과 진성(Intrinsic) 비정질 실리콘층을 다결정 실리콘으로 결정화시켜 주는 단계와;
상기 진성 비정질 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하고, 상기 게이트 전극 일부를 감싸는 층간 절연막을 형성하고, 상기 제 1과 2 다결정 실리콘 섬과 각각 접촉되는 전극을 각각 형성하는 단계를 포함하여 구성된 다결정 실리콘 박막 트랜지스터의 제조 방법이 제공된다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 다른 양태(樣態)는,
기판 상부에 완충층을 형성하고, 상기 완충층 상부에, 제 1 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)을 형성하는 단계와;
상기 제 1과 2 비정질 실리콘 섬과 이격된 완충층 상부에, 상기 제 1 극성과 다른 제 2 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 3과 4 비정질 실리콘 섬(Island)을 형성하는 단계와;
상기 제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬(Island) 사이 각각에 진성 비정질 실리콘층을 형성하고, 다결정 실리콘으로 결정 화시키는 단계와;
제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬(Island) 사이 각각에 진성 비정질 실리콘층 상부에 게이트 절연막과 게이트 절연막을 순차적으로 형성하고, 상기 게이트 전극 일부를 감싸는 층간 절연막을 형성하고, 상기 제 1 내지 4 다결정 실리콘 섬과 각각 접촉되는 전극을 각각 형성하는 단계를 포함하여 구성된 다결정 실리콘 박막 트랜지스터의 제조 방법이 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
도 2a 내지 2j는 본 발명의 제 1 실시예에 따라 다결정 실리콘 박막 트랜지스터를 제조하는 공정도로서, 먼저, 기판(100) 상부에 완충층(110)과 감광막(120)을 순차적으로 형성하고, 상기 감광막(120)을 선택적으로 식각하여, 상기 완충층(110)이 노출되고 상호 이격된 제 1과 2 개구(121,122)를 형성한다.(도 2a)
여기서, 상기 기판(100)은 투명한 기판이 바람직하며, 석영기판, 유리기판과 고분자 필름 중 어느 하나인 것이 바람직하다.
그리고, 상기 완충층(110)은 상기 기판(100)을 보호하고, 후 공정의 불순물이 확산되는 것을 방지하기 위한, 실리콘 산화막, 실리콘 질화막과 이들의 혼성 구조 중 어느 하나인 것이 바람직하다.
그 후, 상기 제 1과 2 개구(121,122)에 의해서 노출된 완충층(110) 상부에, 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)(131,132)을 형성한다.(도 2b)
여기서, 상기 제 1과 2 비정질 실리콘 섬(Island)(131,132)은 극성을 갖는 불순물이 도핑되어 있는 비정질 실리콘을 화학 기상 증착법(PECVD) 또는 스터퍼링(Sputtering) 방법으로 형성한다.
이 때, 상기 극성은 n형 또는 p형이다.
그리고, 상기 제 1과 2 비정질 실리콘 섬(Island)(131,132)의 두께는 10 ~ 100㎚가 바람직하다.
연이어, 상기 완충층(110) 상부에 형성된 제 1과 2 비정질 실리콘 섬(131,132)을 남겨놓고, 상기 감광막(120)을 제거한다.(도 2c)
그 다음, 상기 제 1과 2 비정질 실리콘 섬(131,132)을 감싸며, 상기 완충층(110) 상부에 진성(Intrinsic) 비정질 실리콘층(140)을 형성한다.(도 2d)
상기 진성(Intrinsic) 비정질 실리콘층(140)의 두께는 10 ~ 200㎚가 바람직하다.
계속하여, 상기 제 1과 2 비정질 실리콘 섬(131,132)과 그 섬(131,132) 상부 및 사이의 진성 비정질 실리콘층(141)을 남겨놓고, 나머지 진성 비정질 실리콘층(141)을 제거한다.(도 2e)
이 때, 상기 나머지 진성 비정질 실리콘층(141)의 제거된 영역은 완충층(110)이 노출된다.
이어서, 상기 제 1과 2 비정질 실리콘 섬(131,132)과 남아있는 진성 (Intrinsic) 비정질 실리콘층(141)을 다결정 실리콘으로 결정화시켜 준다.(도 2f)
여기서, 상기 결정화시켜 주는 것은, 엑시머 레이저를 상기 제 1과 2 비정질 실리콘 섬(131,132)과 남아있는 진성(Intrinsic) 비정질 실리콘층(141)에 조사하거나, 또는 상기 제 1과 2 비정질 실리콘 섬(131,132)과 남아있는 진성(Intrinsic) 비정질 실리콘층(141)을 열처리하면 된다.
즉, 상기 제 1과 2 비정질 실리콘 섬(131,132)은 제 1과 2 다결정 실리콘 섬(131a,132a)이 되고, 상기 남아있는 진성(Intrinsic) 비정질 실리콘층(141)은 진성(Intrinsic) 다결정 실리콘층(141a)이 된다.
계속하여, 상기 제 1과 2 다결정 실리콘 섬(131a,132a)과 진성 다결정 실리콘층(141a)을 감싸며, 상기 완충층(110) 상부에 게이트 절연막(150)을 형성하고, 상기 진성 다결정 실리콘층(141a)이 존재하는 상기 게이트 절연막(150) 상부에 게이트 전극(160)을 형성한다.(도 2g)
상기 게이트 전극(160)은 전도성 전극 물질을 진공 증착 방법으로 증착하고, 원하는 영역에만 형성되도록 패터닝하는 것이다.
그 후, 상기 게이트 전극(160) 일부를 감싸며 상기 제 1과 2 다결정 실리콘 섬(131a,132a)이 존재하는 게이트 절연막(150) 상부에 층간 절연막(170)을 형성한다.(도 2h)
다음, 상기 층간 절연막(170) 및 게이트 절연막(150)을 선택적으로 제거하여, 상기 제 1과 2 다결정 실리콘 섬(131a,132a) 각각의 일부를 노출시키고, 상호 이격된 한 쌍의 개구(181,182)를 형성한다.(도 2i)
마지막으로, 상기 노출된 제 1과 2 다결정 실리콘 섬(131a,132a)과 각각 접촉되도록, 상기 한 쌍의 개구(181,182)에 전극(191,192)을 각각 형성한다.(도 2j)
그러므로, 본 발명은 도핑된 비정질 실리콘을 사용하여, 실리콘과 소스-드레인 전극과의 오믹 컨택(Ohmic contact) 형성을 위한 별도의 이온 주입 공정이 필요없게 되고, 이온 주입 후, 레이저 또는 열처리에 의한 활성화 공정도 필요 없게 되어 공정이 단순해지는 장점이 있다.
도 3은 본 발명에 따라 비정질 실리콘층이 다결정 실리콘으로 결정화될 때의 상태를 설명하기 위한 개념도로서, 레이저광에 의해, 제 1과 2 비정질 실리콘 섬(131,132)과 진성 비정질 실리콘층(141)은 녹게 된다.
이 때, 상기 제 1과 2 비정질 실리콘 섬(131,132)에 존재하는 불순물들은 진성 비정질 실리콘층(141)으로 이동되는데, 상기 제 1과 2 비정질 실리콘 섬(131,132) 상부의 진성 비정질 실리콘층은 두께(t1)가 얇기 때문에 다결정화되면서 불순물을 갖는다.
그러나, 제 1과 2 비정질 실리콘 섬(131,132) 사이의 진성 비정질 실리콘층의 폭(W)은 상기 제 1과 2 비정질 실리콘 섬(131,132) 상부의 진성 비정질 실리콘층은 두께(t1)보다 월등히 크기 때문에, 불순물들이 제 1과 2 비정질 실리콘 섬(131,132) 사이의 진성 비정질 실리콘층으로 이동되는 영역은 작다.
그러므로, 상기 제 1과 2 비정질 실리콘 섬(131,132) 사이에는 진성 비정질 실리콘층이 존재하게 된다.
도 4a 내지 4o는 본 발명의 제 2 실시예에 따라 다결정 실리콘 박막 트랜지 스터를 제조하는 공정도로서, 도 4a에 도시된 바와 같이, 기판(200) 상부에 완충층(210)과 감광막(220)을 순차적으로 형성하고, 상기 감광막(220)을 선택적으로 식각하여, 상기 완충층(210)이 노출되고 상호 이격된 제 1과 2 개구(221,222)를 형성한다.(도 4a)
연이어, 상기 제 1과 2 개구(221,222)에 의해서 노출된 완충층(210) 상부에, 제 1 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)(231,232)을 형성한다.(도 4b)
그 후, 상기 완충층(210) 상부에 형성된 제 1과 2 비정질 실리콘 섬(231,232)을 남겨놓고, 상기 감광막(220)을 제거한다.(도 4c)
연이어, 상기 제 1과 2 비정질 실리콘 섬(231,232)을 감싸며, 상기 완충층(210) 상부에 감광막(240)을 형성한다.(도 4d)
계속하여, 상기 제 1과 2 비정질 실리콘 섬(231,232)과 이격된 영역에, 상기 감광막(240)을 선택적으로 식각하여, 상기 완충층(210)이 노출되고 상호 이격된 제 3과 4 개구(241,242)를 형성한다.(도 4e)
그 다음, 상기 제 3과 4 개구(241,242)에 의해서 노출된 완충층(210) 상부에, 상기 제 1 극성과 다른 제 2 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 3과 4 비정질 실리콘 섬(Island)(251,252)을 형성한다.(도 4f)
여기서, 상기 제 1 극성이 P타입이면, 상기 제 2 극성은 N타입이다.
이어서, 상기 완충층(210) 상부에 형성된 제 1 내지 4 비정질 실리콘 섬(231,232,251,252)을 남겨놓고, 상기 감광막(240)을 제거한다.(도 4g)
그 후, 상기 완충층(210) 상부에 진성(Intrinsic) 비정질 실리콘층(260)을 형성한다.(도 4h)
계속하여, 상기 제 1과 2 비정질 실리콘 섬(231,232) 및 그 사이의 진성 비정질 실리콘층(261)과, 상기 제 3과 4 비정질 실리콘 섬(Island)(251,252) 및 그 사이의 진성 비정질 실리콘층(262)을 남겨놓고, 나머지 진성 비정질 실리콘층(260)은 제거한다.(도 4i)
이 때, 상기 나머지 진성 비정질 실리콘층(260)의 제거된 영역은 완충층(210)이 노출된다.
이어서, 상기 제 1 내지 4 비정질 실리콘 섬(231,232,251,252)과 진성(Intrinsic) 비정질 실리콘층(261,262)을 다결정 실리콘으로 결정화시켜 준다.(도 4j)
여기서, 상기 결정화시켜 주는 것은, 엑시머 레이저를 상기 제 1 내지 4 비정질 실리콘 섬(231,232,251,252)과 진성(Intrinsic) 비정질 실리콘층(261,262)에 조사하거나, 또는 상기 제 1 내지 4 비정질 실리콘 섬(231,232,251,252)과 진성(Intrinsic) 비정질 실리콘층(261,262)을 열처리하면 된다.
이 때, 상기 제 1 내지 4 비정질 실리콘 섬(231,232,251,252)은 제 1 내지 4 다결정 실리콘 섬(231a,232a,251a,251a)이 되고, 상기 진성(Intrinsic) 비정질 실리콘층(261,262)은 진성(Intrinsic) 다결정 실리콘층(261a,261b)이 된다.
계속하여, 상기 제 1 내지 4 다결정 실리콘 섬(231a,232a,251a,251a)과 진성(Intrinsic) 다결정 실리콘층(261a,261b)을 감싸며, 상기 완충층(210) 상부에 게이 트 절연막(270)을 형성한다.(도 4k)
그 다음, 상기 제 1과 2 다결정 실리콘 섬(231a,232a) 사이에 있는 진성 다결정 실리콘층(261a)이 존재하는 상기 게이트 절연막(270) 상부에 게이트 전극(280a)을 형성하고, 상기 제 3과 4 다결정 실리콘 섬(251a,252a) 사이에 있는 진성 다결정 실리콘층(262a)이 존재하는 상기 게이트 절연막(270) 상부에 게이트 전극(280b)을 형성한다.(도 4l)
그 후, 상기 게이트 전극(280a,280b) 일부를 감싸며 상기 게이트 절연막(270) 상부에 층간 절연막(290)을 형성한다.(도 4m)
다음, 상기 층간 절연막(290) 및 게이트 절연막(270)을 선택적으로 제거하여, 상기 제 1 내지 4 다결정 실리콘 섬(231a,232a,251a,251a) 각각의 일부를 노출시키고, 상호 이격되어 있는 개구들(291,292,293,294)를 형성한다.(도 4n)
마지막으로, 상기 노출된 제 1 내지 4 다결정 실리콘 섬(231a,232a,251a,251a)과 각각 접촉되도록, 상기 개구들(191,192,193,194)에 전극(301,302,303,304)을 각각 형성한다.(도 4o)
전술된 바와 같이, 본 발명의 제 1과 2 실시예에 따른 제조 단계들을 포함하여 제조된 다결정 실리콘 박막 트랜지스터는, 역스태거드 구조(Inverted staggered structure), 코플라나 구조(Coplanar structure), LDD(Lightly doped drain) 구조와 GOLDD(Gate overlapped lightly doped drain) 구조를 갖는 것이 바람직하다.
이상 상술한 바와 같이, 본 발명은 도핑된 비정질 실리콘층을 이용하여 소스와 드레인을 형성함으로써, 이온 주입 공정이 필요하지 않아 레이저를 이용한 결정화단계를 줄일 수 있어 공정수를 줄이고, 생산 수율을 증가시킬 수 있는 효과가 있다.
즉, 종래와 같이 이온 주입 공정을 수행하게 되면, 이온들의 활성화를 위한 레이저 조사 또는 열처리 공정을 수행함으로써, 소스 및 드레인의 특성이 불균일해지게 되어 양품 생산 수율이 저하된다.
특히, 웨이퍼 단위로 복수개의 트랜지스터를 제조하는 경우, 본 발명의 방법으로는 양품의 생산 수율을 높일 수 있는 것이다.
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (19)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상부에 완충층을 형성하고, 상기 완충층 상부에, 제 1 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)을 형성하는 단계와;상기 제 1과 2 비정질 실리콘 섬과 이격된 완충층 상부에, 상기 제 1 극성과 다른 제 2 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 3과 4 비정질 실리콘 섬(Island)을 형성하는 단계와;상기 제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬(Island) 사이 각각에 진성 비정질 실리콘층을 형성한 후, 상기 제 1 내지 제 4 비정질 실리콘 섬을 제 1 내지 제 4 다결정 실리콘 섬으로 결정화시키고, 상기 제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬 사이 각각에 형성된 진성 비정질 실리콘층을 진성 다결정 실리콘층으로 결정화시키는 단계와;상기 제 1과 2 다결정 실리콘 섬 사이 및 상기 제 3과 4 다결정 실리콘 섬(Island) 사이 각각의 진성 다결정 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하고, 상기 게이트 전극 일부를 감싸는 층간 절연막을 형성하고, 상기 제 1 내지 4 다결정 실리콘 섬과 각각 접촉되는 전극을 각각 형성하는 단계를 포함하여 구성되고,상기 제 1과 2 비정질 실리콘 섬(Island)을 형성하는 단계는, 기판 상부에 완충층과 감광막을 순차적으로 형성하고, 상기 감광막을 선택적으로 식각하여, 상기 완충층이 노출되고 상호 이격된 제 1과 2 개구를 형성하는 단계와;상기 제 1과 2 개구에 의해서 노출된 완충층 상부에, 제 1 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 1과 2 비정질 실리콘 섬(Island)을 형성하는 단계와;상기 완충층 상부에 형성된 제 1과 2 비정질 실리콘 섬을 남겨놓고, 상기 감광막을 제거하는 단계로 이루어지며,제 3과 4 비정질 실리콘 섬(Island)을 형성하는 단계는,상기 제 1과 2 비정질 실리콘 섬을 감싸며, 상기 완충층 상부에 감광막을 형성하는 단계와;상기 제 1과 2 비정질 실리콘 섬과 이격된 영역에, 상기 감광막을 선택적으로 식각하여, 상기 완충층이 노출되고 상호 이격된 제 3과 4 개구를 형성하는 단계와;상기 제 3과 4 개구에 의해서 노출된 완충층 상부에, 상기 제 1 극성과 다른 제 2 극성을 갖는 불순물이 도핑되고, 상호 이격되어 있는 제 3과 4 비정질 실리콘 섬(Island)을 형성하는 단계와;상기 완충층 상부에 형성된 제 1 내지 4 비정질 실리콘 섬을 남겨놓고, 상기 감광막을 제거하는 단계로 이루어진 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 삭제
- 삭제
- 제 12 항에 있어서,상기 제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬(Island) 사이 각각에 진성 비정질 실리콘층을 형성하고, 다결정 실리콘으로 결정화시키는 단계는,상기 완충층 상부에 진성(Intrinsic) 비정질 실리콘층을 형성하는 단계와;상기 제 1과 2 비정질 실리콘 섬 및 그 사이의 진성 비정질 실리콘층과, 상기 제 3과 4 비정질 실리콘 섬(Island) 및 그 사이의 진성 비정질 실리콘층을 남겨놓고 나머지 진성 비정질 실리콘층을 제거하는 단계와;상기 제 1 내지 4 비정질 실리콘 섬과 진성(Intrinsic) 비정질 실리콘층을 다결정 실리콘으로 결정화시키는 단계로 이루어진 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 12 항에 있어서,제 1과 2 비정질 실리콘 섬 사이 및 상기 제 3과 4 비정질 실리콘 섬(Island) 사이 각각에 진성 비정질 실리콘층 상부에 게이트 절연막과 게이트 전극을 순차적으로 형성하고, 상기 게이트 전극 일부를 감싸는 층간 절연막을 형성하고, 상기 제 1 내지 4 다결정 실리콘 섬과 각각 접촉되는 전극을 각각 형성하는 단계는,상기 제 1 내지 4 다결정 실리콘 섬과 진성(Intrinsic) 다결정 실리콘층을 감싸며, 상기 완충층 상부에 게이트 절연막을 형성하는 단계와;상기 제 1과 2 다결정 실리콘 섬 사이에 있는 진성 다결정 실리콘층이 존재하는 상기 게이트 절연막 상부에 게이트 전극을 형성하고, 상기 제 3과 4 다결정 실리콘 섬 사이에 있는 진성 다결정 실리콘층이 존재하는 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계와;상기 게이트 전극을 감싸며 상기 게이트 절연막 상부에 층간 절연막을 형성하는 단계와;상기 층간 절연막 및 게이트 절연막을 선택적으로 제거하여, 상기 제 1 내지 4 다결정 실리콘 섬 각각의 일부를 노출시키고, 상호 이격되어 있는 개구들을 형성하는 단계와;상기 노출된 제 1 내지 4 다결정 실리콘 섬과 각각 접촉되도록, 상기 개구들에 전극을 각각 형성하는 단계로 이루어진 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 12 항, 제 15 항 및 제 16 항 중 어느 한 항에 있어서,상기 제 1 극성이 P타입 또는 N타입인 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 12 항, 제 15 항 및 제 16 항 중 어느 한 항에 있어서,상기 결정화시켜 주는 것은,엑시머 레이저를 상기 제 1과 2 비정질 실리콘 섬과 남아있는 진성(Intrinsic) 비정질 실리콘층에 조사하거나, 또는 상기 제 1과 2 비정질 실리콘 섬과 남아있는 진성(Intrinsic) 비정질 실리콘층을 열처리하여 결정화시켜주는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
- 제 12 항에 있어서,상기 제조 단계들을 포함하여 제조된 다결정 실리콘 박막 트랜지스터는,역스태거드 구조(Inverted staggered structure), 코플라나 구조(Coplanar structure), LDD(Lightly doped drain) 구조와 GOLDD(Gate overlapped lightly doped drain) 구조 중에서 선택된 어느 하나의 구조를 갖는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128913A KR100788993B1 (ko) | 2005-12-23 | 2005-12-23 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050128913A KR100788993B1 (ko) | 2005-12-23 | 2005-12-23 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070067551A KR20070067551A (ko) | 2007-06-28 |
| KR100788993B1 true KR100788993B1 (ko) | 2007-12-28 |
Family
ID=38366209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050128913A Expired - Fee Related KR100788993B1 (ko) | 2005-12-23 | 2005-12-23 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100788993B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000074450A (ko) * | 1999-05-21 | 2000-12-15 | 구본준 | 박막 트랜지스터 및 그 제조방법 |
| KR20010056035A (ko) * | 1999-12-14 | 2001-07-04 | 김순택 | 박막트랜지스터의 제조방법 |
| KR20010097926A (ko) * | 2000-04-27 | 2001-11-08 | 김순택 | 다결정실리콘 박막트랜지스터 제조방법 |
-
2005
- 2005-12-23 KR KR1020050128913A patent/KR100788993B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000074450A (ko) * | 1999-05-21 | 2000-12-15 | 구본준 | 박막 트랜지스터 및 그 제조방법 |
| KR20010056035A (ko) * | 1999-12-14 | 2001-07-04 | 김순택 | 박막트랜지스터의 제조방법 |
| KR20010097926A (ko) * | 2000-04-27 | 2001-11-08 | 김순택 | 다결정실리콘 박막트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070067551A (ko) | 2007-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010000154A1 (en) | Thin film type monolithic semiconductor device | |
| US7011911B2 (en) | Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| KR20050001937A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR20050003273A (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7643101B2 (en) | Polycrystalline liquid crystal display device and fabrication method thereof | |
| KR20070072207A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
| US7166501B2 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| JP4987289B2 (ja) | 液晶表示装置の薄膜トランジスタの製造方法 | |
| KR100788993B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| JP4722391B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20210036163A1 (en) | Thin film transistor and production method therefor | |
| US20050266594A1 (en) | Manufacturing method for display device | |
| KR100809519B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| KR20050100781A (ko) | 표시장치용 어레이 패널 및 이의 제조 방법 | |
| KR101186515B1 (ko) | 폴리 실리콘 액정표시소자의 구조 및 그 제조방법 | |
| KR20040058699A (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100631019B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPH1093091A (ja) | 半導体装置の製造方法 | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| KR101258080B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101148526B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20051223 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20061213 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070620 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20071217 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071218 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071220 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| PG1701 | Publication of correction | ||
| PR1001 | Payment of annual fee |
Payment date: 20100701 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110720 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120711 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120711 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130621 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20151109 |