KR100782783B1

KR100782783B1 - Semiconductor device and manufacturing method

Info

Publication number: KR100782783B1
Application number: KR1020060131433A
Authority: KR
Inventors: 이규옥
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2006-12-20
Filing date: 2006-12-20
Publication date: 2007-12-05
Anticipated expiration: 2026-12-20

Abstract

본 발명에서는 브레이크다운(breakdown) 전압을 증가시키도록 한 반도체 소자 및 그 제조방법에 관해 개시된다.The present invention relates to a semiconductor device and a method of manufacturing the same for increasing the breakdown voltage.

본 발명에 따른 반도체 소자는 반도체 기판의 표면내에 소정깊이로 형성되는 트렌치; 상기 트렌치 하부의 반도체 기판 내에 형성되는 옥사이드 링 영역; 상기 트렌치 내부에 게이트 절연막을 개재하여 형성되는 게이트 전극; 및 상기 게이트 전극 양측의 반도체 기판 표면내에 형성되는 소오스/드레인 불순물 영역이 포함되어 구성되는 것을 특징으로 한다.A semiconductor device according to the present invention includes a trench formed to a predetermined depth in the surface of the semiconductor substrate; An oxide ring region formed in the semiconductor substrate under the trench; A gate electrode formed through the gate insulating layer in the trench; And a source / drain impurity region formed in a surface of the semiconductor substrate on both sides of the gate electrode.

Description

Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND MATHOD FOR FABRICATING THE SAME}

도 1a 내지 도 1d는 종래 기술에 의한 반도체 소자의 제조방법을 나타낸 공정단면도.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2는 본 발명에 의한 반도체 소자를 나타낸 단면도2 is a cross-sectional view showing a semiconductor device according to the present invention.

도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

일반적으로 반도체 소자의 집적도가 향상되면서 트랜지스터의 크기가 점차 작아질 것이 요구되어 왔으나, 소오스/드레인의 접합깊이를 무한정 얕게 할 수 없다는 제약성이 있다. In general, as the degree of integration of semiconductor devices has been improved, the size of transistors has been required to gradually decrease, but there is a limitation that the depth of source / drain junctions cannot be made infinitely shallow.

이것은 채널의 길이가 종래의 장 채널(long channel)에서 0.5㎛ 이하의 단 채널(short channel)로 감소함에 따라, 소오스/드레인의 공핍영역이 채널속으로 침 투하여 유효 채널 길이가 줄어들고, 문턱전압(Threshold voltage)이 감소함으로써, 모스 트랜지스터에서 게이트 제어의 기능이 상실되는 단 채널 효과(short channel effect)가 발생하기 때문이다.This is because as the channel length decreases from the conventional long channel to a short channel of 0.5 μm or less, the depletion region of the source / drain penetrates into the channel, thereby reducing the effective channel length and the threshold voltage. This is because a decrease in the threshold voltage causes a short channel effect in which the gate control function is lost in the MOS transistor.

이러한 단 채널 효과를 방지하기 위해서는, 게이트 절연막의 두께를 감소시켜야 하고, 소오스/드레인간의 채널 즉 게이트아래의 공핍영역의 최대 폭(Maximum width of depletion)을 감소시켜야 하고, 반도체 기판내의 불순물 농도를 감소시켜야한다. To prevent this short channel effect, the thickness of the gate insulating film should be reduced, the channel width between source / drain, i.e., the maximum width of depletion under the gate, and the impurity concentration in the semiconductor substrate should be reduced. Should

그러나 무엇보다도 얕은 접합(Shallow Junction)을 형성시켜야 한다는 점이 중요하다. But above all, it is important to form a shallow junction.

이를 위하여 반도체 소자의 제조공정에서 이온주입 장비 및 후속되는 열처리 공정에서 얕은 접합을 실현할 수 있는 방법에 대한 모색이 계속되고 있다. To this end, the search for a method capable of realizing shallow bonding in ion implantation equipment and subsequent heat treatment in a semiconductor device manufacturing process continues.

또한, 모스 트랜지스터(MOS Transistor)는 저농도 드레인(LDD: Light Doped Drain, 이하 'LDD'라 칭함) 구조로 대표된다고 할 수 있다.In addition, the MOS transistor may be represented by a light doped drain (LDD) structure.

이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 제조방법을 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device according to the prior art will be described with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

도 1a에 도시한 바와 같이, 반도체 기판(11)상에 포토레지스트(12)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(12)를 선택적으로 패터닝하여 게이트 영역을 정의한다.As shown in FIG. 1A, after the photoresist 12 is applied onto the semiconductor substrate 11, the photoresist 12 is selectively patterned by an exposure and development process to define a gate region.

도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(12)를 마스크로 이용하여 상기 반도체 기판(11)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치(13)를 형성한다.As shown in FIG. 1B, the semiconductor substrate 11 is selectively removed using the patterned photoresist 12 as a mask to form a trench 13 having a predetermined depth from the surface.

도 1c에 도시한 바와 같이, 상기 포토레지스트(12)를 제거하고, 상기 트렌치(13)를 포함한 반도체 기판(11)의 전면에 게이트 절연막(14) 및 폴리 실리콘막(15)을 차례로 형성한다.As shown in FIG. 1C, the photoresist 12 is removed, and the gate insulating film 14 and the polysilicon film 15 are sequentially formed on the entire surface of the semiconductor substrate 11 including the trench 13.

도 1d에 도시한 바와 같이, 상기 반도체 기판(11)의 상부 표면을 타겟으로 전면에 CMP 공정을 실시하여 상기 트렌치(13) 내부에 게이트 전극(15a)을 형성한다.As shown in FIG. 1D, a gate electrode 15a is formed inside the trench 13 by performing a CMP process on the entire surface of the semiconductor substrate 11 as a target.

이어, 상기 게이트 전극(15a)을 마스크로 이용하여 상기 반도체 기판(11)에 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(15a) 양측의 반도체 기판(11) 표면내에 소오스/드레인 불순물 영역(16)을 형성한다.Subsequently, source / drain impurity ions are implanted into the semiconductor substrate 11 using the gate electrode 15a as a mask, so that source / drain impurity regions may be formed in the surface of the semiconductor substrate 11 on both sides of the gate electrode 15a. 16).

그러나 상기와 같은 종래 기술에 의한 반도체 소자의 제조방법은 다음과 같은 문제점이 있었다.However, the manufacturing method of the semiconductor device according to the prior art as described above has the following problems.

즉, 트렌치 내부에 형성되는 게이트 전극으로 이루어진 반도체 소자는 트렌치 하단에 전계(electric filed)가 집중되고 전류 밀도가 증가하여 브레이크다운 전압이 낮아져 소자의 신뢰성을 저하시킨다.That is, in a semiconductor device including a gate electrode formed in the trench, an electric filed is concentrated at the lower end of the trench and the current density increases to lower the breakdown voltage, thereby lowering the reliability of the device.

본 발명은 트렌치 하부 영역에 옥사이드 링(oxide ring)을 추가함으로써 동일한 단면적으로 브레이크다운 전압을 향상시키도록 한 반도체 소자 및 그 제조방 법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method of fabricating the same, by adding an oxide ring to a lower region of a trench to improve breakdown voltage in the same cross section.

본 발명에 따른 반도체 소자의 제조방법은 반도체 기판상에 절연막 및 포토레지스트를 차례로 형성하는 단계; 상기 포토레지스트를 선택적으로 패터닝하여 게이트 영역을 정의하는 단계; 상기 포토레지스틀 마스크로 이용하여 상기 절연막을 선택적으로 제거하여 절연막 패턴을 형성하는 단계; 상기 포토레지스트 및 절연막 패턴을 제거하고 상기 트렌치를 포함한 반도체 기판의 전면에 게이트 절연막 및 도전층을 차례로 형성하는 단계; 상기 반도체 기판의 상부 표면을 타겟으로 전면에 연마 공정을 실시하여 상기 트렌치 내부에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극 양측의 반도체 기판 표면내에 소오스/드레인 불순물 영역을 형성하는 단계가 포함되어 구성되는 것을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention includes the steps of sequentially forming an insulating film and a photoresist on a semiconductor substrate; Selectively patterning the photoresist to define a gate region; Selectively removing the insulating layer using the photoresist mask to form an insulating layer pattern; Removing the photoresist and the insulating film pattern and sequentially forming a gate insulating film and a conductive layer on the entire surface of the semiconductor substrate including the trench; Forming a gate electrode in the trench by performing a polishing process on the entire surface of the semiconductor substrate as a target; And forming a source / drain impurity region in a surface of the semiconductor substrate on both sides of the gate electrode.

이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 반도체 소자를 나타낸 단면도이다.2 is a cross-sectional view showing a semiconductor device according to the present invention.

도 2에 도시한 바와 같이, 반도체 기판(101)의 표면내에 소정깊이로 형성되 는 트렌치(104)와, 상기 트렌치(104) 하부의 반도체 기판(101) 내에 형성되는 옥사이드 링 영역(105)과, 상기 트렌치(104) 내부에 게이트 절연막(106)을 개재하여 형성되는 게이트 전극(107a)과, 상기 게이트 전극(107a) 양측의 반도체 기판(101) 표면내에 형성되는 소오스/드레인 불순물 영역(108)을 포함하여 구성되어 있다.As shown in FIG. 2, a trench 104 is formed in the surface of the semiconductor substrate 101 to a predetermined depth, an oxide ring region 105 formed in the semiconductor substrate 101 under the trench 104, and A gate electrode 107a formed through the gate insulating layer 106 in the trench 104 and a source / drain impurity region 108 formed in the surface of the semiconductor substrate 101 on both sides of the gate electrode 107a. It is configured to include.

도 3a 내지 도 3e는 본 발명에 의한 반도체 소자의 제조방법을 나타낸 공정단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.

도 3a에 도시한 바와 같이, 반도체 기판(101)상에 산화막 등의 절연막(102)을 CVD 등으로 증착하여 형성한다.As shown in Fig. 3A, an insulating film 102 such as an oxide film is deposited on the semiconductor substrate 101 by CVD or the like.

이어, 상기 절연막(102)상에 포토레지스트(103)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(103)를 선택적으로 패터닝하여 게이트 영역을 정의한다.Subsequently, after the photoresist 103 is coated on the insulating film 102, the gate resist is defined by selectively patterning the photoresist 103 by an exposure and development process.

도 3b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(103)를 마스크로 이용하여 상기 절연막(102)을 선택적으로 제거하여 절연막 패턴(102a)을 형성한다.As shown in FIG. 3B, the insulating layer 102 is selectively removed using the patterned photoresist 103 as a mask to form an insulating layer pattern 102a.

이어서, 상기 포토레지스트(103) 및 절연막 패턴(102a)을 마스크로 이용하여 상기 노출된 반도체 기판(101)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치(104)를 형성한다.Subsequently, the exposed semiconductor substrate 101 is selectively removed using the photoresist 103 and the insulating layer pattern 102a as a mask to form a trench 104 having a predetermined depth from the surface.

도 3c에 도시한 바와 같이, 상기 포토레지스트(103) 및 절연막 패턴(102a)을 마스크로 이용하여 상기 반도체 기판(101)의 전면에 산소 이온을 주입하여 상기 트렌치(104) 하부의 반도체 기판(101) 내에 옥사이드 링 영역(105)을 형성한다.As shown in FIG. 3C, oxygen ions are implanted into the entire surface of the semiconductor substrate 101 by using the photoresist 103 and the insulating layer pattern 102a as a mask to form the semiconductor substrate 101 under the trench 104. Oxide ring region 105 is formed within the?

도 3d에 도시한 바와 같이, 상기 포토레지스트(103) 및 절연막 패턴(102a)을 제거하고, 상기 트렌치(104)를 포함한 반도체 기판(101)의 전면에 게이트 절연막(106)을 형성하고, 상기 게이트 절연막(106)상에 LPCVD(Low Pressure Chemical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 폴리 실리콘막(107)을 형성한다.As shown in FIG. 3D, the photoresist 103 and the insulating film pattern 102a are removed, and a gate insulating film 106 is formed on the entire surface of the semiconductor substrate 101 including the trench 104. A polysilicon film 107 is formed on the insulating film 106 by LPCVD (Low Pressure Chemical Vapor Deposition) or PECVD (Plasma Enhanced Chemical Vapor Deposition).

여기서, 본 발명의 실시예에서는 상기 포토레지스트(103)를 제거하지 않고, 트렌치(104) 및 옥사이드 링 영역(105)을 형성하고 있지만, 상기 포토레지스트(103)를 제거하고 절연막 패턴(102a)을 하드 마스크로 사용하여 트렌치(104) 및 옥사이드 링 영역(105)을 형성할 수도 있다.Here, although the trench 104 and the oxide ring region 105 are formed without removing the photoresist 103 in the embodiment of the present invention, the photoresist 103 is removed and the insulating film pattern 102a is removed. It can also be used as a hard mask to form trenches 104 and oxide ring regions 105.

도 3e에 도시한 바와 같이, 상기 반도체 기판(101)의 상부 표면을 타겟으로 전면에 CMP 공정을 실시하여 상기 트렌치(104) 내부에 게이트 전극(107a)을 형성한다.As illustrated in FIG. 3E, a gate electrode 107a is formed in the trench 104 by performing a CMP process on the entire surface of the semiconductor substrate 101 using a target.

이어, 상기 게이트 전극(107a)을 마스크로 이용하여 상기 반도체 기판(101)에 소오스/드레인용 불순물 이온을 주입하여 상기 게이트 전극(107a) 양측의 반도체 기판(101) 표면내에 소오스/드레인 불순물 영역(108)을 형성한다.Subsequently, source / drain impurity ions are implanted into the semiconductor substrate 101 using the gate electrode 107a as a mask, so that source / drain impurity regions (in the surface of the semiconductor substrate 101 on both sides of the gate electrode 107a) 108).

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자 및 그 제조방법은 다음과 같은 효과가 있다.As described above, the semiconductor device and the method of manufacturing the same according to the present invention have the following effects.

즉, 트렌치 하부의 반도체 기판내에 옥사이드 링 영역을 형성함으로써 추구 마스크 공정이나 단면적의 증가없이 브레이크다운을 증가시키어 소자의 신뢰성을 향상시킬 수 있다.That is, by forming the oxide ring region in the semiconductor substrate under the trench, breakdown can be increased without increasing the masking process or increasing the cross-sectional area, thereby improving the reliability of the device.

Claims

A trench formed to a predetermined depth in the surface of the semiconductor substrate;

An oxide ring region formed in the semiconductor substrate under the trench;

A gate electrode formed through the gate insulating layer in the trench; And

And a source / drain impurity region formed in a surface of the semiconductor substrate on both sides of the gate electrode.

Forming an insulating film on the semiconductor substrate;

Selectively removing the insulating layer and the semiconductor substrate to form a trench;

Forming an oxide ring region in the semiconductor substrate under the trench;

Removing the insulating film pattern and sequentially forming a gate insulating film and a conductive layer on an entire surface of the semiconductor substrate including the trench;

Forming a gate electrode in the trench by performing a polishing process on the entire surface of the semiconductor substrate as a target; And

And forming a source / drain impurity region in a surface of the semiconductor substrate on both sides of the gate electrode.

The method of claim 2,

And the oxide ring region is formed by implanting oxygen ions into the semiconductor substrate under the trench.