KR100780650B1 - Capacitor of semiconductor device and manufacturing method thereof - Google Patents
Capacitor of semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- KR100780650B1 KR100780650B1 KR1020060019677A KR20060019677A KR100780650B1 KR 100780650 B1 KR100780650 B1 KR 100780650B1 KR 1020060019677 A KR1020060019677 A KR 1020060019677A KR 20060019677 A KR20060019677 A KR 20060019677A KR 100780650 B1 KR100780650 B1 KR 100780650B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capacitor
- semiconductor device
- zryo
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 25
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910001928 zirconium oxide Inorganic materials 0.000 claims abstract description 25
- 239000007789 gas Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 41
- 238000010926 purge Methods 0.000 claims description 39
- 239000012495 reaction gas Substances 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 23
- 230000008021 deposition Effects 0.000 claims description 21
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 16
- 229910052726 zirconium Inorganic materials 0.000 claims description 16
- 229910052727 yttrium Inorganic materials 0.000 claims description 14
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 5
- 239000006227 byproduct Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 125000004213 tert-butoxy group Chemical group [H]C([H])([H])C(O*)(C([H])([H])[H])C([H])([H])[H] 0.000 claims description 3
- 238000000280 densification Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 174
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 abstract description 9
- HKRXOWGILGJWPT-UHFFFAOYSA-N oxygen(2-) yttrium(3+) zirconium(4+) Chemical compound [O-2].[Y+3].[Zr+4] HKRXOWGILGJWPT-UHFFFAOYSA-N 0.000 abstract description 6
- 238000002347 injection Methods 0.000 description 24
- 239000007924 injection Substances 0.000 description 24
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- 239000011261 inert gas Substances 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 3
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 238000006557 surface reaction Methods 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 지르코늄산화막의 에너지밴드갭은 유지하면서 큐빅 구조 또는 정방정계 구조의 박막을 원자층증착법으로 형성하는데 적합한 반도체 소자의 캐패시터를 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 캐패시터는 하부 전극; 하부 전극 상에 형성된 ZrYO 유전막; 및 상기 ZrYO 유전막 상에 형성된 상부 전극이 제공되며, 이에 따라 본 발명은 지르코늄산화막과 이트륨산화막이 균일하게 섞여있는 지르코늄이트륨산화막을 원자층 증착법으로 형성함으로써, 정방정계(Tetragonal) 또는 큐빅(Cubic) 구조의 유전막을 형성하므로써 유전 특성을 극대화하여 10Å 이하의 등가산화막 값을 요구하는 65㎚급 이하의 DRAM 캐패시터의 형성이 가능하다.The present invention provides a capacitor of a semiconductor device suitable for forming a cubic or tetragonal thin film by atomic layer deposition while maintaining an energy band gap of a zirconium oxide film. ; A ZrYO dielectric film formed on the lower electrode; And an upper electrode formed on the ZrYO dielectric film, and accordingly, the present invention forms a zirconium yttrium oxide film in which a zirconium oxide film and a yttrium oxide film are uniformly mixed by atomic layer deposition, thereby forming a tetragonal or cubic structure. It is possible to form a DRAM capacitor of 65 nm or less, which requires an equivalent oxide film value of 10 占 Å or less by maximizing the dielectric properties by forming a dielectric film.
캐패시터, 원자층증착법, 유전막, 지르코늄산화막(ZrO2), 이트륨산화막(Y2O3) Capacitor, Atomic Layer Deposition, Dielectric, Zirconium Oxide (ZrO2), Yttrium Oxide (Y2O3)
Description
도 1은 종래 기술에 따른 반도체 소자의 캐패시터 구조를 도시한 단면도.1 is a cross-sectional view showing a capacitor structure of a semiconductor device according to the prior art.
도 2는 본 발명의 제1실시예를 따른 원자층증착법의 개략도.2 is a schematic diagram of an atomic layer deposition method according to a first embodiment of the present invention.
도 3은 본 발명의 제2실시예에 따른 원자층증착법의 개략도.3 is a schematic view of an atomic layer deposition method according to a second embodiment of the present invention.
도 4는 본 발명의 제1 및 제2실시예를 적용한 반도체 소자의 캐패시터 구조를 도시한 단면도.4 is a cross-sectional view showing a capacitor structure of a semiconductor device to which the first and second embodiments of the present invention are applied.
도 5는 본 발명의 실시예를 부연 설명하기 위한 도면.5 is a view for explaining an embodiment of the present invention in detail.
도 6은 본 발명의 실시예를 부연 설명하기 위한 도면.6 is a view for explaining an embodiment of the present invention in detail.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
41 : 하부 전극 42 : ZrYO 유전막41: lower electrode 42: ZrYO dielectric film
43 : 상부 전극43: upper electrode
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing techniques, and more particularly, to a method of manufacturing capacitors in semiconductor devices.
최근, 100㎚ 이하의 반도체 소자를 위한 캐패시터 절연막으로 알루미늄산화막(Al2O3), 하프늄산화막/알루미늄산화막(HfO2/Al2O3), 하프늄알루미늄산화막(HfxAlyOz) 및 지르코늄산화막(ZrO2)등의 박막에 대한 연구 및 실제 적용이 이루어지고 있다. Recently, aluminum oxide (Al 2 O 3 ), hafnium oxide / aluminum oxide (HfO 2 / Al 2 O 3 ), hafnium aluminum oxide (Hf x Al y O z ), and zirconium are used as capacitor insulating films for semiconductor devices of 100 nm or less. Research and practical application of thin films such as oxide films (ZrO 2 ) has been made.
도 1은 종래 기술에 따른 반도체 소자의 캐패시터 구조를 도시한 단면도이다.1 is a cross-sectional view showing a capacitor structure of a semiconductor device according to the prior art.
도 1을 참조하면, 하부 전극(11) 상부에 유전막(12)이 형성되고, 유전막(12) 상부에 상부 전극(13)이 형성된다.Referring to FIG. 1, the
하부 전극(11)과 상부 전극(13)은 불순물이 도핑된 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막, Ir막, IrO2막, HfN막, 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성되고, 유전막(12)은 알루미늄산화막, 하프늄산화막/알루미늄산화막의 적층 구조 및 하프늄알루미늄산화막으로 이루어진 그룹에서 선택된 알루미늄산화막을 포함하는 어느 한 물질을 사용한다.The
그러나, 이들 중 알루미늄산화막을 포함하는 하프늄산화막/알루미늄산화막의 적층 구조나 하프늄알루미늄산화막의 경우에는 60㎚급 이하의 DRAM 소자에 적용하기에는 유전율이 낮아 적용에 한계가 있다.However, among these, the laminated structure of the hafnium oxide film / aluminum oxide film including the aluminum oxide film or the hafnium aluminum oxide film has a low dielectric constant to be applied to a DRAM device of 60 nm or less, and thus there is a limitation in application.
또한, 지르코늄산화막의 경우에는 저온에서 안정한 단사정계(Monoclinic) 구조의 경우에는 유전율 측면에서 하프늄산화막 계열에 비하여 장점이 없다.In addition, in the case of zirconium oxide film, monoclinic (Monoclinic) structure stable at low temperature has no advantage in comparison with the hafnium oxide film series in terms of permittivity.
한편, 유전율이 큰 정방정계(Tetragonal) 구조의 경우 유전율 측면에서 매우 유리하지만 고온에서만 안정한 구조이므로 현실적으로 구현하기가 어려운 단점이 있다.On the other hand, the tetragonal structure having a large dielectric constant is very advantageous in terms of dielectric constant, but it is difficult to implement in reality because it is stable only at high temperature.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 지르코늄산화막의 에너지밴드갭은 유지하면서 큐빅 구조 또는 정방정계 구조의 박막을 원자층증착법으로 형성하는데 적합한 반도체 소자의 캐패시터를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a capacitor of a semiconductor device suitable for forming a thin film of cubic or tetragonal structure by atomic layer deposition while maintaining the energy band gap of the zirconium oxide film. There is a purpose.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 반도체 소자의 캐패시터는 하부 전극, 하부 전극 상에 형성된 ZrYO 유전막, 및 상기 ZrYO 유전막 상에 형성된 상부 전극을 제공한다.A capacitor of a semiconductor device of the present invention for achieving the above object provides a lower electrode, a ZrYO dielectric film formed on the lower electrode, and an upper electrode formed on the ZrYO dielectric film.
또한, 본 발명의 반도체 소자의 캐패시터 제조 방법은 하부 전극을 형성하는 단계, 하부 전극 상에 ZrYO 유전막을 형성하는 단계, 및 상기 ZrYO 유전막 상에 상 부 전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing a capacitor of the semiconductor device of the present invention includes forming a lower electrode, forming a ZrYO dielectric film on the lower electrode, and forming an upper electrode on the ZrYO dielectric film.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .
(제1실시예)(First embodiment)
도 2는 본 발명의 실시예를 구현하기 위한 원자층증착법의 개략도이다.2 is a schematic diagram of an atomic layer deposition method for implementing an embodiment of the present invention.
살펴보기에 앞서, 원자층증착법(Atomic Layer Deposition; 이하 ALD)은 공지된 바와 같이, 먼저 소스 가스를 공급하여 기판 표면의 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고, 여분의 물리적 흡착된 소스들은 퍼지 가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응 가스를 공급하여 한 층의 소스와 반응 가스를 화학 반응시켜 원하는 원자층 박막을 증착하고, 여분의 반응 가스는 퍼지 가스를 흘려보내 퍼지 시키는 과정을 한 주기로 하여 박막을 증착한다. 상술한 바와 같은 원자층증착법(ALD)은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써, 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다.Prior to this discussion, Atomic Layer Deposition (ALD), as is known, first supplies a source gas to chemically adsorb a source of one layer on the substrate surface, followed by extra physical adsorption. The sources are purged by flowing purge gas, and then supplying a reaction gas to one layer of the source to chemically react one layer of source with the reaction gas to deposit the desired atomic layer thin film, and the excess reaction gas flows out the purge gas. The thin film is deposited using a cycle of purging. As described above, in the atomic layer deposition method (ALD), by using the surface reaction mechanism (Surface Reaction Mechanism), not only a stable thin film but also a uniform thin film can be obtained.
또한, 소스 가스와 반응 가스를 서로 분리시켜 순차적으로 주입 및 퍼지 시키기 때문에 화학기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.In addition, since the source gas and the reactant gas are separated from each other and sequentially injected and purged, it is known to suppress particle generation by gas phase reaction compared to chemical vapor deposition (CVD).
도 2에 도시된 바와 같이, 원자층증착법을 통해 [지르코늄산화막 증착사이클]과 [이트륨산화막 증착사이클]을 각각 m회 및 n회 반복 진행하여 지르코늄산화막(ZrO2)과 이트륨산화막(Y2O3)이 혼합된 (ZrO2)x(Y2O3)(1-x) 유전막을 형성한다. 이 때, x는 0<x<1의 범위를 갖으며 이하, 지르코늄이트륨산화막은 ZrYO로 나타낸다. 한편, 그래프의 가로축은 시간(time), 세로축은 플로우율(Flow rate)을 나타낸다.As shown in FIG. 2, the zirconium oxide film deposition cycle and the yttrium oxide film deposition cycle were repeatedly performed m and n times, respectively, through atomic layer deposition, to form a zirconium oxide film (ZrO 2 ) and a yttrium oxide film (Y 2 O 3). ) Forms a mixed (ZrO 2 ) x (Y 2 O 3 ) (1-x) dielectric film. At this time, x has a range of 0 <x <1, hereinafter, a zirconium yttrium oxide film is represented by ZrYO. On the other hand, the horizontal axis of the graph represents time and the vertical axis represents the flow rate.
먼저, [지르코늄산화막 증착사이클]은 지르코늄 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.First, the zirconium oxide film deposition cycle includes a unit cycle of zirconium source gas injection (first step), purge gas injection (second step), reactive gas injection (third step), and purge gas injection (fourth step). The atomic layer deposition process, referred to as Cycle, is repeated to form an atomic layer having a desired thickness.
먼저, 지르코늄 소스를 주입하는 제1단계에서 지르코늄 소스(Zr)는, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 및 Zr(OtBu)4의 그룹 중에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼350℃의 기판 온도를 유지하면서 웨이퍼 상에 흡착시킨다.First, in the first step of injecting a zirconium source, the zirconium source Zr is Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 ) ] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd) and Zr (OtBu) 4 using any material selected from the group And it adsorb | sucks on a wafer, maintaining the board | substrate temperature of 200-350 degreeC.
제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스 가스를 챔버로부터 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 Ar을 사용할 수도 있다.The second step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove unreacted zirconium source gas from the chamber. The purge gas uses N 2 as an inert gas and may use Ar.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스로 O3 플로우 시킨다. O3 뿐만 아니라 O2 플라즈마, H2O 및 O3의 그룹에서 선택된 어느 한 물질을 사용할 수 있다.The third step is a reaction gas injection step, in which the O 3 flows into the reaction gas in the deposition chamber. Any material selected from the group of O 3 as well as O 2 plasma, H 2 O and O 3 can be used.
이와 같이 반응 가스를 주입하여 기형성된 지르코늄층과 반응 가스 간의 반응을 유도하여 지르코늄산화막(ZrO2)을 형성한다.As described above, a reaction gas is injected to induce a reaction between the previously formed zirconium layer and the reaction gas to form a zirconium oxide film (ZrO 2 ).
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 반응 가스 및 반응부산물을 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 Ar을 사용할 수도 있다.Subsequently, the fourth step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove unreacted reaction gas and reaction by-products. The purge gas uses N 2 as an inert gas and may use Ar.
계속해서, 지르코늄산화막 상에 이트륨산화막을 형성한다.Subsequently, an yttrium oxide film is formed on the zirconium oxide film.
이트륨산화막은 이트륨 소스 가스 주입(제1단계), 퍼지 가스 주입(제2단계), 반응 가스 주입(제3단계) 및 퍼지 가스 주입(제4단계)을 단위 사이클(1 Cycle)로 하는 원자층 증착 공정을 반복 수행하여 원하는 두께의 원자층을 형성한다.The yttrium oxide film is an atomic layer containing yttrium source gas injection (first step), purge gas injection (second step), reactive gas injection (third step), and purge gas injection (fourth step) in one cycle. The deposition process is repeated to form an atomic layer of desired thickness.
먼저, 이트륨 소스(Y)를 주입하는 제1단계에서, 이트륨 소스(Y)는 Y(n-BuCp)3, Y(hfac)3 및 Y(tmhd)3의 그룹에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼350℃의 기판 온도를 유지하면서 웨이퍼 상에 흡착시킨다.First, in the first step of injecting the yttrium source (Y), the yttrium source (Y) is a precursor of any material selected from the group of Y (n-BuCp) 3 , Y (hfac) 3 and Y (tmhd) 3 And adsorbed onto the wafer while maintaining a substrate temperature of 200 to 350 ° C.
제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 이트륨 소스를 챔버로부터 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 Ar을 사용할 수도 있다.The second step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove the unreacted yttrium source from the chamber. The purge gas uses N 2 as an inert gas and may use Ar.
제3단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스로 O3를 플로우 시킨다. O3 뿐만 아니라, O2 플라즈마, H2O 및 O3의 그룹에서 선택된 어느 한 물질을 사용할 수 있다.The third step is a reaction gas injection step, which flows O 3 into the reaction gas in the deposition chamber. In addition to O 3 , any material selected from the group of O 2 plasma, H 2 O and O 3 can be used.
이와 같이, 반응 가스를 주입하여 기형성된 이트륨층과 반응 가스 간의 반응을 유도하여 이트륨산화막(Y2O3)을 형성한다.As such, the reaction gas is injected to induce a reaction between the previously formed yttrium layer and the reaction gas to form a yttrium oxide film (Y 2 O 3 ).
이어서, 제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 반응 가스 및 반응부산물을 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 Ar을 사용할 수도 있다.Subsequently, the fourth step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove unreacted reaction gas and reaction by-products. The purge gas uses N 2 as an inert gas and may use Ar.
상기한 [지르코늄산화막 증착사이클]과 [이트륨산화막 증착사이클]을 각각 m회 및 n회 비율로 반복 증착하여 30∼300Å 두께의 ZrYO 유전막을 형성하되, ZrYO 유전막 에서 이트륨산화막의 분율이 1∼15% 가 되도록 한다.The zirconium oxide film deposition cycle and the yttrium oxide film deposition cycle were repeatedly deposited at a rate of m times and n times, respectively, to form a ZrYO dielectric film having a thickness of 30 to 300 Å, with a fraction of the yttrium oxide film of 1 to 15% in the ZrYO dielectric film. To be
지르코늄이트륨산화막(ZrYO)을 캐패시터의 유전막으로 채용하여 종래의 하프늄산화막 또는 알루미늄산화막을 유전막으로 채용했을 때와 비교하여 높은 유전율을 얻을 수 있으며, 누설 전류 특성을 개선할 수 있다.By adopting a zirconium yttrium oxide film (ZrYO) as the dielectric film of the capacitor, it is possible to obtain a high dielectric constant and improve the leakage current characteristics compared to when using a conventional hafnium oxide film or aluminum oxide film as a dielectric film.
한편, 지르코늄산화막 상에 형성되는 박막은 이트륨산화막 뿐만 아니라 세륨산화막(CeO2)을 사용할 수 있다.Meanwhile, the thin film formed on the zirconium oxide film may use not only a yttrium oxide film but also a cerium oxide film (CeO 2 ).
(제2실시예)Second Embodiment
도 3은 본 발명의 제2실시예를 설명하기 위한 원자층 증착 개략도이다.3 is an atomic layer deposition schematic for explaining a second embodiment of the present invention.
도3을 참조하면, 지르코늄 소스 주입, 퍼지 가스 주입, 이트륨 소스 주입, 퍼지 가스 주입, 반응 가스 주입 및 퍼지 가스 주입을 단위 사이클(1 Cycle)로 하 는 공정을 반복 수행하여 원하는 두께의 (ZrO2)x(Y2O3)(1-x) 유전막을 형성한다. 이 때, x는 0<x<1범위를 가지며 이하, 지르코늄이트륨산화막은 ZrYO로 나타낸다. 그래프의 가로축은 시간(time), 세로축은 플로우율(Flow rate)을 나타낸다.Referring to FIG. 3, a process of performing zirconium source injection, purge gas injection, yttrium source injection, purge gas injection, reactive gas injection, and purge gas injection in one cycle is repeatedly performed to obtain a desired thickness (ZrO 2). ) x (Y 2 O 3 ) (1-x) to form a dielectric film. At this time, x has a range of 0 <x <1, hereinafter, a zirconium yttrium oxide film is represented by ZrYO. The horizontal axis of the graph represents time, and the vertical axis represents flow rate.
먼저, 1단계는 지르코늄 소스(Zr)를 주입하는 단계로서, 지르코늄 소스(Zr)는, Zr(O-tBu)4, Zr[N(CH3)2]4, Zr[N(C2H5)(CH3)]4, Zr[N(C2H5)2]4, Zr(tmhd)4, Zr(OiC3H7)3(tmhd) 및 Zr(OtBu)4의 그룹 중에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼350℃의 기판 온도를 유지하면서 웨이퍼 상에 흡착시킨다.First, the first step is to inject a zirconium source (Zr), the zirconium source (Zr), Zr (O-tBu) 4 , Zr [N (CH 3 ) 2 ] 4 , Zr [N (C 2 H 5 ) (CH 3 )] 4 , Zr [N (C 2 H 5 ) 2 ] 4 , Zr (tmhd) 4 , Zr (OiC 3 H 7 ) 3 (tmhd) and Zr (OtBu) 4 The material is used as a precursor and adsorbed onto the wafer while maintaining a substrate temperature of 200 to 350 ° C.
제2단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 지르코늄 소스를 챔버로부터 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 N2 뿐만 아니라 Ar을 사용할 수 있다.The second step is a purge gas injection step, which injects a purge gas into the deposition chamber to remove the unreacted zirconium source from the chamber. The purge gas uses N 2 as an inert gas and may use Ar as well as N 2 .
이어서, 3단계는 이트륨 소스(Y)를 주입하는 단계로서, 이트륨 소스(Y)는 Y(n-BuCp)3, Y(hfac)3 및 Y(tmhd)3의 그룹에서 선택된 어느 한 물질을 전구체로 사용하고, 200∼350℃의 기판 온도를 유지하면서 웨이퍼 상에 흡착시킨다.Subsequently, the third step is to inject the yttrium source (Y), the yttrium source (Y) is a precursor of any material selected from the group of Y (n-BuCp) 3 , Y (hfac) 3 and Y (tmhd) 3 It adsorb | sucks on a wafer, maintaining the board | substrate temperature of 200-350 degreeC.
제4단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 티타늄 소스를 챔버로부터 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 N2 뿐만 아니라 Ar을 사용할 수 있다.The fourth step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove the unreacted titanium source from the chamber. The purge gas uses N 2 as an inert gas and may use Ar as well as N 2 .
제5단계는 반응 가스 주입 단계로서, 증착 챔버 내에 반응 가스로 O3를 플 로우 시킨다. O3 뿐만 아니라, O2 플라즈마, H2O 및 O3의 그룹에서 선택된 어느 한 물질을 사용할 수 있다.The fifth step is a reaction gas injection step, which flows O 3 into the reaction gas in the deposition chamber. In addition to O 3 , any material selected from the group of O 2 plasma, H 2 O and O 3 can be used.
이와 같이, 반응 가스를 주입하여 기형성된 소스 가스층과 반응 가스간의 반응을 유도하여 지르코늄이트륨산화막(ZrYO)을 형성한다. In this way, the reaction gas is injected to induce a reaction between the pre-formed source gas layer and the reaction gas to form a zirconium yttrium oxide film (ZrYO).
이어서, 제6단계는 퍼지 가스 주입 단계로서, 증착 챔버 내에 퍼지 가스를 주입하여 미반응 반응 가스 및 반응부산물을 제거한다. 퍼지 가스는 비활성 가스로서 N2를 사용하며 N2 뿐만 아니라 Ar을 사용할 수 있다.Subsequently, the sixth step is a purge gas injection step, in which a purge gas is injected into the deposition chamber to remove the unreacted reaction gas and the reaction byproduct. The purge gas uses N 2 as an inert gas and may use Ar as well as N 2 .
상술한 바와 같이, 지르코늄 소스 공급, 퍼지, 이트륨 소스 공급, 퍼지, 반응가스 공급 및 퍼지를 진행하는 것을 단위 사이클로 한다. 이 때, 단위 사이클을 소정 횟수 반복 진행하여 30∼300Å 두께의 ZrYO 유전막을 형성한다.As described above, the zirconium source supply, purge, yttrium source supply, purge, reaction gas supply, and purge are performed as a unit cycle. At this time, the unit cycle is repeated a predetermined number of times to form a ZrYO dielectric film having a thickness of 30 to 300 kHz.
도 4는 본 발명의 제1 및 제2실시예에 따른 ZrYO 유전막을 적용한 반도체 소자의 캐패시터 구조를 도시한 단면도이다.4 is a cross-sectional view illustrating a capacitor structure of a semiconductor device to which a ZrYO dielectric film according to the first and second embodiments of the present invention is applied.
도 4를 참조하면, 하부 전극(41) 상에 ZrYO 유전막(42)이 형성되고, ZrYO 유전막(42) 상에 상부 전극(43)이 형성된다.Referring to FIG. 4, a
하부 전극(41)은 화학기상증착법, 스퍼터링법, 원자층증착법 및 전기도금법 중에서 선택된 어느 한 방법을 사용하여, 불순물이 도핑된 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막, Ir막, IrO2막, HfN막, 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질로 형성된다.The
이어서, 하부 전극(41) 상의 ZrYO 유전막(42)은 원자층증착법으로 형성되고, 30∼300Å의 두께로 형성된다.Subsequently, the
계속해서, ZrYO 유전막(42)을 결정화하기 위해 열처리를 실시한다. 열처리는 N2, O2, 및 O3 로 이루어진 그룹에서 선택된 어느 한 가스를 사용하여 퍼니스(Furnace)열처리 또는 급속열처리(Rapid Thermal Process; 이하 RTP)와 같은 저온열처리 방법으로 진행되며, 400∼600℃의 온도 범위에서 10∼300초 동안 진행한다. Subsequently, heat treatment is performed to crystallize the
이어서, ZrYO 유전막(42) 상에 상부 전극(43)을 형성한다. 상부 전극(43)은 화학기상증착법, 스퍼터링법, 원자층증착법 및 전기도금법 중에서 선택된 어느 한 방법을 사용하여 불순물이 도핑된 폴리실리콘막, TiN막, Ru막, RuO2막, Pt막, Ir막, IrO2막, HfN막, 및 ZrN막으로 이루어진 그룹에서 선택된 어느 한 물질을 사용한다.Subsequently, an
상부 전극(43)을 형성한 후, 박막의 결정성을 향상시키기 위한 열처리 공정을 진행한다. 열처리는 Ar 또는 N2 분위기에서 진행된다.After the
한편, 지르코늄산화막과 혼합된 이트륨산화막은 세륨산화막(CeO2)으로도 사용할 수 있다.Meanwhile, the yttrium oxide film mixed with the zirconium oxide film may also be used as the cerium oxide film (CeO 2 ).
도면에 도시하지는 않았지만 후속 공정으로 하부 전극(41), ZrYO 유전막(42) 및 상부 전극(43)을 차례로 형성한 후, 캐패시터 소자의 금속계 상부 전극 상에 DRAM의 제조 공정 중 Back-End 공정에서의 열공정 및 큐어링(Curing) 공정, 그 밖의 패키지 공정 및 신뢰성과 관련된 환경 실험(Environment test) 진행 과정에서 습도, 온도 또는 전기적 충격으로부터의 구조적인 안정성을 향상시키기 위한 일종 의 보호막 또는 완충층으로 ALD 방식으로 Al2O3, HfO2, Ta2O5, ZrO2, TiO2와 같은 산화막 또는 TiN과 같은 금속층을 50∼200Å의 두께로 형성하여 MIM 캐패시터를 보호하는 캡핑막을 형성한다. Although not shown in the drawings, the
이트륨산화막은 표1에서와 같이 유전율이 15∼26의 값을 나타내며, 에너지 밴드갭 측면에서는 5.6eV 로 매우 높은 값을 갖고 있기 때문에 유전체로 적용할 수 있다. The yttrium oxide film has a dielectric constant of 15 to 26, as shown in Table 1, and has a very high value of 5.6 eV in terms of energy band gap, and thus can be applied as a dielectric.
뿐만 아니라, 지르코늄산화막에 이트륨산화막을 일정량 첨가할 경우, 고온에서 안정한 큐빅(직육면체구조) 또는 정방정계(정육면체구조) 구조의 형성하고 안정화시키는 역할을 한다.In addition, when a certain amount of yttrium oxide is added to the zirconium oxide film, it functions to form and stabilize a stable cubic (cuboid structure) or tetragonal (cuboid structure) structure at high temperature.
따라서, 본 발명의 제1 및 제2실시예에서는 원자층 단위로 정밀한 조성을 갖도록 하는 원자층증착법을 이용하여 지르코늄산화막에 이트륨산화막을 첨가함으로써, 지르코늄산화막의 에너지밴드갭은 그대로 유지하면서도 유전율이 큰 큐빅 또는 정방정계 구조의 ZrYO 유전막을 형성할 수 있다.Therefore, in the first and second embodiments of the present invention, by adding an yttrium oxide film to the zirconium oxide film using atomic layer deposition to have a precise composition in atomic layer units, the energy band gap of the zirconium oxide film is maintained, while the dielectric constant is large. Alternatively, a ZrYO dielectric film having a tetragonal structure may be formed.
한편, 상기와 같은 구조를 갖는 유전막은 콘케이브(Concave)형 캐패시터 및 실린더형 캐패시터에 적용할 수 있다. Meanwhile, the dielectric film having the above structure may be applied to a concave type capacitor and a cylindrical type capacitor.
한편, ZrYO 유전막에서 이트륨산화막의 분율이 1∼15%가 되도록 한다. 여기서, 이트륨산화막은 정방정계 구조의 안정화제로 사용되는 것은 아니며, 이트륨산화막 자체로 캐패시터의 유전체 역할을 한다.On the other hand, the fraction of the yttrium oxide film in the ZrYO dielectric film is made 1-15%. Here, the yttrium oxide film is not used as a stabilizer of a tetragonal structure, the yttrium oxide film itself serves as a dielectric of the capacitor.
도 5는 본 발명의 실시예를 부연 설명하기 위한 도면이다.5 is a view for explaining an embodiment of the present invention in detail.
도 5를 참조하면, ZrYO 유전막을 적용한 캐패시터의 유전막은, ZrYO 유전막/제2유전막의 순서로 형성된 2중 구조의 유전막(a), ZrYO 유전막/제2유전막/ZrYO 유전막의 순서로 형성된 3중 구조의 유전막(b), ZrYO 유전막/제2유전막/ZrYO 유전막/제2유전막/ZrYO 유전막이 다수번 적층 형성된 다중 구조의 유전막(c)으로 구현할 수 있다.Referring to FIG. 5, the dielectric film of the capacitor to which the ZrYO dielectric film is applied has a triple structure formed in the order of a double structure dielectric film (a) formed in the order of the ZrYO dielectric film / second dielectric film, and the ZrYO dielectric film / second dielectric film / ZrYO dielectric film. The dielectric film (b), the ZrYO dielectric film / the second dielectric film / ZrYO dielectric film / the second dielectric film / ZrYO dielectric film can be implemented as a multi-layer dielectric film (c) formed a plurality of stacked.
즉, ZrYO 유전막을 제1유전막으로 하고, 예컨대, Al2O3를 제2유전막으로 하여 여러층으로 적층하는 구조이다. 이 때, 제2유전막은 반드시 증착해야하는 것은 아니고, ZrYO 유전막으로 유전 특성이 부족할 경우에 증착하는 것으로 ALD로 형성한다. 또한, 제2유전막은 그 종류에 따라서 증착되는 두께가 다르므로 일정 두께를 정의하지 않는다.In other words, a ZrYO dielectric film is used as the first dielectric film, and, for example, Al 2 O 3 is used as the second dielectric film. At this time, the second dielectric film is not necessarily deposited, and is formed of ALD by depositing when the ZrYO dielectric film lacks dielectric properties. In addition, since the thickness of the second dielectric film is different depending on the type, the second dielectric film does not define a predetermined thickness.
제2유전막은, Al2O3막, HfO2막, TiO2막, HfxAlyOz막, Ta2O3막, La2O3막, CeO2막 및 ZrxAlyOz막으로 이루어진 그룹에서 선택된 어느 한 물질을 증착할 수 있다. The second dielectric film is an Al 2 O 3 film, an HfO 2 film, a TiO 2 film, an Hf x Al y O z film, a Ta 2 O 3 film, a La 2 O 3 film, a CeO 2 film, and a Zr x Al y O z film. Any material selected from the group consisting of can be deposited.
도 6은 본 발명의 실시예를 부연 설명하기 위한 도면이다. 제1유전막과 제2유전막이 2중막 구조를 이루는 유전막을 나타낸다. 또한, 2중막 뿐만 아니라, 3중막 및 다중막 구조를 사용할 수 있다.6 is a view for explaining an embodiment of the present invention in detail. The first dielectric film and the second dielectric film represent a dielectric film having a double film structure. In addition to the double film, a triple film and a multi film structure can be used.
ZrYO 유전막(61)/Al2O3막(62a), ZrYO 유전막(61)/HfO2막(62b), ZrYO 유전막(61)/TiO2막(62c), ZrYO 유전막(61)/HfxAlyOz막(62d), ZrYO 유전막(61)/Ta2O3막(62e), ZrYO 유전막(61)/La2O3막(62f), ZrYO 유전막(61)/CeO2막(62g) 및 ZrYO 유전막(61)/ZrxAlyOz막(62h)으로 이루어진 그룹에서 선택된 어느 한 구조의 유전막을 캐패시터의 유전막으로 채용하여 유전율을 향상시킬 수 있다.
상술한 바와 같이, 하부 전극으로 금속계 물질을 증착한 후, 지르코늄산화막 상에 유전 상수 값이 큰 이트륨산화막(ε=15∼26)을 증착하여, 고온에서도 안정한 큐빅 또는 정방정계 구조를 형성하여 열적으로 보다 안정적인 캐패시터의 유전막을 구현할 수 있다.As described above, after depositing a metal material with the lower electrode, a yttrium oxide film having a large dielectric constant value (ε = 15 to 26) is deposited on the zirconium oxide film to form a stable cubic or tetragonal structure even at high temperature, thereby thermally It is possible to implement a more stable dielectric film of the capacitor.
즉, ZrYO 유전막은, 기존에 사용한 원자층증착법에 의하여 지르코늄산화막에 일정량의 이트륨산화막을 첨가하여 큐빅 구조 또는 정방정계(Tetragonal) 구조의 ZrYO 유전막을 형성하고, 이를 DRAM 캐패시터의 유전막으로 적용함으로써 10Å 이하의 등가산화막 및 누설 전류를 확보할 수 있다.That is, the ZrYO dielectric film is formed by adding a predetermined amount of yttrium oxide film to the zirconium oxide film by the atomic layer deposition method used in the past to form a ZrYO dielectric film having a cubic structure or tetragonal structure and applying it as a dielectric film of the DRAM capacitor. The equivalent oxide film and leakage current can be secured.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 지르코늄산화막과 이트륨산화막이 균일하게 섞여있는 지르코늄이트륨산화막을 원자층 증착법으로 형성함으로써, 정방정계(Tetragonal) 또는 큐빅(Cubic) 구조의 유전막을 형성하므로써 유전 특성을 극대화하여 10Å 이하의 등가산화막 값을 요구하는 65㎚급 이하의 DRAM 캐패시터의 형성이 가능하다.The present invention as described above forms a zirconium yttrium oxide film in which a zirconium oxide film and a yttrium oxide film are uniformly mixed by atomic layer deposition, thereby maximizing dielectric properties by forming a dielectric film having a tetragonal or cubic structure, thereby maximizing dielectric properties of 10 Å or less. It is possible to form a DRAM capacitor of 65 nm or less that requires an equivalent oxide film value.
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019677A KR100780650B1 (en) | 2006-02-28 | 2006-02-28 | Capacitor of semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060019677A KR100780650B1 (en) | 2006-02-28 | 2006-02-28 | Capacitor of semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070089521A KR20070089521A (en) | 2007-08-31 |
| KR100780650B1 true KR100780650B1 (en) | 2007-11-29 |
Family
ID=38614504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060019677A Expired - Fee Related KR100780650B1 (en) | 2006-02-28 | 2006-02-28 | Capacitor of semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100780650B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12034036B2 (en) | 2020-11-03 | 2024-07-09 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor apparatus including the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476155B1 (en) | 2010-07-14 | 2013-07-02 | Samsung Electronics Co., Ltd. | Formation of a high-K crystalline dielectric composition |
| CN114480999B (en) * | 2022-01-26 | 2023-06-16 | 西南科技大学 | Ultra-high temperature long-life thermal barrier coating material and preparation method of ultra-high temperature long-life thermal barrier coating |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020094933A (en) * | 2001-06-13 | 2002-12-18 | 닛본 덴기 가부시끼가이샤 | Semiconductor device and method for fabricating the same |
-
2006
- 2006-02-28 KR KR1020060019677A patent/KR100780650B1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020094933A (en) * | 2001-06-13 | 2002-12-18 | 닛본 덴기 가부시끼가이샤 | Semiconductor device and method for fabricating the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12034036B2 (en) | 2020-11-03 | 2024-07-09 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor apparatus including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070089521A (en) | 2007-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100555543B1 (en) | A method of forming a high dielectric film by atomic layer deposition and a method of manufacturing a capacitor having the high dielectric film | |
| US8256077B2 (en) | Method for forming a capacitor dielectric having tetragonal phase | |
| KR100716654B1 (en) | Zirconium oxide film formation method of tetragonal structure and manufacturing method of capacitor provided with the same | |
| KR102521465B1 (en) | Precursor composition for film deposition, deposition method of film and semiconductor device of the same | |
| KR100584996B1 (en) | Capacitor having dielectric film mixed with hafnium oxide and aluminum oxide, and method of manufacturing same | |
| US7888726B2 (en) | Capacitor for semiconductor device | |
| KR20070050163A (en) | Capacitor and method of manufacturing the same | |
| KR100670747B1 (en) | Capacitor Manufacturing Method Of Semiconductor Device | |
| KR100716652B1 (en) | Capacitors with nanocomposite dielectric films and methods for manufacturing the same | |
| US7425761B2 (en) | Method of manufacturing a dielectric film in a capacitor | |
| US7446053B2 (en) | Capacitor with nano-composite dielectric layer and method for fabricating the same | |
| KR100780650B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| KR100716642B1 (en) | Capacitor dielectric film and manufacturing method thereof | |
| KR20090022332A (en) | Capacitor comprising a dielectric film containing strontium and titanium and a method of manufacturing the same | |
| KR101752059B1 (en) | Enhanced Electric Device for MOS Capacitor and Manufacturing Method thereof | |
| KR100753037B1 (en) | Capacitor and Capacitor Manufacturing Method | |
| KR101152390B1 (en) | Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same | |
| KR20070111640A (en) | Semiconductor device and manufacturing method thereof | |
| KR100866305B1 (en) | High dielectric constant metal oxide film, manufacturing method thereof and device comprising same | |
| KR100844956B1 (en) | Semiconductor device comprising a dielectric film comprising a zirconium oxide film and a niobium oxide film, and a manufacturing method thereof | |
| KR100798735B1 (en) | Capacitor and manufacturing method thereof | |
| KR20090045678A (en) | A semiconductor device having a dielectric film comprising a niobium oxide film and an aluminum oxide film, and a manufacturing method thereof | |
| KR100744666B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| KR100971430B1 (en) | Capacitor of semiconductor device and manufacturing method thereof | |
| KR20080102626A (en) | Capacitor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20060228 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070418 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20071019 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071123 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071126 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101025 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |