KR100777365B1 - Method of forming metal wiring - Google Patents
Method of forming metal wiring Download PDFInfo
- Publication number
- KR100777365B1 KR100777365B1 KR1020010030117A KR20010030117A KR100777365B1 KR 100777365 B1 KR100777365 B1 KR 100777365B1 KR 1020010030117 A KR1020010030117 A KR 1020010030117A KR 20010030117 A KR20010030117 A KR 20010030117A KR 100777365 B1 KR100777365 B1 KR 100777365B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- via hole
- oxide film
- dielectric constant
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000000678 plasma activation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract description 4
- 239000003054 catalyst Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 25
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 형성 방법에 관한 것으로, 특히 저 유전 상수 산화막과 산화막 적층 구조의 층간 절연막을 형성하고 비아홀을 형성하는 공정에 있어서, 상기 저 유전 상수 산화막을 평탄화하고 그 상측에 상기 산화막을 형성한 후 양각 경사를 이루면서 상기 산화막과 저 유전 상수 산화막을 선택 식각하여 비아홀을 형성하므로, 상기 비아홀 측벽에 보우잉(Bowing) 현상의 발생을 방지하여 배선 형성용 금속층으로부터 상기 비아홀의 매립 공정이 양호하므로 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.More particularly, the present invention relates to a method of forming a metal wiring, and more particularly, to a method of forming a metal wiring by forming an interlayer insulating film of a low dielectric constant oxide film and an oxide film lamination structure and forming a via hole by flattening the low dielectric constant oxide film and forming the oxide film thereon Since the oxide film and the low dielectric constant oxide film are selectively etched to form a via hole, the occurrence of a bowing phenomenon on the side wall of the via hole is prevented, and the buried process of the via hole from the metal line for wiring formation is good, And the yield and reliability of the catalyst are improved.
Description
도 1a내지 도 1e는 종래 기술에 따른 금속배선 형성 방법을 나타낸 공정 단면도.FIGS. 1A to 1E are process cross-sectional views illustrating a method for forming a metal wiring according to the prior art.
도 2a내지 도 2e는 본 발명의 실시 예에 따른 금속배선 형성 방법을 나타낸 공정 단면도.FIGS. 2A to 2E are cross-sectional views illustrating a method of forming a metal wiring according to an embodiment of the present invention.
< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art
11, 31 : 절연 기판 13, 33 : 제 1 Ti/TiN층11, 31: an
15, 35 : 알루미늄층 17,37 : 제 2 Ti/TiN층15, 35:
19, 39 : 저 유전 상수 산화막 21, 41 : 산화막19, 39: low dielectric
23, 43 : 제 2 감광막 25, 45 : 제 3 Ti/TiN층23, 43: second
27, 47 : 텅스텐층27, 47: tungsten layer
본 발명은 금속배선 형성 방법에 관한 것으로, 특히 저 유전 상수 산화막을 평탄화하고 그 상측에 상기 산화막을 형성한 후 양각 경사를 이루면서 상기 산화막과 저 유전 상수 산화막을 선택 식각하여 비아홀을 형성하여 소자의 수율 및 신뢰 성을 향상시키는 금속배선 형성 방법에 관한 것이다.More particularly, the present invention relates to a method of forming a metal wiring, and more particularly, to a method of forming a via hole by flattening a low dielectric constant oxide film, forming the oxide film on the low dielectric constant oxide film and selectively etching the oxide film and the low dielectric constant oxide film, And a metal wiring forming method for improving reliability.
현재 반도체 칩(Chip) 제조 공정 중에서 다층 금속 배선 형성 시, RC 지연을 최소화시키기 위해 저 유전 상수 산화막을 사용하고 있다.Currently, a low dielectric constant oxide film is used to minimize the RC delay in the formation of multilayer metal wiring in a semiconductor chip manufacturing process.
종래의 금속배선 형성 방법은 도 1a에서와 같이, 금속배선 콘택홀(도시하지 않음)을 갖는 절연 기판(11) 상에 제 1 Ti/TiN층(13), 알루미늄(Al)층(15), 제 2 Ti/TiN층(17) 및 제 1 감광막을 순차적으로 형성한다.1A, a first Ti /
상기 제 1 감광막을 제 1 금속배선이 형성될 부위에만 남도록 선택 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 Ti/TiN층(17), 상기 알루미늄층(15) 및 제 1 Ti/TiN층(13)을 선택 식각하여 Ti/TiN/Al/Ti/TiN 적층 구조의 제 1 금속배선을 형성한 다음, 상기 제 1 감광막을 제거한다.The first photoresist layer is selectively exposed and developed so that the first photoresist layer is left only on a portion where the first metal wiring is to be formed, and then the second Ti /
도 1b에서와 같이, 상기 제 1 금속배선을 포함한 절연 기판(11) 상에 저 유전 상수 산화막(19)과 산화막(21)을 순차적으로 형성한다.1B, a low dielectric
여기서, 상기 저 유전 상수 산화막(19)은 산화막(21)보다 기계적, 화학적으로 약한 구조를 가진다.Here, the low-dielectric
그리고, 화학적 기계 연마 방법을 사용하여 상기 산화막(21)을 평탄화한다.Then, the
도 1c에서와 같이, 상기 평탄화된 산화막(21) 상에 제 2 감광막(23)을 도포하고, 상기 제 2 감광막(23)을 제 1 금속배선 상측의 비아홀이 형성될 부위에만 제거되도록 선택 노광 및 현상한다.1C, the second
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막(23)을 마스크로 상기 산화막(21)과 저 유전 상수 산화막(19)을 선택 식각하여 비아홀을 형성한다.The
여기서 상기 비아홀 형성 공정 시, 상기 저 유전 상수 산화막(19)의 비아홀에 보우잉(Bowing) 현상(A)이 발생된다.Here, in the via hole forming process, a bowing phenomenon (A) is generated in the via hole of the low dielectric constant oxide film (19).
상기 보우잉 현상(A)은 상기 저 유전 상수 산화막(19)이 산화막(21)보다 식각 속도가 빠르기 때문에 발생된다.The bouling phenomenon (A) occurs because the low dielectric constant oxide film (19) is etched faster than the oxide film (21).
즉, 비아홀 형성을 위한 건식각 공정은 비아홀의 방향과 동일한 방향으로 즉 수직한 방향으로 진행되지만 산란에 의해 비아홀의 측면을 식각하기도 하기 때문에, 식각 속도가 빠른 저 유전 상수 산화막(19)이 산화막(21)보다 측면 방향으로 더 빨리 식각되어 보우잉 현상(A)이 발생된다.That is, since the dry etching process for forming the via hole proceeds in the same direction as the via hole, that is, in the vertical direction, but the side surface of the via hole is scattered by scattering, the low dielectric
도 1d에서와 같이, 상기 제 2 감광막(23)을 제거하고, 상기 비아홀을 포함한 전면에 제 3 Ti/TiN층(25)을 형성한다.1D, the second
여기서 상기 제 3 Ti/TiN층(25)의 형성 공정 시, 상기 보우잉 현상(A)이 발생된 부위에는 상기 제 3 Ti/TiN층(25)의 증착 불량(B)이 발생된다.At this time, in the process of forming the third Ti /
도 1e에서와 같이, 상기 제 3 Ti/TiN층(25) 상에 제 2 금속배선층인 텅스텐(W)층(27)을 형성한다.1E, a tungsten (W)
여기서, 상기 제 3 Ti/TiN층(25)이 비아홀 측벽을 따라 형성되어야만 상기 텅스텐층(27)이 비아홀을 매립하기 때문에, 상기 제 3 Ti/TiN층(25)의 증착 불량(B) 발생으로 상기 텅스텐(W)층(27)은 상기 비아홀을 매립하지 못한 부위(H)가 발생한다.If the third Ti / TiN
종래의 금속배선 형성 방법은 저 유전 상수 산화막과 산화막 적층 구조의 층 간 절연막을 형성하고 비아홀을 형성하는 공정에 있어서, 상기 저 유전 상수 산화막의 점착성으로 그 증착 두께가 동일하지 않기 때문에 상기 비아홀 형성을 위한 저 유전 상수 산화막과 산화막의 건식각 공정 시 식각 조건에 대한 최적화가 어려워 보우잉 현상이 발생하므로 후속 공정에 있어서 Ti/TiN층의 증착 불량이 발생하고 배선 형성용 금속층으로부터 상기 비아홀의 매립 공정이 불량하게 진행되어 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.In the conventional metal wiring forming method, since the deposition thickness of the low dielectric constant oxide film is not the same as that of the low dielectric constant oxide film in the process of forming the interlayer insulating film of the low dielectric constant oxide film and the oxide film lamination structure and forming the via hole, The Ti / TiN layer is poorly deposited in the subsequent process, and the buried process of the via hole from the metal layer for forming a wiring line is not performed. And the yield and reliability of the device are deteriorated.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 저 유전 상수 산화막과 산화막 적층 구조의 층간 절연막을 형성하고 비아홀을 형성하는 공정에 있어서, 상기 저 유전 상수 산화막을 평탄화하고 그 상측에 상기 산화막을 형성한 후 양각 경사를 이루면서 상기 산화막과 저 유전 상수 산화막을 선택 식각하여 비아홀을 형성하므로 상기 비아홀 측벽에 보우잉 현상의 발생을 방지하는 금속배선 형성 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the problems described above, and it is an object of the present invention to provide a method of forming a via hole by forming an interlayer insulating film of a low dielectric constant oxide film and an oxide film lamination structure, And forming a via hole by selectively etching the oxide film and the low dielectric constant oxide film while forming a positive inclination, thereby preventing the occurrence of a bouling phenomenon on the side wall of the via hole.
본 발명의 금속배선 형성 방법은 제 1 금속배선 패턴이 형성된 절연 기판 상에 저 유전 상수 절연막을 형성하는 단계, 상기 저 유전 상수 절연막을 평탄화하는 단계, 상기 평탄화된 저 유전 상수 절연막 상에 제 2 절연막을 형성하는 단계, 상기 제 1 금속배선 패턴 상측의 제 2 절연막과 저 유전 상수 절연막을 선택 식각하여 비아홀을 형성하는 단계 및 상기 비아홀을 포함한 전면에 확산 방지막과 금속층을 순차적으로 형성하여 상기 비아홀을 매립하면서 제 2 금속배선을 형성하는 단계 를 포함하여 이루어짐을 특징으로 한다.The metal wiring forming method of the present invention includes the steps of forming a low dielectric constant insulating film on an insulating substrate on which a first metal wiring pattern is formed, planarizing the low dielectric constant insulating film, forming a second insulating film on the planarized low dielectric constant insulating film, Forming a via hole by selectively etching a second insulating film and a low dielectric constant insulating film on the first metal wiring pattern; and forming a diffusion barrier film and a metal layer on the entire surface including the via hole, And forming a second metal interconnection.
상기와 같은 본 발명에 따른 금속배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.FIG. 2 is a cross-sectional view illustrating a metal wiring forming method according to an embodiment of the present invention; FIG.
도 2a내지 도 2e는 본 발명의 실시 예에 따른 금속배선 형성 방법을 나타낸 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of forming a metal line according to an embodiment of the present invention.
본 발명의 실시 예에 따른 금속배선 형성 방법은 도 2a에서와 같이, 금속배선 콘택홀(도시하지 않음)을 갖는 절연 기판(31) 상에 제 1 Ti/TiN층(33), 알루미늄층(35), 제 2 Ti/TiN층(37) 및 제 1 감광막을 순차적으로 형성한다.The method of forming a metal line according to an embodiment of the present invention includes forming a first Ti /
상기 제 1 감광막을 제 1 금속배선이 형성될 부위에만 남도록 선택 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 제 2 Ti/TiN층(37), 상기 알루미늄층(35) 및 제 1 Ti/TiN층(33)을 선택 식각하여 Ti/TiN/Al/Ti/TiN 적층 구조의 제 1 금속배선을 형성한 다음, 상기 제 1 감광막을 제거한다.After selectively exposing and developing the first photoresist layer so that the first photoresist layer remains only on a portion where the first metal wiring is to be formed, the second Ti /
그리고, 상기 제 1 금속배선을 포함한 절연 기판(31) 상에 저 유전 상수 산화막(39)을 회전 도포 방식으로 형성한다.Then, a low-dielectric
도 2b에서와 같이, 상기 저 유전 상수 산화막(39)을 화학적 기계 연마 방법으로 전면 식각하여 평탄화하면서 상기 저 유전 상수 산화막(39)의 잔존 두께를 조절한다.As shown in FIG. 2B, the low dielectric
여기서, 상기 평탄화된 저 유전 상수 산화막(39)의 두께는 후속 공정에서 형성될 비아홀 내부에 텅스텐층이 잘 채워지는 두께의 최대 값보다 작게 한다.
Here, the thickness of the planarized low-k
즉, 상기 평탄화된 저 유전 상수 산화막(39)의 두께가 높으면 상기 저 유전 상수 산화막(39)에서 외부로 발산되는 기체 성분 때문에 후속 공정의 제 3 Ti/TiN층/텅스텐층 증착 공정에서 문제가 발생하고, 그 반대로 상기 평탄화된 저 유전 상수 산화막(39)의 두께가 낮으면 층간절연막 전체의 유전 상수가 너무 높아져 RC 지연이 발생한다.That is, if the thickness of the planarized low-k
도 2c에서와 같이, 상기 평탄화된 저 유전 상수 산화막(39) 상에 산화막(41)을 피이시브이디(Plasma Enhanced Chemical Vapor Deposition : PECVD) 방식으로 형성한다.As shown in FIG. 2C, an
여기서, 상기 저 유전 상수 산화막(39)은 산화막(41)보다 기계적, 화학적으로 약한 구조를 가진다.Here, the low-dielectric
도 2d에서와 같이, 상기 산화막(41) 상에 제 2 감광막(43)을 도포하고, 상기 제 2 감광막(43)을 제 1 금속배선 상측의 비아홀이 형성될 부위에만 제거되도록 선택 노광 및 현상한다.2D, a second
그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막(43)을 마스크로 상기 산화막(41)과 저 유전 상수 산화막(39)을 선택 식각하여 비아홀을 형성한다.The
여기서 상기 비아홀 형성 공정 시, 비아홀의 방향과 동일한 방향 즉 수직한 방향으로 진행되도록 제 1 플라즈마(Plasma) 활성 조건을 설정하여 상기 산화막(41)을 식각하고, 상기 저 유전 상수 산화막(39)을 식각할 직전부터는 양각 경사를 이루면서 비아홀을 형성할 수 있도록 즉 비아홀 측벽에 다량의 폴리머(Polymer)를 증착시켜 비아홀 측벽을 보호하면서 식각하도록 제 2 플라즈마 활성 조건을 설정하여 상기 산화막(41)과 저 유전 상수 산화막(39)을 식각한다.Here, in the via hole forming process, the
이때, 상기 저 유전 상수 산화막(39)을 평탄화 시켰기 때문에 상기 양각 경사를 이루면서 비아홀을 형성할 수 있도록 플라즈마 활성 조건의 전환이 가능하다.At this time, since the low dielectric
그리고, 상기 플라즈마 활성 조건의 전환을 상기 저 유전 상수 산화막(39)과 산화막(41) 사이의 경계면이 아닌, 그 경계면의 약간 위에서 실시하는 이유는 활성 조건의 변화를 경계면의 약간 위에서 미리 실시함으로써 상기 비아홀의 측벽 표면이 부드러운 곡면을 유지할 수 있기 때문이다.The reason why the plasma activation conditions are switched on the interface rather than the interface between the low dielectric
또한, 상기 양각 경사를 이루면서 비아홀을 형성할 수 있는 제 2 플라즈마 활성 조건은 먼저 산화막 식각 시 사용하는 CxFy기체를 활성화시킨 플라즈마에서 y값에 대한 x값의 비율을 높여 양각 경사를 만들 수 있다.Also, the second plasma activation condition that can form the above-mentioned positive inclination while forming the via hole is to increase the ratio of x value to the y value in the plasma in which the C x F y gas used in the oxide etching process is activated, have.
그리고, 수소(H)성분은 폴리머 형성을 촉진하는 경향이 있기 때문에 상기 CxFy기체에 CiHjFk를 첨가하여 플라즈마를 활성화시키면 양각 경사를 이루면서 상기 비아홀의 측벽이 식각되는 것을 방지할 수 있고, 또한 산소(O) 성분은 폴리머 형성을 방해하는 경향이 있어 상기 CxFy기체에 O2를 첨가하여 수직 방향으로 식각이 이루어지도록 플라즈마 활성 조건을 설정한 후 다른 변수들을 고정 시킨 상태에서 첨가된 O2를 줄이면 양각 경사를 갖는 비아홀을 형성할 수 있다.Since the hydrogen (H) component tends to promote polymer formation, when the plasma is activated by adding C i H j F k to the C x F y gas, the sidewall of the via hole is prevented from being etched, And the oxygen (O) component tends to interfere with the polymer formation, so that the plasma activity condition is set so that O 2 is added to the C x F y gas to perform etching in the vertical direction, and then other parameters are fixed reducing the O 2 was added in the state it is possible to form a via hole having an embossed inclined.
상술한 상기 양각 경사를 이루면서 비아홀을 형성할 수 있는 제 2 플라즈마 활성 조건들을 두 가지 이상의 방식을 동시에 사용하여 진행할 수도 있다.The second plasma activation conditions capable of forming a via hole while forming the above-mentioned positive inclination may be performed using two or more methods at the same time.
도 2e에서와 같이, 상기 제 2 감광막(43)을 제거하고, 상기 비아홀을 포함한 전면에 제 3 Ti/TiN층(45)과 텅스텐층(47)을 순차적으로 형성하여 상기 비아홀을 매립하면서 제 2 금속배선을 형성한다.2E, the second
본 발명의 금속배선 형성 방법은 저 유전 상수 산화막과 산화막 적층 구조의 층간 절연막을 형성하고 비아홀을 형성하는 공정에 있어서, 상기 저 유전 상수 산화막을 평탄화하고 그 상측에 상기 산화막을 형성한 후 양각 경사를 이루면서 상기 산화막과 저 유전 상수 산화막을 선택 식각하여 비아홀을 형성하므로, 상기 비아홀 측벽에 보우잉 현상의 발생을 방지하여 배선 형성용 금속층으로부터 상기 비아홀의 매립 공정이 양호하므로 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.The metal wiring forming method of the present invention is a method of forming a low dielectric constant oxide film and an interlayer insulating film of an oxide film lamination structure and forming a via hole in the process of forming a low dielectric constant oxide film by forming an oxide film on the low dielectric constant oxide film, The via hole is formed by selectively etching the oxide film and the low dielectric constant oxide film to prevent the occurrence of a bouling phenomenon on the side wall of the via hole and to improve the yield and reliability of the device due to the good filling process of the via hole from the metal layer for wiring formation It is effective.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030117A KR100777365B1 (en) | 2001-05-30 | 2001-05-30 | Method of forming metal wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010030117A KR100777365B1 (en) | 2001-05-30 | 2001-05-30 | Method of forming metal wiring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020091441A KR20020091441A (en) | 2002-12-06 |
| KR100777365B1 true KR100777365B1 (en) | 2007-11-19 |
Family
ID=27707148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010030117A Expired - Fee Related KR100777365B1 (en) | 2001-05-30 | 2001-05-30 | Method of forming metal wiring |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100777365B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003515A (en) * | 1995-06-30 | 1997-01-28 | 김주용 | Via contact formation method of semiconductor device |
| KR19980020842A (en) * | 1996-09-12 | 1998-06-25 | 문정환 | How to Form Metal Wiring |
| KR19980029055A (en) * | 1996-10-25 | 1998-07-15 | 김영환 | Via hole formation method of semiconductor device |
| KR19990011520A (en) * | 1997-07-24 | 1999-02-18 | 윤종용 | Wiring Structure of Semiconductor Device and Manufacturing Method Thereof |
-
2001
- 2001-05-30 KR KR1020010030117A patent/KR100777365B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003515A (en) * | 1995-06-30 | 1997-01-28 | 김주용 | Via contact formation method of semiconductor device |
| KR19980020842A (en) * | 1996-09-12 | 1998-06-25 | 문정환 | How to Form Metal Wiring |
| KR19980029055A (en) * | 1996-10-25 | 1998-07-15 | 김영환 | Via hole formation method of semiconductor device |
| KR19990011520A (en) * | 1997-07-24 | 1999-02-18 | 윤종용 | Wiring Structure of Semiconductor Device and Manufacturing Method Thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020091441A (en) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100265256B1 (en) | Semiconductor device and fabrication process thereof | |
| US20080174018A1 (en) | Semiconductor device and method for fabricating the same | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| US20040077175A1 (en) | Barc shaping for improved fabrication of dual damascene integrated circuit features | |
| KR100777365B1 (en) | Method of forming metal wiring | |
| JP2001168192A (en) | Method of manufacturing semiconductor device | |
| US6780763B2 (en) | Method for fabricating semiconductor device capable of improving gap-fill property | |
| JPH08181146A (en) | Manufacture of semiconductor device | |
| KR100191708B1 (en) | Forming method for metal wiring in semiconductor device | |
| KR100857989B1 (en) | Metal line formation method of semiconductor device | |
| KR100230733B1 (en) | Method of forming multi-layered metal wiring of semiconductor device | |
| KR101113768B1 (en) | Method for manufacturing semiconductor device using dual damascene process | |
| JP3552526B2 (en) | Method for manufacturing conductor of semiconductor device | |
| KR100568794B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100278995B1 (en) | Method for forming via hole in semiconductor device | |
| KR100562312B1 (en) | Semiconductor device manufacturing method | |
| KR20030002119A (en) | Method for forming via hole by dual damascene process | |
| JP4967207B2 (en) | Manufacturing method of semiconductor device | |
| KR100284139B1 (en) | Tungsten plug formation method of semiconductor device | |
| KR100226786B1 (en) | Method for forming metal interconnection layer of semiconductor device | |
| KR20020096365A (en) | Method for forming a metal line | |
| KR100552835B1 (en) | Metal plug formation method of semiconductor device | |
| KR100414732B1 (en) | Method for forming a metal line | |
| KR100269662B1 (en) | Method for forming conductor plug in semiconductor device | |
| KR100393970B1 (en) | method for forming metal contact semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010530 |
|
| PG1501 | Laying open of application | ||
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20041006 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20060522 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20010530 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070220 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20070704 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20071105 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071112 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071113 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| PG1701 | Publication of correction | ||
| PR1001 | Payment of annual fee |
Payment date: 20101019 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111024 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121022 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131017 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141020 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151019 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20161020 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171020 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181016 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191016 Start annual number: 13 End annual number: 13 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20210823 |