KR100774799B1 - Method and structure of diode-connected MOS transistor - Google Patents
Method and structure of diode-connected MOS transistor Download PDFInfo
- Publication number
- KR100774799B1 KR100774799B1 KR1020060114918A KR20060114918A KR100774799B1 KR 100774799 B1 KR100774799 B1 KR 100774799B1 KR 1020060114918 A KR1020060114918 A KR 1020060114918A KR 20060114918 A KR20060114918 A KR 20060114918A KR 100774799 B1 KR100774799 B1 KR 100774799B1
- Authority
- KR
- South Korea
- Prior art keywords
- diode
- mos transistor
- gate insulating
- connected mos
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 게이트와 드레인 사이의 컨택 저항을 낮출 수 있는 다이오드 연결 MOS 트랜지스터 제조방법 및 구조에 관한 것이다.The present invention relates to a method and structure for fabricating a diode-connected MOS transistor that can lower the contact resistance between the gate and drain.
본 발명의 다이오드 연결 MOS 트랜지스터 제조방법은 활성영역이 구획된 반도체 기판에 게이트 절연막을 형성한 후 사진/식각 공정을 수행하여 드레인 영역에 형성된 게이트 절연막을 제거하는 제1 단계; 폴리실리콘층을 증착하고나서 사진/식각 공정을 수행하여 게이트 전극을 패터닝하는 제2 단계; 상기 게이트 전극을 마스크로 하여 저농도 이온주입 공정을 수행하고나서 스페이서를 형성한 후 고농도 불순물을 이온주입 공정을 수행하여 LDD 구조를 형성하는 제3 단계; 금속층을 증착시키고 어닐링하여 실리사이드를 형성한 후 반응하지 않은 금속층을 제거하는 제4 단계; 그리고 층간절연막을 증착한 후 사진/식각 공정을 수행하여 컨택홀을 패터닝하고나서 금속배선을 형성하는 제5 단계;를 포함하여 이루어진 것을 특징으로 한다.The method of manufacturing a diode-connected MOS transistor of the present invention comprises the steps of: removing a gate insulating film formed in a drain region by performing a photo / etching process after forming a gate insulating film on a semiconductor substrate having an active region defined therein; Depositing a polysilicon layer and then performing a photo / etch process to pattern the gate electrode; A third step of forming a LDD structure by performing a low concentration ion implantation process using the gate electrode as a mask and then forming a spacer and performing a high concentration impurity ion implantation process; Depositing and annealing the metal layer to form a silicide, and then removing the unreacted metal layer; And a fifth step of forming a metal wiring after patterning the contact hole by performing a photo / etching process after depositing the interlayer dielectric layer.
본 발명에 따른 다이오드 연결 MOS 트랜지스터 제조방법 및 구조에 의하면 게이트와 드레인 사이를 컨택 저항 없이 전기적으로 접촉함으로써 다이오드 연결 MOS 트랜지스터의 성능향상을 도모할 수 있는 효과가 있다.According to the method and structure of the diode-connected MOS transistor according to the present invention, there is an effect that the performance of the diode-connected MOS transistor can be improved by electrically contacting the gate and the drain without a contact resistance.
Description
도 1a은 일반적인 다이오드 연결 MOS 트랜지스터의 회로도,1A is a circuit diagram of a typical diode-connected MOS transistor,
도 1b은 일반적인 다이오드 연결 MOS 트랜지스터가 반도체 기판상에 구현된 단면도,1B is a cross-sectional view of a typical diode-connected MOS transistor implemented on a semiconductor substrate;
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법을 설명하기 위한 공정별 단면도,2A to 2G are cross-sectional views of processes for explaining a method of manufacturing a diode-connected MOS transistor according to an embodiment of the present invention;
도 3은 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 구조를 설명하기 위한 단면도.3 is a cross-sectional view illustrating a structure of a diode-connected MOS transistor according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
10 : 반도체 기판 20 : 게이트 절연막10
11 : 소오스 영역 12 : 드레인 영역11
30 : 게이트 전극 40 : 감광막30
50 : 스페이서 60 : 실리사이드50
70 : 층간절연막 80 : 컨택홀70: interlayer insulating film 80: contact hole
90 : 금속배선90: metal wiring
본 발명은 다이오드 연결 MOS 트랜지스터 제조방법 및 구조에 관한 것으로, 더욱 상세하게는 게이트와 드레인 사이의 컨택 저항을 낮출 수 있는 다이오드 연결 MOS 트랜지스터 제조방법 및 구조에 관한 것이다.The present invention relates to a method and a structure for manufacturing a diode-connected MOS transistor, and more particularly, to a method and a structure for manufacturing a diode-connected MOS transistor capable of lowering a contact resistance between a gate and a drain.
일반적으로 다이오드 연결(Diode-connected) MOS 트랜지스터는, 트랜지스터가 언제나 포화 모드(saturation mode)에서 작동하므로, 저항을 구현하고자 사용된다.In general, diode-connected MOS transistors are used to implement resistors since the transistors always operate in saturation mode.
도 1a은 다이오드 연결 MOS 트랜지스터의 회로도이고, 도 1b는 다이오드 연결 MOS 트랜지스터가 반도체 기판상에 구현된 단면도이다.FIG. 1A is a circuit diagram of a diode-connected MOS transistor, and FIG. 1B is a cross-sectional view in which the diode-connected MOS transistor is implemented on a semiconductor substrate.
첨부된 도 1a 또는 도 1b에 도시한 바와 같이, 이러한 구조의 다이오드 연결 MOS 트랜지스터는 다이오드를 손쉽게 구현하고자 할 때나, 또는 Vds > Vgs - Vth 일 경우 항상 포화 모드에서 작동하는 점을 이용하여, 커런트 드라이버(Current Driver)로 이용하고자 할 때 사용될 수 있다.As shown in FIG. 1A or FIG. 1B, diode-connected MOS transistors of this structure can be used to facilitate diode implementation or to always operate in saturation mode when V ds > V gs -V th. It can be used when you want to use it as a current driver.
특히 후자의 경우 항상 게이트(Gate)가 온(On) 상태일 때 작동하므로, MOS 트랜지스터의 스위치 특성 중에 하나인 아이오프(Ioff) 특성은 중요하지 않다. (참고문헌: Behzad Razavi, "Design of Analog CMOS Integrated Circuits", McGraw- Hill, 2001)In particular, since the latter always operates when the gate is on, the I off characteristic, which is one of the switching characteristics of the MOS transistor, is not important. (Reference: Behzad Razavi, "Design of Analog CMOS Integrated Circuits", McGraw- Hill, 2001)
그러나 첨부된 도 1b에 도시한 바와 같이, 상기 다이오드 연결 MOS 트랜지스터를 반도체 소자로 구현하는 경우 반드시 컨택(contact)의 저항 값인 2Rc가 존재하게 되는데, 이는 소자의 RC 지연(RC delay) 등을 초래하는 문제점이 있다. However, as shown in FIG. 1B, when the diode-connected MOS transistor is implemented as a semiconductor device, 2Rc, which is a resistance value of a contact, always exists, which causes an RC delay of the device. There is a problem.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 게이트와 드레인 사이의 컨택을 형성하지 아니하여 컨택 저항을 제거함으로써 트랜지스터의 성능향상을 도모할 수 있는 다이오드 연결 MOS 트랜지스터 제조방법 및 구조를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-described problems, and provides a method and structure for fabricating a diode-connected MOS transistor which can improve the performance of a transistor by removing contact resistance without forming a contact between a gate and a drain. Has its purpose.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 다이오드 연결 MOS 트랜지스터 제조방법은 활성영역이 구획된 반도체 기판에 게이트 절연막을 형성한 후 사진/식각 공정을 수행하여 드레인 영역에 형성된 게이트 절연막을 제거하는 제1 단계; 폴리실리콘층을 증착하고나서 사진/식각 공정을 수행하여 게이트 전극을 패터닝하는 제2 단계; 상기 게이트 전극을 마스크로 하여 저농도 이온주입 공정을 수행하고나서 스페이서를 형성한 후 고농도 불순물을 이온주입 공정을 수행하여 LDD 구조를 형성하는 제3 단계; 금속층을 증착시키고 어닐링하여 실리사이드를 형성한 후 반응하지 않은 금속층을 제거하는 제4 단계; 그리고 층간절연막을 증착한 후 사 진/식각 공정을 수행하여 컨택홀을 패터닝하고나서 금속배선을 형성하는 제5 단계;를 포함하여 이루어진 것을 특징으로 한다.The diode-connected MOS transistor manufacturing method of the present invention for achieving the above object is formed by removing the gate insulating film formed in the drain region by performing a photo / etching process after forming a gate insulating film on a semiconductor substrate partitioned active region Stage 1; Depositing a polysilicon layer and then performing a photo / etch process to pattern the gate electrode; A third step of forming a LDD structure by performing a low concentration ion implantation process using the gate electrode as a mask and then forming a spacer and performing a high concentration impurity ion implantation process; Depositing and annealing the metal layer to form a silicide, and then removing the unreacted metal layer; And a fifth step of forming a metal wiring after patterning the contact hole by performing a photo / etch process after depositing the interlayer insulating film.
또한, 상기 제4 단계는 Ti 또는 Co를 금속층으로 사용하는 것을 특징으로 한다.In addition, the fourth step is characterized by using Ti or Co as a metal layer.
본 발명의 다이오드 연결 MOS 트랜지스터 구조는 P형 또는 N형의 반도체 기판의 활성영역을 가로질려 형성된 게이트 절연막; 상기 게이트 절연막의 일측면의 상기 활성영역에 형성된 소오스 영역; 상기 게이트 절연막의 타측면의 상기 활성영역에 형성된 드레인 영역; 및 상기 게이트 절연막의 상면과 상기 드레인 영역의 상면에 일체로 형성된 게이트 전극;을 포함하여 이루어진 것을 특징으로 한다.The diode-connected MOS transistor structure of the present invention comprises a gate insulating film formed across an active region of a P-type or N-type semiconductor substrate; A source region formed in the active region on one side of the gate insulating layer; A drain region formed in the active region on the other side of the gate insulating layer; And a gate electrode integrally formed on an upper surface of the gate insulating layer and an upper surface of the drain region.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation of the preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법을 설명하기 위한 공정별 단면도이다.2A to 2G are cross-sectional views illustrating processes for manufacturing a diode-connected MOS transistor according to an exemplary embodiment of the present invention.
본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법은 제1 단계 내지 제5 단계를 포함하여 이루어져 있다.The method of manufacturing a diode-connected MOS transistor according to an embodiment of the present invention includes the first to fifth steps.
도 2a 또는 도 2b를 참조하면, 상기 제1 단계는 활성영역이 구획된 반도체 기판(10)에 게이트 절연막(20)을 형성한 후 사진/식각 공정을 수행하여 드레인 영역에 형성된 게이트 절연막을 제거하는 단계이다.Referring to FIG. 2A or 2B, in the first step, the
즉, 첨부된 도 2a는 반도체 기판(10)에 게이트 절연막(20)으로서 실리콘산화 막을 형성한 상태를 보여주고 있으며, 도 2b는 드레인 영역의 표면에 존재하는 상기 실리콘산화막을 선택적으로 제거하기 위한 사진/식각 공정이 완료된 상태를 보여주고 있다.2A shows a state in which a silicon oxide film is formed as a
도 2c 또는 도 2d를 참조하면, 상기 제2 단계는 폴리실리콘층을 증착하고나서 사진/식각 공정을 수행하여 게이트 전극(30)을 패터닝하는 단계이다.Referring to FIG. 2C or 2D, the second step is to pattern the
따라서 종래의 MOS 트랜지스터 제조 공정과는 달리, 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법은 드레인 영역에서 상기 폴리실리콘이 반도체 기판(10)에 직접 접촉하는 구조를 형성하게 된다.Therefore, unlike the conventional MOS transistor manufacturing process, the diode-connected MOS transistor manufacturing method according to an embodiment of the present invention forms a structure in which the polysilicon directly in contact with the
도 2e를 참조하면, 상기 제3 단계는 상기 게이트 전극(30)을 마스크로 하여 저농도 이온주입 공정을 수행하고나서 스페이서(spacer)(50)를 형성한 후 고농도 불순물을 이온주입 공정을 수행하여 LDD(lightly doped drain) 구조를 형성하는 단계이다.Referring to FIG. 2E, in the third step, a low concentration ion implantation process is performed using the
상기 스페이서의 막질로 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)을 사용할 수 있다. 만약 후속 공정에서 실리사이드 재료로서 TiSix를 사용할 경우 Ti가 SiO2와 반응하여 게이트 전극과 소스/드레인 사이에 쇼트(short)가 발생하는 것을 방지하기 위해 Ti와 반응하지 않는 실리콘질화막을 스페이서의 막질로 사용하는 것이 바람직하다.A silicon oxide film (SiO 2 ) or a silicon nitride film (SiN) may be used as the film quality of the spacer. If TiSi x is used as a silicide material in a subsequent process, a silicon nitride film that does not react with Ti is used as a spacer to prevent the Ti from reacting with SiO 2 to generate a short between the gate electrode and the source / drain. It is preferable to use.
도 2f를 참조하면, 상기 제4 단계는 금속층을 증착시키고 어닐링(annealing)하여 실리사이드(silicide)(60)를 형성한 후 반응하지 않은 금속층을 제거하는 단 계이다.Referring to FIG. 2F, the fourth step is a step of depositing and annealing a metal layer to form a
이 단계에서 사용되는 금속층(도시되지 않음)으로는 Ni, Co, Pt, 또는 Ti 등을 사용하는 것이 바람직하며, Ti 등을 사용하는 경우 어닐링 온도는 750℃ 내외로 진행하는 것이 일반적이다. 이후 실리콘과 반응하지 않은 금속층을 습식식각 방식으로 제거하면, 첨부된 도 2f에 도시한 바와 같은 살리사이드(self aligned silicide) 구조가 형성된다.As the metal layer (not shown) used in this step, it is preferable to use Ni, Co, Pt, or Ti, and when using Ti or the like, the annealing temperature generally proceeds to about 750 ° C. Subsequently, when the metal layer which has not reacted with silicon is removed by wet etching, a self aligned silicide structure is formed as shown in FIG. 2F.
도 2g를 참조하면, 상기 제5 단계는 층간절연막(70)을 증착한 후 사진/식각 공정을 수행하여 컨택홀(80)을 패터닝하고나서 금속배선(90)을 형성하는 단계이다. 이 단계에서 종래의 드레인 영역으로 전기적 접촉을 위한 콘택홀의 형성 및 금속 배선이 필요하지 않게 된다. Referring to FIG. 2G, the fifth step is to deposit the
따라서 제1 금속 배선층(Metal 1 Layer)의 패턴 밀도(Pattern Density)를 감소하는 추가적인 효과가 있으며, 이는 결과적으로 디펙트(Defect)에 의한 불량(Failure), 예를 들어 배선 브리지(Metal Bridge)를 감소하는 효과를 기대할 수 있다. 또한 드레인 영역에 형성되는 콘택홀의 제거에 따른 콘택 불량(contact failure) 감소 효과도 예상된다.Therefore, there is an additional effect of reducing the pattern density of the first metal wiring layer (Metal 1 Layer), which results in a failure due to defects, for example, a metal bridge. A decreasing effect can be expected. In addition, an effect of reducing contact failure due to the removal of the contact hole formed in the drain region is also expected.
첨부된 도 2g에 도시한 바와 같이, 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법에 의한 다이오드 연결 MOS 트랜지스터는 드레인 영역의 게이트절연막 제거 및 게이트 전극과 드레인 영역을 직접 연결하는 폴리실리콘층에 의하여 게이트와 드레인 사이를 컨택 저항 없이 전기적으로 접촉함으로써 다이오드 연결 MOS 트랜지스터의 성능향상을 도모할 수 있는 것이다.As shown in FIG. 2G, a diode-connected MOS transistor according to a method of manufacturing a diode-connected MOS transistor according to an embodiment of the present invention includes a polysilicon layer which directly removes a gate insulating film from a drain region and directly connects a gate electrode and a drain region. By the electrical contact between the gate and the drain without a contact resistor, the performance of the diode-connected MOS transistor can be improved.
본 발명의 다른 일실시예에 따른 다이오드 연결 MOS 트랜지스터 제조방법에서 상기 제4 단계는 Ti 또는 Co를 금속층으로 사용하는 것이 바람직하다.In the method of manufacturing a diode-connected MOS transistor according to another embodiment of the present invention, the fourth step preferably uses Ti or Co as a metal layer.
도 3은 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 구조를 설명하기 위한 단면도이다.3 is a cross-sectional view illustrating a structure of a diode-connected MOS transistor according to an embodiment of the present invention.
본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 구조는 게이트 절연막(20), 소오스 영역(11), 드레인 영역(12) 및 게이트 전극(30)을 포함하여 이루어져 있다.The diode-connected MOS transistor structure according to the embodiment of the present invention includes a gate
상기 게이트 절연막(20)은 P형 또는 N형의 반도체 기판의 활성영역을 가로질려 형성된 절연막이다. 또한 상기 소오스 영역(11)은 상기 게이트 절연막(20)의 일측면을 이루는 상기 활성영역의 일부분이다. 또한 상기 드레인 영역(12)은 상기 게이트 절연막(20)의 타측면을 이루는 상기 활성영역의 일부분이다.The
상기 게이트 전극(30)은 상기 게이트 절연막(20)의 상면과 상기 드레인 영역의 상면에 일체로 형성된 전도성 막으로 이루어진 것이다.The
따라서 본 발명의 일실시예에 따른 다이오드 연결 MOS 트랜지스터 구조는 게이트와 드레인 사이를 컨택 저항 없이 전기적으로 접촉함으로써 컨택 저항을 낮추게 되어 RC 지연이 감소하게 되므로 다이오드 연결 MOS 트랜지스터의 성능향상을 도모할 수 있는 것이다.Therefore, the diode-connected MOS transistor structure according to an embodiment of the present invention lowers the contact resistance by electrically contacting the gate and the drain without the contact resistor, thereby reducing the RC delay, thereby improving performance of the diode-connected MOS transistor. will be.
본 발명은 상기 실시 예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하 는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.It is apparent to those skilled in the art that the present invention may be practiced in various ways without departing from the spirit and scope of the present invention without departing from the spirit and scope of the present invention. It is.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 다이오드 연결 MOS 트랜지스터 제조방법 및 구조에 의하면 게이트와 드레인 사이를 컨택 저항 없이 전기적으로 접촉함으로써 다이오드 연결 MOS 트랜지스터의 성능향상을 도모할 수 있는 효과가 있다.As described in detail above, the method and structure of the diode-connected MOS transistor according to the present invention has the effect of improving the performance of the diode-connected MOS transistor by electrically contacting the gate and the drain without a contact resistor.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060114918A KR100774799B1 (en) | 2006-11-21 | 2006-11-21 | Method and structure of diode-connected MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060114918A KR100774799B1 (en) | 2006-11-21 | 2006-11-21 | Method and structure of diode-connected MOS transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100774799B1 true KR100774799B1 (en) | 2007-11-07 |
Family
ID=39061438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060114918A Expired - Fee Related KR100774799B1 (en) | 2006-11-21 | 2006-11-21 | Method and structure of diode-connected MOS transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100774799B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774184A (en) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | Manufacture of schottky gate field-effect transistor |
| JPH11103050A (en) | 1997-09-29 | 1999-04-13 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| KR20000039155A (en) * | 1998-12-11 | 2000-07-05 | 김영환 | Electrostatic discharge protection transistor and fabrication method thereof |
-
2006
- 2006-11-21 KR KR1020060114918A patent/KR100774799B1/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774184A (en) * | 1993-09-06 | 1995-03-17 | Toshiba Corp | Manufacture of schottky gate field-effect transistor |
| JPH11103050A (en) | 1997-09-29 | 1999-04-13 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
| KR20000039155A (en) * | 1998-12-11 | 2000-07-05 | 김영환 | Electrostatic discharge protection transistor and fabrication method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459383B2 (en) | Fabricating method of gate structure | |
| TW523929B (en) | Semiconductor device and method of manufacturing the same | |
| KR101316190B1 (en) | A semiconductor integrated circuit device and a manufacturing method for the same | |
| JP3125726B2 (en) | Method for manufacturing semiconductor device | |
| JPH08330511A (en) | Semiconductor device and manufacturing method thereof | |
| US6630718B1 (en) | Transistor gate and local interconnect | |
| US6677660B1 (en) | Semiconductor device having silicide film | |
| US20070296054A1 (en) | Fuse with silicon nitride removed from fuse surface in cutting region | |
| KR100774799B1 (en) | Method and structure of diode-connected MOS transistor | |
| KR100550345B1 (en) | Method for forming silicide film of semiconductor device | |
| KR100625389B1 (en) | Manufacturing method of semiconductor device | |
| KR100713927B1 (en) | Manufacturing method of semiconductor device | |
| KR100273314B1 (en) | Semiconductor device manufacturing method | |
| KR100504196B1 (en) | Method for fabricating of semiconductor memory device | |
| KR100596879B1 (en) | Poly resist formation method of semiconductor device | |
| KR100546723B1 (en) | Polyresist Formation Method of Semiconductor Device | |
| JP2006186180A (en) | Semiconductor device and manufacturing method thereof | |
| KR100292052B1 (en) | Manufacturing method of semiconductor device | |
| KR100953334B1 (en) | Manufacturing Method of Semiconductor Device | |
| JPS6229169A (en) | Manufacture of mos semiconductor device | |
| KR100444720B1 (en) | Method for manufacturing salicide layer of semiconductor device | |
| KR20060113300A (en) | Manufacturing method of semiconductor device | |
| KR20050029876A (en) | Method for fabricating salicide in semiconductor device | |
| KR20040008711A (en) | Method for fabricating gate electrode in semiconductor device | |
| KR20010058939A (en) | Manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20061121 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070927 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20071101 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20071101 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20101026 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111020 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |