[go: up one dir, main page]

KR100773242B1 - Manufacturing Method of Semiconductor Device - Google Patents

Manufacturing Method of Semiconductor Device Download PDF

Info

Publication number
KR100773242B1
KR100773242B1 KR1020060134240A KR20060134240A KR100773242B1 KR 100773242 B1 KR100773242 B1 KR 100773242B1 KR 1020060134240 A KR1020060134240 A KR 1020060134240A KR 20060134240 A KR20060134240 A KR 20060134240A KR 100773242 B1 KR100773242 B1 KR 100773242B1
Authority
KR
South Korea
Prior art keywords
active region
forming
semiconductor device
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060134240A
Other languages
Korean (ko)
Inventor
윤준구
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060134240A priority Critical patent/KR100773242B1/en
Application granted granted Critical
Publication of KR100773242B1 publication Critical patent/KR100773242B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 소자의 제조 방법이 개시되어 있다. 반도체 소자의 제조 방법은 액티브 영역 및 액티브 영역의 주변에 배치된 에지 영역을 갖는 반도체 기판의 액티브 영역에 예비 반도체 소자를 형성하는 단계, 상기 액티브 영역을 덮는 포토레지스트 필름을 형성하여 상기 에지 영역을 노출하는 단계, 상기 포토레지스트 필름을 식각 마스크로 이용하여 상기 예비 반도체 소자를 형성하는 도중 상기 에지 영역에 남겨진 잔류막들을 순차적으로 제거하는 단계, 상기 액티브 영역으로부터 상기 포토레지스트 필름을 제거하는 단계 및 예비 반도체 소자에 살리사이드를 형성하는 단계를 포함한다.A method for manufacturing a semiconductor device is disclosed. A method of manufacturing a semiconductor device includes forming a preliminary semiconductor device in an active region of a semiconductor substrate having an active region and an edge region disposed around the active region, and forming a photoresist film covering the active region to expose the edge region. Sequentially removing residual films remaining in the edge region during the formation of the preliminary semiconductor element by using the photoresist film as an etching mask, removing the photoresist film from the active region, and preliminary semiconductor Forming a salicide in the device.

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTRUING SEMICONDUCTOR DEVICE}Method of manufacturing a semiconductor device {METHOD OF MANUFACTRUING SEMICONDUCTOR DEVICE}

도 1은 반도체 기판에 게이트 절연막 패턴, 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view illustrating a gate insulating film pattern and a polysilicon pattern formed on a semiconductor substrate.

도 2는 도 1에 도시된 게이트 주변에 저농도 소오스/드레인들을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of low concentration source / drain around the gate shown in FIG. 1.

도 3은 도 2에 도시된 게이트에 게이트 스페이서를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating a gate spacer formed on the gate illustrated in FIG. 2.

도 4는 도 3에 도시된 반도체 기판에 고농도 소오스/드레인을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a high concentration source / drain on the semiconductor substrate of FIG. 3.

도 5는 도 4에 도시된 액티브 영역을 덮는 포토레지스트 패턴을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a photoresist pattern covering the active region illustrated in FIG. 4.

도 6은 도 5에 도시된 에지 영역의 잔류막을 제거한 후 실리사이드 금속을 반도체 기판상에 증착한 것을 도시한 단면도이다.FIG. 6 is a cross-sectional view of depositing a silicide metal on a semiconductor substrate after removing the residual film of the edge region illustrated in FIG. 5.

본 발명은 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device.

최근 들어, 반도체 소자의 기술 개발에 따라서 반도체 소자의 성능이 급격히 개선되고 있다. 특히 MOS 형 반도체 소자는 반도체 소자의 성능을 개선하기 위해 더욱 미세화되고 있으며, 이 미세화에 따라서 게이트 전극의 게이트 길이, 즉, 채널 폭의 감소가 발생 되고, 소오스/드레인 불순물 확산 영역의 접합 깊이가 얕아지고 있다. 이 결과 게이트 전극 및 소오스/드레인의 면적 저항(sheet resistances)이 증가되고 있다.In recent years, with the development of technology of semiconductor devices, the performance of semiconductor devices has been rapidly improved. In particular, the MOS semiconductor device has been further miniaturized to improve the performance of the semiconductor device. As a result of this miniaturization, the gate length of the gate electrode, that is, the channel width is reduced, and the junction depth of the source / drain impurity diffusion region is shallow. ought. As a result, sheet resistances of the gate electrode and the source / drain are increased.

최근에는, 반도체 소자의 미세화에 따른 게이트 전극, 소오스/드레인의 저항을 감소시키기 위해서 게이트 전극, 소오스/드레인에 살리사이드(self aligned silicide, SAL)를 형성하여 게이트 전극, 소오스/드레인의 저항 증가를 방지하고 있다.Recently, in order to reduce the resistance of the gate electrode and the source / drain due to the miniaturization of the semiconductor device, a salicide (SAL) is formed on the gate electrode and the source / drain to increase resistance of the gate electrode and the source / drain. It is preventing.

그러나, 반도체 소자를 제조한 후 게이트 전극, 소오스/드레인에 살리사이드를 형성할 때 웨이퍼의 에지 부분에 잔류된 잔류막으로 인해 살리사이드 공정 중 치명적인 불량이 빈번하게 발생 되는 문제점을 갖는다.However, when the salicide is formed on the gate electrode and the source / drain after fabricating the semiconductor device, a fatal defect is frequently generated during the salicide process due to the residual film remaining at the edge of the wafer.

본 발명의 목적을 구현하기 위해서 본 발명은 반도체 소자를 제조한 후 반도체 소자의 게이트, 소오스/드레인에 살리사이드를 형성하기 이전에 웨이퍼의 에지 부분에 잔류된 잔류막을 제거한 후 살리사이드를 형성하여 살리사이드 공정 중 잔류막에 의한 공정 불량을 방지하는 반도체 소자의 제조 방법을 제공한다.In order to realize the object of the present invention, the present invention removes the residual film remaining on the edge portion of the wafer after forming the salicide in the gate, source / drain of the semiconductor element after fabricating the semiconductor device, and then forming the salicide Provided is a method of manufacturing a semiconductor device that prevents process defects caused by a residual film during side processes.

본 발명의 목적을 구현하기 위한 반도체 소자의 제조 방법은 액티브 영역 및 액티브 영역의 주변에 배치된 에지 영역을 갖는 반도체 기판의 액티브 영역에 예비 반도체 소자를 형성하는 단계, 상기 액티브 영역을 덮는 포토레지스트 필름을 형성하여 상기 에지 영역을 노출하는 단계, 상기 포토레지스트 필름을 식각 마스크로 이용하여 상기 예비 반도체 소자를 형성하는 도중 상기 에지 영역에 남겨진 잔류막들을 순차적으로 제거하는 단계, 상기 액티브 영역으로부터 상기 포토레지스트 필름을 제거하는 단계 및 예비 반도체 소자에 살리사이드를 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device for realizing an object of the present invention includes forming a preliminary semiconductor device in an active region of a semiconductor substrate having an active region and an edge region disposed around the active region, the photoresist film covering the active region. Exposing the edge region by sequentially forming the photoresist film; and sequentially removing residual films remaining in the edge region during the formation of the preliminary semiconductor device by using the photoresist film as an etching mask, and the photoresist from the active region. Removing the film and forming a salicide in the preliminary semiconductor device.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 소자의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a method of manufacturing a semiconductor device in accordance with embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments, and has ordinary skill in the art. It will be apparent to those skilled in the art that the present invention may be embodied in various other forms without departing from the spirit of the invention.

도 1 내지 도 6은 본 발명의 일실시예에 의한 반도체 소자의 제조 방법을 도시한 단면도들이다.1 to 6 are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 1은 반도체 기판에 게이트 절연막 패턴, 폴리실리콘 패턴을 형성한 것을 도시한 단면도이다.1 is a cross-sectional view illustrating a gate insulating film pattern and a polysilicon pattern formed on a semiconductor substrate.

도 1을 참조하면, 액티브 영역(active region, AR) 및 액티브 영역(AR)의 주변에 배치된 에지 영역(edge region, ER)을 갖는 반도체 기판(10) 중 액티브 영역(AR)에는 소자 분리 패턴(5)이 형성된다.Referring to FIG. 1, a device isolation pattern is formed in an active region AR of the semiconductor substrate 10 having an active region AR and an edge region ER disposed around the active region AR. (5) is formed.

소자 분리 패턴(5)을 형성하기 위해서, 반도체 기판(10)에는 트랜치(3)가 형성되고, 트랜치(3) 내부에 산화물을 채워 넣어 소자 분리 패턴(5)이 형성된다.In order to form the device isolation pattern 5, a trench 3 is formed in the semiconductor substrate 10, and the device isolation pattern 5 is formed by filling an oxide in the trench 3.

소자 분리 패턴(5)이 형성된 후, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER) 상에는 전면적에 걸쳐 게이트 절연막(미도시)이 형성된다. 본 실시예에서, 게이트 절연막은 반도체 기판(10)을 산화시켜 형성될 수 있다.After the device isolation pattern 5 is formed, a gate insulating film (not shown) is formed over the active area AR and the edge area ER of the semiconductor substrate 10 over the entire area. In this embodiment, the gate insulating film may be formed by oxidizing the semiconductor substrate 10.

게이트 절연막이 형성된 후, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER) 상에는 게이트 절연막을 덮는 폴리실리콘층(미도시)이 형성된다.After the gate insulating layer is formed, a polysilicon layer (not shown) covering the gate insulating layer is formed on the active region AR and the edge region ER of the semiconductor substrate 10.

게이트 절연막 상에 폴리실리콘층이 형성된 후, 폴리실리콘층 상에는 전면적에 걸쳐 포토레지스트 필름이 배치되고, 포토레지스트 필름은 노광 공정 및 현상 공정에 의하여 패터닝 되어 폴리실리콘층 상에는 포토레지스트 패턴이 배치된다.After the polysilicon layer is formed on the gate insulating film, a photoresist film is disposed over the entire surface of the polysilicon layer, the photoresist film is patterned by an exposure process and a developing process, and a photoresist pattern is disposed on the polysilicon layer.

폴리실리콘층 상에 포토레지스트 패턴이 배치된 후, 폴리실리콘층 및 게이트 절연막은 포토레지스트 패턴을 식각 마스크로 이용하여 패터닝 되어, 반도체 기판(10)의 액티브 영역(AR) 상에는 게이트(20)가 형성된다.After the photoresist pattern is disposed on the polysilicon layer, the polysilicon layer and the gate insulating layer are patterned by using the photoresist pattern as an etching mask, so that the gate 20 is formed on the active region AR of the semiconductor substrate 10. do.

반면, 반도체 기판(10)의 에지 영역(ER)에는 게이트 산화막 및 폴리 실리콘층의 일부인 잔류막(23)들이 그대로 남아 있게 된다.On the other hand, in the edge region ER of the semiconductor substrate 10, the remaining films 23 which are part of the gate oxide film and the polysilicon layer remain.

도 2는 도 1에 도시된 게이트 주변에 저농도 소오스/드레인들을 형성한 것을 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating the formation of low concentration source / drain around the gate shown in FIG. 1.

도 2를 참조하면, 반도체 기판(10)에는 게이트(30)를 이온주입 마스크로 이용하여 불순물이 주입되어, 게이트(30)의 주변에는 저농도 소오스(32) 및 저농도 드레인(34)이 형성된다.2, impurities are implanted into the semiconductor substrate 10 using the gate 30 as an ion implantation mask, and a low concentration source 32 and a low concentration drain 34 are formed around the gate 30.

도 3은 도 2에 도시된 게이트에 게이트 스페이서를 형성한 것을 도시한 단면도이다.3 is a cross-sectional view illustrating a gate spacer formed on the gate illustrated in FIG. 2.

도 3을 참조하면, 반도체 기판(10)에 저농도 소오스(32) 및 저농도 드레인(34)이 각각 형성된 후, 반도체 기판(10)에는 게이트(30)를 덮는 절연막(미도시)이 형성된다. 본 실시예에서, 절연막은 질화막(SiNx)일 수 있다. 이와 다르게, 절연막은 산화막(SiO2)일 수 있다. 이와 다르게, 절연막은 산화막 및 질화막이 교대로 배치된 구조를 가질 수 있다.Referring to FIG. 3, after the low concentration source 32 and the low concentration drain 34 are formed on the semiconductor substrate 10, an insulating film (not shown) covering the gate 30 is formed on the semiconductor substrate 10. In this embodiment, the insulating film may be a nitride film SiNx. Alternatively, the insulating film may be an oxide film SiO2. Alternatively, the insulating film may have a structure in which an oxide film and a nitride film are alternately arranged.

반도체 기판(10)에는 게이트(30)를 덮는 질화막이 형성된다.The nitride film covering the gate 30 is formed on the semiconductor substrate 10.

게이트(30)를 덮는 질화막은 에치 백 식각되고, 이 결과 게이트(30)의 측면에는 게이트 스페이서(38)가 형성된다.The nitride film covering the gate 30 is etched back etched, and as a result, a gate spacer 38 is formed on the side surface of the gate 30.

한편, 반도체 기판(10)의 에지 영역(ER)에는 질화막의 일부인 잔류막(39)이 다시 형성된다.On the other hand, the remaining film 39 which is a part of the nitride film is formed again in the edge region ER of the semiconductor substrate 10.

도 4는 도 3에 도시된 반도체 기판에 고농도 소오스/드레인을 형성한 것을 도시한 단면도이다.4 is a cross-sectional view illustrating the formation of a high concentration source / drain on the semiconductor substrate of FIG. 3.

도 4를 참조하면, 게이트 스페이서(38)를 이온주입 마스크로 이용하여 반도체 기판(10)에는 고농도로 불순물들이 이온주입되어 반도체 기판(10)에는 고농도 소오스(33) 및 고농도 드레인(35)가 형성되어 반도체 기판(10) 상에는 살리사이드가 형성되지 않은 예비 반도체 소자(60)가 제조된다. 이후, 예비 반도체 소자(60)에는 살리사이드가 형성될 수 있다.Referring to FIG. 4, impurities are implanted at high concentration into the semiconductor substrate 10 using the gate spacer 38 as an ion implantation mask to form a high concentration source 33 and a high concentration drain 35 on the semiconductor substrate 10. As a result, a preliminary semiconductor element 60 in which salicide is not formed on the semiconductor substrate 10 is manufactured. Thereafter, salicide may be formed in the preliminary semiconductor device 60.

도 5는 도 4에 도시된 액티브 영역을 덮는 포토레지스트 패턴을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a photoresist pattern covering the active region illustrated in FIG. 4.

도 5를 참조하면, 본 실시예에서는 반도체 기판(10)에 형성된 예비 반도체 소자(60)에 살리사이드를 형성하기 이전에 반도체 기판(10)의 에지 영역(ER)에 배치된 잔류막(39, 23)들을 먼저 제거한다. 이때, 잔류막(39,23)들을 제거하지 않을 경우, 잔류막(39,23)들이 예비 반도체 소자(60)에 살리사이드를 형성하는 공정 중 불량이 유발된다.Referring to FIG. 5, in the present embodiment, the remaining film 39 disposed in the edge region ER of the semiconductor substrate 10 before the salicide is formed in the preliminary semiconductor element 60 formed on the semiconductor substrate 10. 23) Remove them first. In this case, if the remaining films 39 and 23 are not removed, defects may occur during the process of forming the salicide in the preliminary semiconductor device 60.

이를 위해서, 본 실시예에서는 예비 반도체 소자(60)들이 형성된 액티브 영역(AR)을 포토레지스트 패턴(70)으로 덮어 반도체 기판(10)의 에지 영역(ER)을 노출시킨다.To this end, in the present embodiment, the active region AR in which the preliminary semiconductor elements 60 are formed is covered with the photoresist pattern 70 to expose the edge region ER of the semiconductor substrate 10.

이후, 반도체 기판(10)의 에지 영역(ER)에 배치된 잔류막(39)인 질화막을 먼저 습식 또는 건식 식각 공정을 통해 제거한다.Thereafter, the nitride film, which is the remaining film 39 disposed in the edge region ER of the semiconductor substrate 10, is first removed through a wet or dry etching process.

에지 영역(ER)에 배치된 잔류막(39)인 질화막을 먼저 제거한 후, 질화막 하부에 배치된 폴리실리콘층 및 게이트 산화막으로 이루어진 잔류막(23)을 다시 습식 또는 건식 식각 공정을 통해 에지 영역(ER)로부터 완전히 제거한다.After the nitride film, which is the residual film 39 disposed on the edge region ER, is first removed, the residual film 23 including the polysilicon layer and the gate oxide film disposed under the nitride film is removed again through a wet or dry etching process. Complete removal from ER).

도 6은 도 5에 도시된 에지 영역의 잔류막을 제거한 후 실리사이드 금속을 반도체 기판 상에 증착한 것을 도시한 단면도이다.FIG. 6 is a cross-sectional view illustrating that a silicide metal is deposited on a semiconductor substrate after removing the residual film of the edge region illustrated in FIG. 5.

도 6을 참조하면, 반도체 기판(10)의 액티브 영역(AR) 및 에지 영역(ER)에는 실리사이드 금속, 예를 들면, 텅스텐막, 티타늄막 또는 니켈막이 증착된 후, 열처리되어 고농도 소오스(33), 게이트 구조물(20) 및 고농도 드레인(35)의 상면에는 각각 실리사이드(100)가 형성된다. Referring to FIG. 6, a silicide metal, for example, a tungsten film, a titanium film, or a nickel film is deposited on the active region AR and the edge region ER of the semiconductor substrate 10, and then heat treated to form a high concentration source 33. The silicide 100 is formed on the top surfaces of the gate structure 20 and the high concentration drain 35, respectively.

한편, 에지 영역(ER)의 상면에 배치된 실리사이드 금속은 실리콘과 반응하지 않기 때문에 에지 영역(ER)에서는 실리사이드가 형성되지 않게 된다. 이후, 실리사 이드가 형성되지 않은 실리사이드 금속은 반도체 기판(10)으로부터 제거되어 반도체 소자(110)가 제조된다.On the other hand, since the silicide metal disposed on the upper surface of the edge region ER does not react with silicon, no silicide is formed in the edge region ER. Subsequently, the silicide metal on which silicide is not formed is removed from the semiconductor substrate 10 to manufacture the semiconductor device 110.

이상에서 상세하게 설명한 바에 의하면, 반도체 기판 중 액티브 영역에 실리사이드가 형성되지 않은 예비 반도체 소자를 형성하는 도중 액티브 영역의 주변에 배치된 에지 영역에 남아 있는 잔류막을 실리사이드가 형성되기 이전에 제거한 후 액티브 영역에 실리사이드를 형성하여 실리사이드를 형성하는 도중 잔류막에 기인한 불량을 방지할 수 있는 효과를 갖는다.As described in detail above, the active region after removing the remaining film remaining in the edge region disposed around the active region before silicide is formed during the formation of the preliminary semiconductor element in which no silicide is formed in the active region of the semiconductor substrate is formed. It is effective to prevent the defect caused by the residual film during the formation of the silicide by forming the silicide in.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (4)

액티브 영역 및 액티브 영역의 주변에 배치된 에지 영역을 갖는 반도체 기판의 액티브 영역에 예비 반도체 소자를 형성하는 단계;Forming a preliminary semiconductor element in an active region of a semiconductor substrate having an active region and an edge region disposed around the active region; 상기 액티브 영역을 덮는 포토레지스트 필름을 형성하여 상기 에지 영역을 노출하는 단계;Forming a photoresist film covering the active region to expose the edge region; 상기 포토레지스트 필름을 식각 마스크로 이용하여 상기 예비 반도체 소자를 형성하는 도중 상기 에지 영역에 남겨진 잔류막들을 순차적으로 제거하는 단계;Sequentially removing residual films remaining in the edge region while forming the preliminary semiconductor device using the photoresist film as an etching mask; 상기 액티브 영역으로부터 상기 포토레지스트 필름을 제거하는 단계; 및Removing the photoresist film from the active region; And 상기 예비 반도체 소자에 살리사이드를 형성하는 단계를 포함하는 반도체 소자의 제조 방법.Forming a salicide in the preliminary semiconductor device. 제1항에 있어서, 상기 예비 반도체 소자를 형성하는 단계는The method of claim 1, wherein forming the preliminary semiconductor device 상기 액티브 영역에 게이트 산화막 패턴 및 상기 게이트 산화막 패턴 상에 폴리 실리콘 패턴을 갖는 게이트 구조물을 형성하는 단계;Forming a gate structure having a gate oxide pattern and a polysilicon pattern on the gate oxide pattern in the active region; 상기 게이트 구조물을 이온주입 마스크로 이용하여 상기 액티브 영역에 저농도 소오스/드레인을 형성하는 단계;Forming a low concentration source / drain in the active region using the gate structure as an ion implantation mask; 상기 게이트 구조물의 측벽에 게이트 스페이서를 형성하는 단계; 및Forming a gate spacer on sidewalls of the gate structure; And 상기 게이트 스페이서를 이온주입 마스크로 이용하여 상기 액티브 영역에 고농도 소오스/드레인을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.Forming a high concentration source / drain in the active region by using the gate spacer as an ion implantation mask. 제1항에 있어서, 상기 잔류막들은 산화막, 폴리 실리콘막, 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 1, wherein the remaining films include an oxide film, a polysilicon film, and a nitride film. 제3항에 있어서, 상기 잔류막들은 순차적으로 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 3, wherein the remaining films are sequentially etched.
KR1020060134240A 2006-12-26 2006-12-26 Manufacturing Method of Semiconductor Device Expired - Fee Related KR100773242B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134240A KR100773242B1 (en) 2006-12-26 2006-12-26 Manufacturing Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134240A KR100773242B1 (en) 2006-12-26 2006-12-26 Manufacturing Method of Semiconductor Device

Publications (1)

Publication Number Publication Date
KR100773242B1 true KR100773242B1 (en) 2007-11-05

Family

ID=39060780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134240A Expired - Fee Related KR100773242B1 (en) 2006-12-26 2006-12-26 Manufacturing Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100773242B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074979A (en) * 1999-05-27 2000-12-15 김영환 Method for forming silicide layer of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074979A (en) * 1999-05-27 2000-12-15 김영환 Method for forming silicide layer of semiconductor device

Similar Documents

Publication Publication Date Title
US7638384B2 (en) Method of fabricating a semiconductor device
JP3746907B2 (en) Manufacturing method of semiconductor device
KR100766255B1 (en) Semiconductor device and manufacturing method thereof
KR100731096B1 (en) Semiconductor device and manufacturing method thereof
US20080299729A1 (en) Method of fabricating high voltage mos transistor device
KR100773242B1 (en) Manufacturing Method of Semiconductor Device
KR100559572B1 (en) Method for manufacturing semiconductor device having salicide
JP2003258245A (en) Semiconductor device and method of manufacturing the same
JP2007088138A (en) Manufacturing method of semiconductor device
JP2009224648A (en) Semiconductor device and method of manufacturing the same
JP3855793B2 (en) Manufacturing method of semiconductor device
KR100670395B1 (en) Manufacturing Method of Semiconductor Device
KR100832712B1 (en) Manufacturing Method of Semiconductor Device
KR20080069427A (en) Transistor of semiconductor device and manufacturing method thereof
JPH02304935A (en) Manufacture of semiconductor integrated circuit
KR100591181B1 (en) Semiconductor device and manufacturing method
KR100628221B1 (en) Manufacturing method of semiconductor device
US7399669B2 (en) Semiconductor devices and methods for fabricating the same including forming an amorphous region in an interface between a device isolation layer and a source/drain diffusion layer
KR101128710B1 (en) Method for fabricating silicide region in CMOS image sensor
KR100215871B1 (en) Method for fabricating semiconductor device
KR100503379B1 (en) Method for fabricating gate electrode of semiconductor
KR100628218B1 (en) Manufacturing method of semiconductor device
KR100273299B1 (en) Method for fabricating mos transistor
JP2002076137A (en) Semiconductor device and manufacturing method thereof
KR100743629B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061226

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071025

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20071029

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071029

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100915

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20110920

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120926

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee