KR100771599B1 - 질화물 반도체 박막의 성장 방법 - Google Patents

Abstract

본 발명은 특정영역에만 패턴을 형성한 후 결정을 성장함으로써 고품위의 질화물 반도체 박막을 얻도록 해주는 동시에 거울면 형성 공정시 우수한 클리브드(cleaved) 거울면을 얻을 수 있는 질화물 반도체 박막의 성장 방법을 제공하기 위한 것으로서, 기판 위에 제 1 질화물층 및 유전막을 순차적으로 형성하는 단계와, 상부에 형성될 리지 영역 위치에 상기 유전막을 소정 형태로 패터닝하여 제 1 질화물층을 노출시키고, 노출된 제 1 질화물층을 식각하여 기판이 노출되도록 홈을 형성하는 단계와, 상기 유전막을 제거하고 상기 형성된 홈 내에 제 1 질화물 반도체층을 증착하는 단계와, 상기 제 1 질화물 반도체층 위에 제 1 클래드층, 활성층, 제 2 클래드층, 제 2 질화물 반도체층을 순차적으로 성장시켜 광 공동 거울을 형성하는 단계와, 상기 제 1, 제 2 질화물 반도체층 위에 각각 전극을 형성하는 단계를 포함하여 이루어지는데 있다.

질화물 반도체 박막, LEO, 반도체 레이저

Description

질화물 반도체 박막의 성장 방법{method for growing nitride semiconductor film}

도 1 은 벽개면에 의해서 형성된 광 공동을 이용한 종래의 GaAs 반도체 레이저 다이오드를 나타낸 도면

도 2 는 건식식각에 의해서 형성된 광 공동을 이용한 종래의 GaN 반도체 레이저 다이오드를 나타낸 도면

도 3a 내지 도 3c 는 종래 기술에 따른 LEO의 성장 공정을 나타낸 도면

도 4a 내지 도 4c 는 종래 기술에 따른 Pendeoepitaxy의 성장 공정을 나타낸 도면

도 5a 내지 도 5c 는 본 발명에 따른 유전막 제거 및 측면 성장 공정을 나타낸 도면

도 5d 는 본 발명에 따른 결정성 향상을 위해 스트라이프 패턴의 개수를 증가시켜 결정성이 향상된 부분이 늘어난 것을 나타낸 도면

도 5e 는 본 발명에 따른 다수 개의 반도체 레이저를 형성하기 위한 전체 기판을 나타낸 도면

도 6 은 본 발명에 따른 반도체 레이저 다이오드를 나타낸 도면

본 발명은 반도체 레이저에 관한 것으로, 특히 DVD(Digital Versatile Disc) 시스템의 광원으로 주목받고 있는 질화물 반도체 레이저의 성능향상을 기할 수 있도록 해주는 결정 성장 방법에 관한 것이다.

질화물계 화합물 반도체는 청색 반도체 레이저 등 반도체 소자의 재료로서 이용되고 있으며, 질화물계 화합물 반도체를 이용한 반도체 장치의 신뢰성 향상과 성능 향상에는 결정성이 우수한 질화물계 화합물 반도체를 기판 상에 성장시키는 것이 필요 불가결하다.

지금까지 질화물계 화합물 반도체의 성장방법으로서 사파이어기판 상에 성장온도 400℃ 이상 900℃ 이하에서 AIN 버퍼층을 성장시킨 후, 그 위에 질화물계 화합물 반도체를 성장시키는 방법(일본특허공개 평2-229476호 공보)이나, 사파이어기판 상에 성장온도 200℃ 이상 900℃ 이하에서 AIGaN 버퍼층을 성장시킨 후, 그 위에 질화물계 화합물 반도체를 성장시키는 방법(일본특허공개 평7-312350호 공보 및 일본특허공개 평8-8217호 공보)이 알려져 있다.

이와 같이 최근 발표된 질화물 반도체 레이저의 박막 구조를 살펴보면, 사파이어 기판 위에 일정 두께의 n형 GaN막, n형 클래드막, n형 광도파막, 다층 구조(단일 또는 복수 양자 우물구조)의 활성층, p형 광도파막, p형 클래드막, p형 GaN이 순차적으로 성장된 구조로 이루어져 있다.

그리고 이 레이저 박막이 성장된 후에 건식식각을 이용하여 n형 전극 및 p형 전극의 형성에 필요한 표면을 식각하고나서 각각의 표면 위에 반도체 다이오드의 동작에 필요한 전극을 형성함으로써 반도체 레이저 구조가 완성된다.

이때, 레이저 발진에 있어서 중요한 역할을 담당하는 광 공동 거울(optical cavity mirror)의 형성을 위해서 최종적으로 건식식각 또는 벽개의 과정이 사용되어져 왔다.

기존의 GaAs 계통의 반도체 레이저는 도 1에 도시된 바와 같이, 박막 성장시에 동일 물질의 기판을 사용할 수 있음으로 인하여 결정 구조내의 벽개면을 이용한 광 공동 거울의 형성이 용이하다.

그러나, 질화물 반도체 레이저를 제작하기 위한 반도체 박막을 성장할 때 도 2에 도시된 바와 같이 이종 물질인 사파이어 기판 위에 직접 성장을 하는 것이 일반적이었다.

이와 같은 사파이어 기판 위에 질화물 반도체를 직접 성장시키는 이유는 사파이어 기판이 다른 기판에 비해 구하기 쉽고, 또한 기판 전처리 과정이 간단하며, 질화물 반도체 성장시의 고온에서 안정하다는 장점을 가지고 있기 때문이다.

그러나 이 경우 기판과 질화물과의 열팽창 계수와 격자 상수에 있어 큰 차이를 가지고 있으므로, 결정 결함을 감소시켜 고품위의 박막을 얻는데는 근본적인 한계가 있을 뿐만 아니라, 사파이어와 질화물 박막의 결정 방향이 C축을 중심으로 30도 틀어짐으로 말미암아 기판과 위에 성장되는 박막간의 결정면이 일치하는 InP계나 GaAs계에 비해서 클리빙(cleaving)이 매우 어려운 것으로 알려져 있다.

따라서 기판과 질화물과의 공통 벽개면을 이용한 광 공동 거울의 형성이 매 우 어려워 건식식각법을 이용하여 광 공동 거울을 형성하는 것으로 알려져 있다.

이와 같이 일반적인 이종기판 위에 박막을 성장할 때 기판과 박막간의 열팽창 계수와 격자 상수에 있어서 차이가 나기 때문에 미스피트 디스로케이션(misfit dislocation) 등의 결함이 많이 발생한다. 그리고 이러한 결함들은 우수한 특성의 레이저 다이오드를 제작하기 위해서 상위층 성장시 전달되지 않도록 하는 것이 중요하다.

또한 여기서 형성되는 거울면의 특성은 반도체 레이저 다이오드의 전체적인 특성을 향상시키는데 중요한 작용을 한다.

따라서 안정적이고 우수한 성능을 갖는 소자의 제작을 위해서는 우수한 거울면을 형성할 수 있도록 해주는 동시에 고품위 박막을 얻을 수 있도록 해주는 방법이 모색되어야 한다.

이를 위해서 최근에 도입되고 있는 방법으로는 완충막을 이용하는 방법이 이용되고 있다.

상기 완충막을 이용하는 방법의 첫 번째로는 완충막에 의해 응력을 차단함으로써, 상위층으로 전위가 이동, 전파되는 구동력을 줄이는 방법이 있고, 두 번째로는 완충막에 큰 응력을 건 다음 열처리 과정을 통해 전위 등의 결함을 외부로 제거해버리는 방법이 있다. 하지만 이를 통해서 결함을 줄이는데도 한계가 있다.

즉, 사파이어 위에 직접적으로 GaN 박막을 성장하는 것이 아닌 레이저 다이오드 구조의 후속 성장을 위한 모재로서 두꺼운 GaN 막이 사파이어 기판 위에 성장되어 있는 GaN 기판을 성장하고 그 위에 GaN 박막을 성장하는 것에 대한 것으로 크 게 다음 두 가지 방법이 있다.

첫 번째는 LEO(Lateral Epitaxial Overgrawth)법을 이용하여 질화물 반도체 박막을 성장하는 방식으로 도 3a에 도시된 바와 같이 사파이어 기판 위에 제 1 질화물층을 증착하고, 상기 제 1 질화물층과 상부에 성장될 질화물 반도체 박막사이에 소정간격으로 유전막을 형성한다.

그리고 도 3b에 도시된 바와 같이 상기 노출된 제 1 질화물층 위에 유전막이 일부 포함되도록 제 2 질화물층을 증착한다.

이어 도 3c에 도시된 바와 같이 상기 노출된 유전막 위에 질화물 반도체 박막을 성장시킨다.

두 번째로는 pendeoepitaxy법을 이용하여 질화물 반도체 박막을 성장하는 방식으로 도 4a에 도시된 바와 같이, 사파이어 기판 위에 질화물층을 증착한다.

이때, 사파이어 기판과 질화물층간이 모두 접촉되어 있으므로 결함밀도가 매우 높다.

이어 도 4b에 도시된 바와 같이, 소정간격으로 상기 사파이어 기판이 노출되도록 식각하여 다수개의 스트라이프(stripe) 패턴을 형성한다.

그리고 도 4c에 도시된 바와 같이, 상기 형성된 다수개의 스트라이프 패턴에 질화물 박막을 성장시킨다.

이 방식도 첫 번째 방식과 마찬가지로 사파이어 기판 위에 직접 질화물 박막을 성장하는 것보다 우수한 결정성을 갖는 질화물 박막을 얻을 수 있도록 해주고 있다.

그러나 이 방식도 두 번째 방식과 마찬가지로 사파이어와 질화물 박막 사이에 접촉하지 않게 되는 부분들이 존재할 수 밖에 없게 되는데, 이에 따라 반도체 레이저 소자 제작 공정 중 클리빙(cleaving)을 통한 우수한 거울면 형성 공정에 문제를 일으키게 된다.

이와 같은 박막의 결정성과 거울면은 소자의 전체 성능을 크게 좌우하기 때문에 고품위의 박막과 우수한 거울면을 얻는 것은 안정적이고 우수한 성능의 반도체 레이저 제작에 필수적이라 할 수 있다.

이상에서 설명한 바와 같이 종래 기술에 따른 질화물 반도체 박막의 성장 방법은 사파이어 기판과 질화물 박막이 접촉하는 면적 비율이 낮아 질화물 박막이 사파이어 기판에 힘을 작용하기 어렵게 만드는 문제가 있다. 또한 그에 따라 클리빙(cleaving)을 통한 우수한 광 공동 거울면의 형성이 어렵게 만드는 문제가 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 특정영역에만 패턴을 형성한 후 결정을 성장함으로써 고품위의 질화물 반도체 박막을 얻도록 해주는 동시에 거울면 형성 공정시 우수한 클리브드(cleaved) 거울면을 얻을 수 있는 질화물 반도체 박막의 성장 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화물 반도체 박막의 성장 방법의 특징은 기판 위에 제 1 질화물층 및 유전막을 순차적으로 형성하는 단계 와, 상부에 형성될 리지 영역 위치에 상기 유전막을 소정 형태로 패터닝하여 제 1 질화물층을 노출시키고, 노출된 제 1 질화물층을 식각하여 기판이 노출되도록 홈을 형성하는 단계와, 상기 유전막을 제거하고 상기 형성된 홈 내에 제 1 질화물 반도체층을 증착하는 단계와, 상기 제 1 질화물 반도체층 위에 제 1 클래드층, 활성층, 제 2 클래드층, 제 2 질화물 반도체층을 순차적으로 성장시켜 광 공동 거울을 형성하는 단계와, 상기 제 1, 제 2 질화물 반도체층 위에 각각 전극을 형성하는 단계를 포함하여 이루어지는데 있다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 질화물 반도체 박막의 성장 방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 5a 내지 5c 는 본 발명에 따른 질화물 반도체 박막의 성장을 위한 기판 제조 방법을 나타낸 도면으로, 이를 참조하여 질화물 반도체 박막의 결정 성장 공정을 살펴보면 다음과 같다.

먼저 도 5a에 도시된 것과 같이, 사파이어 기판 위에 일정 두께의 질화물층을 수 ㎛가량 성장시킨다.

그리고 도 5b에 도시된 바와 같이, SiO₂나 Si₃N₄와 같은 유전막으로 마스크를 형성한 후 스트라이프(stripe)구조의 패턴을 사파이어 기판이 노출되도록 식각한다.

이때 상기 스트라이프 패턴은 상부에 성장될 질화물 반도체 박막내의 소정위치에 형성하므로써, 측면성장에 의해 결정성이 향상된 부분을 상기 소장의 위치에 둔다.

그리고 그 이외의 부분은 스트라이프 패턴을 형성시키지 않으므로서, 패턴에 따라 발생되는 사파이어와 질화물 박막 사이에 접촉되는 않는 부분을 최소화한다.

이어 도 5c에 도시된 바와 같이, 상기 유전막을 제거하고 전면에 질화물 반도체 박막을 성장한다.

이때 사파이어 기판 위에 성장되는 질화물 반도체 박막은 반도체 레이저의 리지(ridge)를 중심으로 빛이 발생하므로 이 리지 부분의 결정성이 상대적으로 중요하므로, 반도체 레이저 구조 성장시에 도면에 A로 표시된 부분에 상기 리지(ridge)가 형성되도록 소자를 제작한다.

그 이유로는 상기 A 부분은 측면 성장에 의해 상위층으로 전달되는 드레딩 디스로케이션(threading dislocation)이 줄어들게 되어 결정성이 우수하기 때문이다.

그리고 나머지 부분은 사파이어 기판과 접촉을 하고 있기 때문에 결합밀도가 높기 때문에 클리빙(cleaving)을 통한 거울면 형성 공정시 질화물이 사파이어 기판에 힘을 작용하기 쉬워 벽개면을 쉽게 얻을 수 있다.

이렇게 얻어지는 거울면은 상대적으로 우수한 광학적 성질을 갖게 된다.

또한 도 5d에 도시한 바와 같이, 리지(ridge) 부분에 결정성이 향상된 부분을 늘려주기 위해 스트라이프(stripe) 패턴의 개수를 늘려주어 리지 폭보다 좀 더 넓은 영역에 결정성을 향상시킬 수 있다.

그러나 스트라이프 패턴의 개수를 지나치게 늘리게 되면 종래의 도 4와 같이 사파이어 기판과 질화물 박막 사이에 접촉되지 않는 부분의 면적 비율이 늘어나게 되므로 클리빙(cleaving)을 통한 거울면 형성 공정에 좋지 않은 영향을 주게 되므로 이를 감안해서 스트라이프 패턴을 형성한다.

또한 상기와 같이 스트라이프 패턴의 개수뿐만 아니라 폭도 바꿀 수 있는데, 도 5e가 본 발명에 따른 스트라이프 패턴의 폭을 나타낸 도면이다.

도 5e에서 도시된 바와 같이, 유전막을 이용한 식각을 통해 형성되는 스트라이프 패턴의 폭(W1, W2)은 다음과 같은 범위를 갖는다.

1㎛ < W1 < 100㎛

50㎛ < W2 < 1000㎛

그리고 사파이어 기판과 질화물 반도체 박막이 접촉되는 패턴의 폭 W2는 소자의 폭에 의해 결정되는데, W1/W2의 비율이 낮을수록 사파이어와 질화물 반도체 박막이 접촉되어 있는 면적 비율이 높아져서 클리빙(cleaving) 공정시 쉽게 거울면을 얻을 수 있게 된다.

이와 같은 방법대로 질화물 반도체 박막에 패턴을 형성한 후 박막을 성장하게 되면 상위층의 결함 밀도를 감소시켜 고품위의 박막을 얻을 수 있는 동시에 사파이어 기판과 접촉하고 있는 질화물 박막의 면적 비율을 증가시켜 클리빙(cleaving)을 통한 벽개면 형성공정에 유리하게 작용한다.

도 6 은 본 발명에 따른 질화물 반도체 박막의 성장 방법을 이용하여 형성된 GaN 반도체 레이저 다이오드를 나타낸 도면이다.

도 6을 참조하여 GaN 반도체 레이저 다이오드의 제조 공정을 살펴보면 다음과 같다.

먼저 사파이어 기판 위에 제 1 질화물층 및 SiO₂나 Si₃N₄로 이루어진 유전막을 순차적으로 형성한다.

이어 상부에 형성될 리지 영역 위치에 상기 유전막을 소정 형태로 패터닝하여 제 1 질화물층을 노출시키고, 상기 노출된 제 1 질화물층을 식각하여 기판이 노출되도록 홈을 형성한다.

다음으로 상기 유전막을 제거하고 상기 형성된 홈 내에 제 1 질화물 반도체층을 증착한 후, 상기 제 1 질화물 반도체층 위에 제 1 클래드층, 제 1 도파층, 활성층, 제 2 도파층, 제 2 클래드층, 제 2 질화물 반도체층을 순차적으로 LEO(Lateral Epitaxial Overgrawth)법을 이용하여 성장시켜 광 공동 거울을 형성한다.

그리고 상기 제 1, 제 2 질화물 반도체층 위에 각각 전극을 형성하여 GaN 반도체 레이저 다이오드를 제조한다.

이상에서 설명한 바와 같은 본 발명에 따른 질화물 반도체 박막의 성장 방법은 광이 발생되는 부분의 결함밀도가 낮으며, 우수한 거울면을 얻을 수 있기 때문에 안정적이고 우수한 특성을 가진 소자를 제작할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

1. 기판 위에 제 1 질화물층 및 유전막을 순차적으로 형성하는 제 1 단계와,

   상부에 형성될 리지 영역 위치에 상기 유전막을 패터닝하여 제 1 질화물층을 노출시키고, 노출된 제 1 질화물층을 식각하여 기판이 노출되도록 홈을 형성하는 제 2 단계와,

   상기 유전막을 제거하고 상기 형성된 홈 내에 제 1 질화물 반도체층을 증착하는 제 3 단계와,

   상기 제 1 질화물 반도체층 위에 제 1 클래드층, 제 1 도파층, 활성층, 제 2 도파층, 제 2 클래드층, 제 2 질화물 반도체층을 순차적으로 성장시켜 광 공동 거울을 형성하는 제 4 단계와,

   상기 제 1, 제 2 질화물 반도체층 위에 각각 전극을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 하는 질화물 반도체 박막의 성장 방법.
2. 제 1 항에 있어서,

   상기 제 2 단계에서, 상기 유전막은 스트라이프 형태로 패터닝 되는 것을 특징으로 하는 질화물 반도체 박막의 성장 방법.
3. 제 1 항에 있어서,

   상기 유전막은 SiO₂나 Si₃N₄인 것을 특징으로 하는 질화물 반도체 박막의 성장 방법.
4. 제 1 항에 있어서,

   상기 제 2 단계에서 형성되는 홈은 상부에 형성될 리지 영역 위치에 하나 또는 그 이상 형성되는 것을 특징으로 하는 질화물 반도체 박막의 성장 방법.
5. 제 4 항에 있어서,

   상기 형성되는 홈의 폭은 1㎛ 이상 100㎛ 이하이고, 인접된 홈간의 거리는 50㎛ 이상 1000㎛ 이하인 것을 특징으로 하는 질화물 반도체 박막의 성장 방법.

Images