[go: up one dir, main page]

KR100760173B1 - 자기 주사형 발광 소자 어레이의 구동 방법 - Google Patents

자기 주사형 발광 소자 어레이의 구동 방법 Download PDF

Info

Publication number
KR100760173B1
KR100760173B1 KR1020017015397A KR20017015397A KR100760173B1 KR 100760173 B1 KR100760173 B1 KR 100760173B1 KR 1020017015397 A KR1020017015397 A KR 1020017015397A KR 20017015397 A KR20017015397 A KR 20017015397A KR 100760173 B1 KR100760173 B1 KR 100760173B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
element array
current
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020017015397A
Other languages
English (en)
Other versions
KR20020025879A (ko
Inventor
오노세이지
Original Assignee
후지제롯쿠스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000104435A external-priority patent/JP4483013B2/ja
Priority claimed from JP2000104431A external-priority patent/JP4438174B2/ja
Application filed by 후지제롯쿠스 가부시끼가이샤 filed Critical 후지제롯쿠스 가부시끼가이샤
Publication of KR20020025879A publication Critical patent/KR20020025879A/ko
Application granted granted Critical
Publication of KR100760173B1 publication Critical patent/KR100760173B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • B41J2002/453—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays self-scanning

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 칩에 외장된 기록 전류 제한용 저항에 의한 전력 손실을 줄이고, 광 기록 헤드의 승온을 작게 할 수 있는 자기 주사형 발광 소자 어레이를 제공한다. 드라이버 회로 내의 전송부를 컨트롤하는 회로에 있어서의 H-L 레벨 차보다도, 발광부를 컨트롤하는 회로에 있어서의 H-L 레벨 차를 낮게 설정함으로써, 칩에 외장된 기록 전류 제한용의 저항의 전력 소비를 줄이고, 헤드의 온도 상승을 억제할 수 있다.
기록 전류 제한용 저항, 광 기록 헤드, 자기 주사형 발광 소자 어레이

Description

자기 주사형 발광 소자 어레이의 구동 방법{Method for driving self-scanning light-emitting device array}
본 발명은 자기 주사형 발광 소자 어레이의 구동 방법, 특히, 3 단자 발광 사이리스터를 사용한 자기 주사형 발광 소자 어레이의 구동 방법에 관한 것이다.
다수개의 발광 소자를 동일 기판상에 집적한 발광 소자 어레이는 그 구동용 IC와 조합하여 광 프린터 등의 기록용 광원으로서 이용되고 있다. 본 발명자들은 발광 소자 어레이의 구성 요소로서 PNPN 구조를 갖는 3 단자 발광 사이리스터에 주목하고, 발광점의 자기 주사를 실현할 수 있는 것을 이미 일본 특허 출원(특개평 1-238962호 공보, 특개평 2-14584호 공보, 특개평 2-92650호 공보, 특개평 2-92651호 공보)하고, 광 프린터용 광원으로서 실장상 간편해지고, 발광 소자 피치를 상세하게 할 수 있으며, 조밀한 발광 소자 어레이를 제작할 수 있는 것 등을 개시하였다.
또한 본 발명자들은 전송 소자 어레이를 전송부로 하고, 발광 소자 어레이로 이루어지는 발광부와 분리한 구조의 자기 주사형 발광 소자 어레이를 제안하고 있다(특개평 2-263668호).
도 1은 전송부(10-1)와 발광부(10-2)가 분리된 타입의 2상(클럭 펄스(ψ1, ψ2)) 구동으로 다이오드 결합 방식의 자기 주사형 발광 소자 어레이 칩(10)과 전송부 및 발광부를 구동하는 드라이버 회로(40)를 도시하고 있다. 전송부(10-1)는 전송 소자(T1, T2, T3…)와, 다이오드(D)와, 부하 저항(R1, R2, R3…)으로 구성되고, 발광부(10-2)는 발광 소자(L1, L2, L3…)로 구성되어 있다. 전송 소자 및 발광 소자는 각각 3 단자 발광 사이리스터로 구성되어 있다.
전송부(10-1)는 ψ1 라인(11)과 ψ2 라인(12)과 전원(VGK) 라인(14)을 또한 구비하고, ψ1 라인(11)은 칩 내에 설치된 전류 제한용 저항(31)을 통해서 ψ1 단자(21)에 접속되고, ψ2 라인(12)은 칩 내에 설치된 전류 제한용 저항(32)을 통해서 ψ2 단자(22)에 접속되며, VGK 라인(14)은 VGK 단자(24)에 접속되어 있다. 전송 소자(T1)의 게이트는 전류 제한용 저항(33)을 통해서 스타트 펄스(ψS) 단자(23)에 접속되어 있다.
발광부(10-2)는 기록 신호(ψⅠ) 라인(15)을 구비하고, (ψⅠ) 라인(15)은 ψⅠ 단자(25)에 접속되어 있다.
드라이버 회로(40)는 PMOS 트랜지스터(노멀리·온)(51)와 NMOS 트랜지스터(노멀리·오프)(52)로 각각 구성된 4개의 CMOS 인버터(50-1, 50-2, 50-3, 50-5)를 구비하고 있다. 이들 CMOS 인버터의 H 레벨 단자는 전부 공통의 +5V 전원 라인(또는 +5V 전원)(48)에 접속되어 있다.
드라이버 회로(40)는 ψ1용 입력 단자(41)와 ψ2용 입력 단자(42)와 ψS용 입력 단자(43)와 ψⅠ용 입력 단자(45)를 갖고 있다.
드라이버 회로(40)의 CMOS 인버터(50-5)와 자기 주사형 발광 소자 어레이 칩(10)의 ψⅠ 단자(25) 사이에는 전류 제한용 저항(35)이 칩에 외장하는 형태로 설치되어 있다.
도 1에 도시한 자기 주사형 발광 소자 어레이의 전송부(10-1)의 동작 전압은 최저 2VD(VD는 발광 사이리스터 내의 PN 접합의 순방향 전압) 이상 필요하다. PNPN 구조의 재료가 GaAs인 경우, VD는 약 1.5V이기 때문에, 전송부의 최소 동작 전압은 3V가 된다. 실제로는 기생 저항이나 노이즈에 의해 동작이 불안정해지지 않도록, 5V 정도의 단일 전원으로 자기 주사형 발광 소자 어레이를 동작시키고 있다.
도 1에 도시한 종래의 자기 주사형 발광 소자 어레이에서는 5V의 전원 전압을 사용하면, 발광부(10-2)의 발광 사이리스터의 턴 온 전압은 약 PN 접합의 순방향 전압(VD)(1.5V)이기 때문에, 외장의 저항(35)에서 3.5(= 5-1.5)V의 전압 강하를 일으키게 된다. 현재, 발광부에 흐르는 전류가 10㎃(시간 평균치)였을 때, 저항(35)에서 소비되는 전력은 35㎽가 된다. 한쪽, 발광부에서의 소비 전력은 15㎽가 된다. 그런데, 자기 주사형 발광 소자 어레이 칩을 복수개 나열하여 광 기록 헤드를 만들었을 때, 예를 들면, 60개의 칩을 나열하여 헤드를 만들었을 때, 각 칩상에서 1개씩의 발광 소자가 점등하고 있을 때의 소비 전력은 50㎽×60개=3W가 된다. 이 전력 소비에 의한 발열로, 자기 주사형 발광 소자 어레이 칩의 온도가 상승하고, 발광 소자의 발광 효율이 저하되는 문제점이 있었다. 아울러, 광 기록 헤드가 놓여 있는 장소는 좁고, 열 배출(排熱)이 나쁜 환경이기 때문에, 프린터 내의 온도가 올라가기 쉬워, 전자 사진 방식의 화상에 영향을 준다.
자기 주사형 발광 소자 어레이 칩의 온도 상승에 의한 화상에 대한 영향은 이하의 경우를 생각할 수 있다.
(1) 괴선을 포함하는 표를 인쇄한 직후, 하프톤과 같은 엷은 모양을 인쇄하면, 괴선에 대응하는 부분이 희게 되는 등 화질의 열화가 발생한다. 이것은 괴선 인쇄에 의해 칩상에 특정한 온도 분포가 생기고, 이 부분의 발광 소자의 발광 효율이 떨어지기 때문이다.
(2) 또한, 인쇄를 시작하였을 때는 헤드의 온도가 낮지만, 서서히 헤드나 프린터 내의 온도가 상승하기 때문에, 헤드의 광 출력은 변동된다, 특히, 인쇄 개시 초기에 이 변동이 큰 문제이다.
(3) 또한, 도 1에 도시한 이웃한 발광 소자가 점등할 수 있는 구조의 자기 주사형 발광 소자 어레이의 경우, 인접 소자가 점등하고 있는지 여부에 따라서, 온도 상승이 변하기 때문에, 패턴에 따라서 화상 농도가 변한다고 하는 문제점이 있었다.
(4) 또한, 칩의 양단의 발광 소자에서는 열이 피하는 부분의 부피는 칩 중앙의 반이 되기 때문에 열 저항이 높아진다. 결국, 같은 전력 손실이라도, 칩 양단의 발광 소자의 온도 상승이 칩 중앙의 발광 소자의 온도 상승의 2배가 된다. 이 때문에, 칩의 양단에서의 광 출력이 저하되는 문제점이 있었다.
이 문제점을 해결하기 위해서, 발광 소자가 점등하지 않고 있는 경우는 전송 부에서 전력 소비시키고, 칩을 항상 균일한 온도 분포로 하는 방법(특개평 8-264838호 공보, 특개평 11-170596호 공보 등)이 제안되고 있지만, 이 방법에서는 상기 (1)의 경우의 화상 열화에는 대응할 수 있지만, 항상 전체 발광 소자의 점등과 같은 전력이 소비되기 때문에 헤드 온도 상승이 커진다. 통상의 컬러 인쇄의 경우, 점등하고 있는 발광 소자의 비율은 20% 이하이기 때문에, 항상 전체 발광 소자 점등을 전제로 헤드를 설계하는 것은 효율적이지 않다. 또한, 상기 (2)의 경우의 초기의 온도 변화에는 대응할 수 없다.
또한, 초기의 온도 변화가 심한 시기에는 인쇄를 행하지 않는 방법도 제안되고 있지만(특개평 10-119349호 공보, 특개평 10-235936호 공보) 이것만으로는 상기 (2)의 경우밖에 대응할 수 없다. 더욱이, 화상의 패턴에 따라서는 헤드의 온도 변화도 한결같지 않기 때문에 보정할 수 없다. 또한, 발광 소자의 온 시의 애노드 전압을 모니터하여, 발광 소자의 광 출력을 점등 시간으로 보상하는 방법도 제안되고 있지만(특개평 9-311664호 공보), 회로가 복잡해진다.
본 발명의 목적은 기록 전류 제한용의 외장 저항에 의한 전력 손실을 줄이고, 광 기록 헤드의 승온을 작게 할 수 있는 자기 주사형 발광 소자 어레이의 구동 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 광 출력의 온도 의존성이 작은, 즉 광 출력의 온도 계수가 작은 자기 주사형 발광 소자 어레이의 구동 방법을 제공하는 것에 있다.
본 발명의 제 1 예는 임계 전압 또는 임계 전류를 제어하는 제어 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 제어 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 제어 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하고, 또한 각 전송 소자의 나머지 2 단자의 한쪽에 클럭 라인을 접속하여 형성한 전송 소자 어레이와, 임계 전압 또는 임계 전류를 제어하는 제어 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 제어 전극과 상기 전송 소자의 제어 전극을 대응하여 접속하고, 각 발광 소자의 나머지 2 단자의 한쪽에 접속되는 기록 신호 라인을 설치한 자기 주사형 발광 소자 어레이의 구동 방법에 있어서, 상기 기록 신호 라인에 전류 제한용 저항을 통해서 부여되는 기록 신호용 펄스 전압의 L-H 레벨 차를 상기 클럭 라인에 부여되는 전송용 펄스 전압의 L-H 레벨 차보다도 작게 함으로써, 상기 전류 제한용 저항의 전력 소비를 줄이도록 한 것을 특징으로 한다.
본 발명의 제 2 예는 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 게이트 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 게이트 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하고, 또한 각 전송 소자의 애노드에 클럭 라인을 접속하여 형성한 전송 소자 어레이와, 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 게이트 전극과 상기 전송 소자의 게이트 전극을 접속하고, 각 발광 소자의 애노드에 전류를 인가하는 기록 신호 라인을 설치한 자기 주사형 발광 소자 어레이의 구동 방법에 있어서, 상기 기록 신호 라인을 정전압원으로부터 전류 제한용 저항을 통해서 드라이브할 때, 상기 정전압원의 전압을 상기 발광 소자에 공급되는 전류의 온도 계수가 정전류시의 광 출력의 온도 계수를 부정하도록 선택하는 것을 특징으로 한다.
도 1은 전송부와 발광부가 분리된 타입의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 2는 본 발명의 실시예 1의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 3은 본 발명의 실시예 2의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 4는 본 발명의 실시예 3의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 5는 본 발명의 실시예 4의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 6은 애노드층의 캐리어 농도와 애노드 전압의 온도 계수의 관계의 실험 결과를 도시하는 도면.
도 7은 본 발명의 실시예 5의 자기 주사형 발광 소자 어레이의 등가 회로도.
도 8은 본 발명의 실시예 6의 자기 주사형 발광 소자 어레이의 등가 회로도.
이하, 본 발명의 실시의 형태를 실시예에 근거하여 설명한다.
(실시예 1)
자기 주사형 발광 소자 어레이의 전송부를 안정되게 동작시키기 위해서는 전송부의 동작 전압은 최저 전압의 2VD에 비교하여 충분한 마진을 취하지 않으면 안된 다. 한편, 발광부는 전송부가 온한 상태에서 온하도록 동작하기 때문에, 최저 전압(VD)보다 약간 큰 동작 전압으로 안정되게 점등할 수 있다.
그래서, 드라이버 회로 내의 전송부를 컨트롤하는 회로에 있어서의 H-L 레벨 차보다도, 발광부를 컨트롤하는 회로에 있어서의 H-L 레벨 차를 낮게 설정함으로써, 칩에 외장된 기록 전류 제한용의 저항의 전력 소비를 줄이고, 헤드의 온도 상승을 억제할 수 있다.
도 2는 본 발명의 실시예 1의 자기 주사형 발광 소자 어레이의 등가 회로도이다. 발광 소자 칩(10)의 ψⅠ 단자(25)에 외장 저항(35)을 통해서 접속되는 CMOS 인버터(50-5)의 H 레벨 단자는 +5V의 전원 라인(48)(또는 +5V 전원)은 독립의 +2V 전원 라인(49)(또는 +2V 전원)에 접속된다. 그 외의 구조는 도 1과 같기 때문에 동일한 구성 요소에는 동일한 참조 번호를 붙여 도시한다.
+2V의 전원 라인을 사용하면, 저항(35)의 전압 강하는 0.5V 정도가 되고, 저항(35)에서의 소비 전력은 저항(35)을 흐르는 전류 10㎃에서 35㎽로부터 5㎽로, 즉 1/7로 감소했다. 따라서, 헤드의 소비 전력은 저항(35)에서의 소비 전력과 발광부에서의 소비 전력의 합계인 5㎽+15㎽=20㎽가 되고, 헤드의 소비 전력을 대략 2/5로 줄일 수 있다.
(실시예 2)
실시예 1에서는 저항(35)의 양단의 전위차에 근거하여 발광 소자에 흐르는 전류치를 결정했다. 본 실시예에서는 정전류 회로를 사용하여, 발광 소자에 흐르는 전류치를 결정한다. 도 3에 본 실시예의 회로를 도시한다.
여기서는 PNP 트랜지스터(60)를 사용한 정전류 회로를 도시한다. 이 트랜지스터의 게이트는 저항(61)을 거쳐서 ψⅠ용 입력 단자(45)에 접속되고, 이미터는 +2V 전원 라인(49)(또는 +2V 전원)에 접속되며, 컬렉터는 ψⅠ 단자(25)에 접속된다. 그 외의 구조는 도 1과 같기 때문에, 동일한 구성 요소에는 동일한 참조 번호를 붙여 도시한다.
트랜지스터(60)의 이미터의 전압(VE)은 +2V, 저항(61)의 저항치를 RB, 트랜지스터(60)의 베이스·이미터간의 전압을 VBE로 하면, 트랜지스터(60)의 베이스 전류는 (VE-VBE)/RB가 된다. IE를 이미터 전류로 하면, (VE -VBE)/RB는 (1-α)IE와 같다. 여기서, α는 전류 증폭율로, 통상 0.95 내지 0.99 정도이다. 한편, 컬렉터 전류 IC는 IC=αIE이고, 이것이 발광부(10-2)에서의 발광에 기여한다. 예를 들면, α=0.95 및 RB=20kΩ로 하면, 컬렉터 전류(IC)는 IC=(α/(1-α))·(VE-V BE)/RB =19×(2-0.6)/2×104≒13㎃가 된다.
「트랜지스터의 이미터·컬렉터간의 전위차」×「컬렉터 전류(≒이미터 전류)」로 표시되는 전력이 트랜지스터(70)에 의해서 소비되기 때문에, 이미터 전압을 작게 한 쪽이 트랜지스터(70)의 소비 전력을 내릴 수 있다.
본 실시예에서는 간단한 예로서 트랜지스터를 사용하였지만, 어떠한 정전류 회로를 사용하여도, 「전원 라인(49)과 단자(25) 사이의 전위차」×「그 사이를 흐르는 전류」가 되는 전력을 소비하는 점에서는 트랜지스터와 같고, 같은 효과를 기대할 수 있다.
(실시예 3)
실시예 1 및 2에서는 전송부와 발광부가 분리된 구성으로 되어 있지만, 전송부와 발광부가 일체로 된 구성에서의 예를 도 4에 도시한다. 도 4는 전송부와 발광부가 분리되지 않은 타입의 2상 구동으로 다이오드 결합 방식의 자기 주사형 발광 소자 어레이 칩(65)과 그 드라이버 회로(70)를 도시하고 있다. 자기 주사형 발광 소자 어레이 칩(60)은 발광 소자(L1, L2, L3…)와, 다이오드(D)와, 부하 저항(R1, R2, R3…)으로 구성되어 있다. 발광 소자는 3 단자 발광 사이리스터로 구성되어 있다.
칩(65)은 ψ1 라인(11)과, ψ2 라인(12)과, 전원(VGK) 라인(14)을 또한 구비하여, ψ1 라인(11)은 ψ1 단자(21)에 접속되고, ψ2 라인(12)은 ψ2 단자(22)에 접속되며, VGK 라인(14)은 VGK 단자(24)에 접속되어 있다. 발광 소자(L1)의 게이트는 전류 제한용 저항(33)을 통해서 스타트 펄스(ψS) 단자(23)에 접속되어 있다.
드라이버 회로(70)는 ψ1 단자(21), ψ2 단자(22)에 2상 클럭 펄스(ψ1, ψ2)를 부여하기 위한 CMOS 인버터(50-1, 50-2)와, ψS 단자(23)에 스타트 펄스(ψS)를 부여하기 위한 CMOS 인버터(50-3)를 각각 구비하고 있다.
또한, 이 드라이버 회로(70)는 발광용 펄스 전압(기록 신호(ψⅠ))을 ψ1 단자(21) 및 ψ2 단자(22)에 부여하기 위해서, PMOS 트랜지스터(53)와 전류 제한용 저항(36)의 직렬 회로, 및 PMOS 트랜지스터(54)와 전류 제한용 저항(37)의 직렬 회로를 구비하고 있다. 그리고, 이들 PMOS 트랜지스터(53, 54)의 H 레벨 단자는 +2V 전원 라인(72)(또는 +2V 전원)에 접속되어 있다. 저항(36, 37)은 드라이버 회로(70) 내에 설치되어 있고, 이들 저항은 도 2의 전류 제한용 저항(35)에 상당한다. 또한, 도 2의 전류 제한용 저항(31, 32)(칩 내에 설치되어 있다)에 상당하는 저항(38, 39)이 드라이버 회로(70) 내에 설치되어 있다.
도 4에 있어서, 46, 47은 각각 ψⅠ용 입력 단자이다. 또, 도 2와 같은 구성 요소에는 동일한 참조 번호를 붙여 도시하고 있다.
본 실시예에 의하면, 클럭 펄스(ψ1 또는 ψ2)에 의해 발광 소자가 온되어 있을 때, 대응하는 PMOS 트랜지스터(53 또는 54)가 온되고, 저항(36 또는 37)을 거쳐서 기록 신호를 단자(21 또는 22)에 공급한다. 이 경우, +2V의 전원을 사용하고 있기 때문에, 실시예 1과 같이 저항(36, 37)에서의 전력 손실을 경감하고, 따라서 기록 헤드의 승온을 억제할 수 있다.
(실시예 4)
이하의 실시예에서는 광 출력의 온도 의존성이 작은 즉 광 출력의 온도 계수가 작은 자기 주사형 발광 소자 어레이에 대해서 설명한다.
PNPN 구조의 3 단자 발광 사이리스터의 온 시의 애노드 전압의 온도 계수는 음이다. 따라서, 발광부의 발광 사이리스터를 결정 전압원으로 외장 저항을 통해서 구동하는 경우, 발광 사이리스터의 온도가 높아지면, 애노드 전압이 내려 가고, 외장 저항의 전압 강하가 증가하며, 발광 사이리스터에 공급되는 전류가 증가한다. 본 발명에 의하면, 이 특성을 이용하여 발광 사이리스터의 발광 효율의 저하를 보상한다. 이를 위해서는 「저항에서의 전압 강하」의 온도 계수 즉 전류의 온도 계수가 정전류에서의 광 출력의 온도 계수를 부정하는 전원 전압으로 발광 사이리스터를 구동한다. 이와 같이 본 발명에 의하면, 온도에 의해서 애노드 전압과 광 출력이 동시에 변화하여 서로 보상하기 때문에 온도 분포의 영향을 최소한으로 할 수 있다. 즉, 본 발명은 전압원+외장 저항의 조합에서는 전원 전압을 적당하게 설정함으로써, 정전류에서의 광 출력의 온도 계수를 전류의 온도 계수가 상쇄하면, 광 출력에 부여하는 영향을 부정할 수 있다고 하는 것이 중요한 점이다.
도 5에 도시하는 바와 같은 전송부(10-1)에 공급하는 클럭 펄스와 발광부(10-2)에 공급하는 기록 신호의 H 레벨을 독립으로 결정되는 드라이버 회로(80)를 고려할 수 있다. 즉, 드라이버 회로(80)에서는 자기 주사형 발광 소자 어레이 칩(10)의 ψⅠ 단자(25)에 전류 제한용 저항(35)을 통해서 접속되는 CMOS 인버터(50-5)의 H 레벨 단자는 +5V의 전원 라인(또는 +5V 전원)과는 독립하는 VO 전원 라인(또는 VO 전원)에 접속된다. 도 5의 그 외의 구조는 도 1과 같기 때문에, 동일한 구성 요소에는 동일한 참조 번호를 붙여 도시한다.
발광부(10-2)가 전압(VO)으로 정전압 구동될 때, 발광부에 흐르는 전류(i)의 i0(정전류) 부근의 온도 계수(E)는 발광 사이리스터의 애노드 전압을 VA, 애노드 전압(VA)의 온도 계수를 B로 한 경우,
E=B/(VO-VA)
이다. 일반적으로, 발광 사이리스터의 광 출력(L)(㎼)은 온도가 일정한 경우, 전류 i(㎃)에 의해서 결정되고, 광 출력 L=Ci-D로 표시된다. 단, C, D는 C=10, D=30의 정수이다.
광 출력(L)의 정전류(i0) 부근의 전류에 대한 변화율은 Ci0/(Ci0-D)이기 때문에, 애노드 전압(VA) 변화에 대한 광 출력(L)의 온도 계수(θ)는 실온시의 애노드 전압을 VA0으로 하면,
θ=[B/(VO-VA0)]×[Ci0/(Ci0-D)] (1)
가 된다. 온도 계수(θ)가 정전류시의 광 출력(L)의 온도 계수(A)와 상쇄하면, 온도 변화에 의한 광 출력의 변화는 0이 된다. 따라서, (1)식에 있어서, θ=-A로 하고,
VO-VA에 대해서 풀면,
VO-VA=B×Ci0/[(Ci0-D)×A] (2)
가 된다.
도 5의 자기 주사형 발광 소자 어레이의 온도 특성을 평가한 바, i0=10㎃ 정 전류 구동시, 광 출력의 온도 계수(A)는 -0.5%/℃이었다. 또한, 10㎃의 전류가 흐르고 있을 때의 발광 소자의 실온시의 애노드 전압(VA)은 실온시에 1.5V(=VA0), 애노드 전압(VA)의 온도 계수 B는 -1.5 ㎷/℃이었다.
이들 값을 (2)식에 대입하면,
VO-VA=-0.0015×10×10/[(10×10-30)×(-0.005)]
=0.4286V
따라서, VO=1.9286V의 전원 전압으로 하면, 온도 변화에 의한 광 출력의 변화는 0이 된다.
이 때, 전류 제한용 저항(35)은 10㎃의 전류에서 0.4286V의 전압 강하를 일으키면 좋기 때문에, 그 저항치(R)는 0.4286/0.01=42.8Ω가 된다.
(실시예 5)
실시예 4에서는 VO-VA의 값이 고작 0.5V로 낮아, 드라이버 회로를 구성하기 어려웠다. 드라이버 회로를 구성하기 쉽게 하기 위해서는 VO의 값을 크게 할 필요가 있다.
본 출원의 발명자에 의한 실험에 따르면, 발광 사이리스터의 애노드층의 캐리어 농도를 변화시킨 바, 캐리어 농도가 낮을 수록 애노드 전압(VA)이 커지고, 또한 그에 따라 애노드 전압(VA)의 온도 계수가 커지는 것을 알 수 있다. 실험 결과의 예를 도 6에 도시한다. 이 결과는 다음과 같은 원인에 의한다고 생각된다.
(1) 애노드 전압(VA)은 PN 접합의 순방향 전압(VD)과 기생 저항(RP)에 의한 전압 강하의 합이다. 따라서, 애노드층의 기생 저항치가 증가하면, 애노드 전압은 기생 저항치의 증대에 근거하는 전압 강하분만큼 증대한다.
(2) 반도체층의 저항치의 온도 계수는 음이고, 수%/℃로 상당히 크다.
(3) 반도체층의 저항치가 낮을 때에는 PN 접합의 순방향 전압(VD)의 온도 계수가 주로 작용하지만, 기생 저항치가 커지면, 기생 저항의 온도 계수를 무시할 수 없어진다.
이상의 실험에서는 발광 사이리스터의 애노드층의 캐리어 농도를 변화시켰지만, 본원의 발명자는 캐소드층 또는 기판의 캐리어 농도를 변화시켜도, 기생 저항치가 커져 같은 효과가 있는 것을 확인하였다.
도 6의 그래프에 있어서, 애노드층의 캐리어 농도가 5×1016/10-3인 경우, 애노드 전압(VA)의 온도 계수는 -7㎷/℃이다. 이 애노드층을 갖는 발광 사이리스터를 발광 소자로 하는 자기 주사형 발광 소자 어레이 칩을 도 5와 같은 회로에 사용하는 경우, 식 (2)로부터, VO-VA=2V가 되고, 전원 전압(VO)은 3.5V가 되었다. 따라서, 실시예 4와 비교하여 드라이버 회로를 구성하기 쉬워졌다.
(실시예 6)
실시예 5에서는 기생 저항의 값을 조정함으로써, 애노드 전압(VA)의 온도 계수를 조정하였다. 그러나, 기생 저항이나 순방향 전압(VD)은 에피텍셜 구조로 결정 되기 때문에 프로세스로 컨트롤할 수는 없다. 그래서, 기생 저항치를 조정하는 대신에, 발광 소자(발광 사이리스터)에 적극적으로 저항을 만들어 넣도록 하여도 좋다. 도 7은 각 발광 소자(L1, L2, L3, …)에 저항(62)을 직렬로 만들어 넣은 경우의 자기 주사형 발광 소자 어레이의 등가 회로를 도시하고 있다. 그 외의 구조는 도 5와 같다.
저항(62)은 발광 사이리스터의 N 게이트층(시트 저항은 225Ω/?)을 이용하여 저항치가 56.25Ω인 것을 형성하였다. 또한, 이 저항의 온도 계수를 조사하면 -2%/℃였다. 따라서, 10㎃의 전류가 흘렀을 때의 애노드 전압(VA)의 온도 계수는 56.25Ω×(-2%)×10㎃=-11.25㎷/℃가 된다. 이것에, 순방향 전압(VD)의 온도 계수를 가하여, 최종적인 애노드 전압(VA)의 온도 계수는 -12.25㎷/℃가 되었다. 식 (2)로부터 VO-VA=3.5V가 되고, VO=5.0V로, 온도의 영향을 받지 않는 칩을 실현할 수 있다.
(실시예 7)
실시예 6에서는 각 발광 소자에 하나씩 저항을 설치하였다. 이것에 의해, 각 발광 소자의 온도의 영향을 따로따로 애노드 전압(VA)의 온도 계수에 반영할 수 있었다. 그러나, 이 경우, 자기 주사형 발광 소자 어레이의 회로 구성이 복잡해지기 때문에, 본 실시예에서는 1개만의 저항을 (ψⅠ) 라인(15)에 삽입하였다. 도 8에, ψⅠ 라인(15)에 저항(63)을 접속한 경우의 자기 주사형 발광 소자 어레이의 등가 회로를 도시한다. 그 외의 구조는 도 5와 같다.
단, 이 경우, 칩 전체의 온도에 기인하는 상기 (2)의 경우밖에 해결할 수 없다. 저항(63)은 실시예 6의 저항(62)과 같은 값을 이용하면, 역시 VO=5V이고, 온도의 영향을 받지 않는 칩을 실현할 수 있다.
이상, 본 발명을 적합한 실시예에 근거하여 설명하였지만, 당업자이면 본 발명의 범위 내에서 여러가지의 변형, 변경이 가능한 것은 분명하다. 예를 들면, 발광 사이리스터의 캐소드가 공통으로 접지된 예에 대해서 설명하였지만, 본 발명은 전원 전압의 극성을 바꿈으로써, 발광 사이리스터의 애노드가 공통으로 접지된 자기 주사형 발광 소자 어레이에도 적용할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면 자기 주사형 발광 소자 어레이에 있어서, 기록 신호용의 전류 제한용 저항에 의한 전력 소비를 줄이고, 광 기록 헤드의 승온을 작게 할 수 있다. 또한, 본 발명에 의하면, 자기 주사형 발광 소자 어레이에 있어서, 발광 소자의 온도에 의해서 애노드 전압과 광 출력이 동시에 변화하여 보상하기 때문에 광 출력의 온도 계수를 작게 할 수 있다.

Claims (9)

  1. 임계 전압 또는 임계 전류를 제어하는 제어 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 제어 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 제어 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 전송 소자의 나머지 2 단자의 한쪽에 클럭 라인을 접속하여 형성한 전송 소자 어레이와, 임계 전압 또는 임계 전류를 제어하는 제어 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 제어 전극과 상기 전송 소자의 제어 전극을 대응하여 접속하고, 각 발광 소자의 나머지 2 단자의 한쪽에 접속되는 기록 신호 라인을 설치한 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 기록 신호 라인에 전류 제한용 저항을 통해서 부여되는 기록 신호용 펄스 전압의 L-H 레벨 차를 상기 클럭 라인에 부여되는 전송용 펄스 전압의 L-H 레벨 차보다도 작게 함으로써, 상기 전류 제한용 저항의 전력 소비를 줄이도록 한 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
  2. 임계 전압 또는 임계 전류를 제어하는 제어 전극을 갖는 3 단자 발광 소자 다수개를 배열한 3 단자 발광 소자 어레이의 인접하는 발광 소자의 제어 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 발광 소자의 제어 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 발광 소자의 나머지 2 단자의 한쪽에 클럭 라인을 접속하여 형성한 발광 소자 어레이로 이루어지는 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 클럭 라인에 전류 제한용 저항을 통해서 부여되는 기록 신호용 펄스 전압의 L-H 레벨 차를 상기 클럭 라인에 부여되는 전송용 펄스 전압의 L-H 레벨 차보다도 작게 함으로써, 상기 전류 제한용 저항의 전력 손실을 줄이도록 한 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
  3. 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 게이트 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 게이트 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 전송 소자의 애노드에 클럭 라인을 접속하여 형성한 전송 소자 어레이와, 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 게이트 전극과 상기 전송 소자의 게이트 전극을 접속하고, 각 발광 소자의 애노드에 전류를 인가하는 기록 신호 라인을 설치한 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 기록 신호 라인을 정전압원으로부터 전류 제한용 저항을 통해서 구동할 때, 상기 정전압원의 전압을 상기 발광 소자에 공급되는 전류의 온도 계수가 정전류시의 광 출력의 온도 계수를 상쇄하도록 선택하는 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
  4. 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 게이트 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 게이트 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 전송 소자의 애노드에 클럭 라인을 접속하여 형성한 전송 소자 어레이와,
    임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 게이트 전극과 상기 전송 소자의 게이트 전극을 접속하고,
    각 발광 소자의 애노드에 전류를 인가하는 기록 신호 라인을 구비하고,
    상기 발광 소자의 애노드층, 캐소드층, 또는 기판의 캐리어 농도를 낮게 하고, 발광 소자의 기생 저항의 값을 증대시킨 것을 특징으로 하는, 자기 주사형 발광 소자 어레이.
  5. 청구항 4에 기재된 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 기록 신호 라인을 정전압원으로부터 전류 제한용 저항을 통해서 구동할 때에, 상기 정전압원의 전압을 상기 발광 소자에 공급되는 전류의 온도 계수가 정전류시의 광 출력의 온도 계수를 상쇄하도록 선택하는 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
  6. 삭제
  7. 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 게이트 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 게이트 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 전송 소자의 애노드에 클럭 라인을 접속하여 형성한 전송 소자 어레이와,
    임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 게이트 전극과 상기 전송 소자의 게이트 전극을 접속하고,
    각 발광 소자의 애노드에 전류를 인가하는 기록 신호 라인과,
    상기 각 발광 소자에 직렬로 각각 설치한 전류 제한용 저항을 구비하는 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 기록 신호 라인을 정전압원으로부터 전류 제한용 저항을 통해서 구동할 때, 상기 정전압원의 전압을 상기 발광 소자에 공급되는 전류의 온도 계수가 정전류시의 광 출력의 온도 계수를 상쇄하도록 선택하는 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
  8. 임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 전송 소자 다수개를 배열한 3 단자 전송 소자 어레이의 인접하는 전송 소자의 게이트 전극을 서로 제 1 전기적 수단으로 접속하는 동시에, 각 전송 소자의 게이트 전극에 전원 라인을 제 2 전기적 수단을 사용하여 접속하며, 또한 각 전송 소자의 애노드에 클럭 라인을 접속하여 형성한 전송 소자 어레이와,
    임계 전압 또는 임계 전류를 제어하는 게이트 전극을 갖는 3 단자 발광 소자 다수개를 배열한 발광 소자 어레이를 구비하여, 상기 발광 소자 어레이의 게이트 전극과 상기 전송 소자의 게이트 전극을 접속하고,
    각 발광 소자의 애노드에 전류를 인가하는 기록 신호 라인과,
    상기 기록 신호 라인에 삽입된 1개의 저항을 구비하는 것을 특징으로 하는, 자기 주사형 발광 소자 어레이.
  9. 청구항 8에 기재된 자기 주사형 발광 소자 어레이의 구동 방법에 있어서,
    상기 기록 신호 라인을 정전압원으로부터 전류 제한용 저항을 통해서 구동할 때에, 상기 정전압원의 전압을 상기 발광 소자에 공급되는 전류의 온도 계수가 정전류시의 광 출력의 온도 계수를 상쇄하도록 선택하는 것을 특징으로 하는, 자기 주사형 발광 소자 어레이의 구동 방법.
KR1020017015397A 2000-04-06 2001-04-06 자기 주사형 발광 소자 어레이의 구동 방법 Expired - Lifetime KR100760173B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00104435 2000-04-06
JPJP-P-2000-00104431 2000-04-06
JP2000104435A JP4483013B2 (ja) 2000-04-06 2000-04-06 自己走査型発光素子アレイの駆動方法および光プリンタ用光源
JP2000104431A JP4438174B2 (ja) 2000-04-06 2000-04-06 自己走査型発光素子アレイの駆動方法

Publications (2)

Publication Number Publication Date
KR20020025879A KR20020025879A (ko) 2002-04-04
KR100760173B1 true KR100760173B1 (ko) 2007-09-20

Family

ID=26589560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015397A Expired - Lifetime KR100760173B1 (ko) 2000-04-06 2001-04-06 자기 주사형 발광 소자 어레이의 구동 방법

Country Status (7)

Country Link
US (1) US6703790B2 (ko)
EP (1) EP1201443A1 (ko)
KR (1) KR100760173B1 (ko)
CN (1) CN1166517C (ko)
CA (1) CA2372341A1 (ko)
TW (1) TW506116B (ko)
WO (1) WO2001076883A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4165436B2 (ja) * 2004-04-14 2008-10-15 富士ゼロックス株式会社 自己走査型発光素子アレイの駆動方法、光書き込みヘッド
JP4767634B2 (ja) * 2005-09-13 2011-09-07 株式会社沖データ 発光集積回路、光学ヘッド、及びそれを用いた画像形成装置
EP2006918A4 (en) * 2006-02-20 2012-05-30 Kyocera Corp ARRAY LIGHT-EMITTING ELEMENT, LIGHT-EMITTING ARRANGEMENT AND PICTURE GENERATION ARRANGEMENT
JP2009289836A (ja) * 2008-05-27 2009-12-10 Oki Data Corp 発光素子アレイ、駆動制御装置、記録ヘッドおよび画像形成装置
JP4682231B2 (ja) * 2008-08-01 2011-05-11 株式会社沖データ 光プリントヘッドおよび画像形成装置
JP2010045230A (ja) * 2008-08-13 2010-02-25 Fuji Xerox Co Ltd 発光素子チップ、露光装置および画像形成装置
JP4656227B2 (ja) * 2008-11-11 2011-03-23 富士ゼロックス株式会社 発光素子ヘッドおよび画像形成装置
JP4811450B2 (ja) * 2008-11-11 2011-11-09 富士ゼロックス株式会社 発光装置、発光素子チップ
JP5460350B2 (ja) * 2010-01-22 2014-04-02 株式会社沖データ 駆動回路、駆動装置及び画像形成装置
JP5952557B2 (ja) * 2011-12-26 2016-07-13 株式会社小糸製作所 発光モジュールおよび車両用灯具
KR102139681B1 (ko) * 2014-01-29 2020-07-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 발광소자 어레이 모듈 및 발광소자 어레이 칩들을 제어하는 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JPH08264838A (ja) * 1995-03-27 1996-10-11 Canon Inc Ｌｅｄアレー
JPH09311664A (ja) * 1996-05-21 1997-12-02 Canon Inc Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体
JPH10119349A (ja) * 1996-10-22 1998-05-12 Canon Inc Ｌｅｄ露光装置、画像形成装置、ｌｅｄアレイ駆動方法
JPH10235936A (ja) * 1997-02-28 1998-09-08 Canon Inc 電子写真式画像形成装置
JPH11170596A (ja) * 1997-12-10 1999-06-29 Canon Inc Ｌｅｄアレー駆動装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2784011B2 (ja) 1988-09-30 1998-08-06 日本板硝子株式会社 自己走査型発光素子アレイ
JP2577034B2 (ja) 1988-03-18 1997-01-29 日本板硝子株式会社 自己走査形発光素子アレイおよびその駆動方法
JP2784010B2 (ja) 1988-09-30 1998-08-06 日本板硝子株式会社 自己走査型発光素子アレイ
JP2790631B2 (ja) 1988-07-01 1998-08-27 日本板硝子株式会社 自己走査形発光素子アレイ
JP2577089B2 (ja) 1988-11-10 1997-01-29 日本板硝子株式会社 発光装置およびその駆動方法
DE69033837T2 (de) * 1989-07-25 2002-05-29 Nippon Sheet Glass Co., Ltd. Lichtemittierende Vorrichtung
JP3219263B2 (ja) * 1995-05-23 2001-10-15 キヤノン株式会社 発光装置
JP3308801B2 (ja) * 1996-03-06 2002-07-29 キヤノン株式会社 記録素子アレイ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (ja) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd 発光サイリスタおよび自己走査型発光装置
JPH08264838A (ja) * 1995-03-27 1996-10-11 Canon Inc Ｌｅｄアレー
JPH09311664A (ja) * 1996-05-21 1997-12-02 Canon Inc Ｐｎｐｎサイリスタ構造を用いた発光素子の制御装置、その制御方法および記憶媒体
JPH10119349A (ja) * 1996-10-22 1998-05-12 Canon Inc Ｌｅｄ露光装置、画像形成装置、ｌｅｄアレイ駆動方法
JPH10235936A (ja) * 1997-02-28 1998-09-08 Canon Inc 電子写真式画像形成装置
JPH11170596A (ja) * 1997-12-10 1999-06-29 Canon Inc Ｌｅｄアレー駆動装置

Also Published As

Publication number Publication date
EP1201443A1 (en) 2002-05-02
TW506116B (en) 2002-10-11
US6703790B2 (en) 2004-03-09
CN1166517C (zh) 2004-09-15
KR20020025879A (ko) 2002-04-04
CN1362914A (zh) 2002-08-07
US20020134930A1 (en) 2002-09-26
WO2001076883A1 (fr) 2001-10-18
CA2372341A1 (en) 2001-10-18

Similar Documents

Publication Publication Date Title
US5126759A (en) Non-impact printer with token bit control of data and current regulation signals
KR100760173B1 (ko) 자기 주사형 발광 소자 어레이의 구동 방법
US6633322B2 (en) Light emitting element array, optical printer head using the same, and method for driving optical printer head
US5373518A (en) Image forming apparatus and constant current circuit switching device for use therewith
JPH11291550A (ja) 駆動回路
JP3308801B2 (ja) 記録素子アレイ
US4531217A (en) Semiconductor laser device with plural light sources
EP0113400B1 (en) Regulated current source for thermal printhead
US4701635A (en) Current driving circuit with CMOS inverter
US5166702A (en) LED printhead with improved current mirror driver and driver chip therefor
JPH0576792B2 (ko)
KR20010080322A (ko) 자기 주사형 발광 장치
JP2962263B2 (ja) 半導体レーザ駆動回路
JP2001287398A (ja) 自己走査型発光素子アレイおよびその駆動方法
KR100735504B1 (ko) 자기 주사형 발광 소자 어레이의 구동 회로
US4595821A (en) Semiconductor device for use with a thermal print head
JP4438174B2 (ja) 自己走査型発光素子アレイの駆動方法
EP0113817B1 (en) Thermal printer edge compensation
KR910005831Y1 (ko) Led 전류 제어용 구동회로
JP3387803B2 (ja) Ｌｅｄアレー駆動装置
KR100262337B1 (ko) 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로
JPS61248483A (ja) 光プリンタ−ヘツド
JPH0659741B2 (ja) サ−マルヘツド駆動回路
KR19990043893A (ko) 스위치드 저항을 사용한 전류제어 방식의 계조처리 전계방출표시소자 구동회로
JPH07137336A (ja) Ｌｅｄ駆動回路及びその制御方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20011130

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060119

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070417

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20070612

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070622

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070913

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070914

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100910

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120821

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130822

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140825

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150819

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160818

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170823

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170823

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190819

Start annual number: 13

End annual number: 13

PC1801 Expiration of term

Termination date: 20211006

Termination category: Expiration of duration