[go: up one dir, main page]

KR100751890B1 - 모듈화 리드프레임의 제조방법 - Google Patents

모듈화 리드프레임의 제조방법 Download PDF

Info

Publication number
KR100751890B1
KR100751890B1 KR1020040061847A KR20040061847A KR100751890B1 KR 100751890 B1 KR100751890 B1 KR 100751890B1 KR 1020040061847 A KR1020040061847 A KR 1020040061847A KR 20040061847 A KR20040061847 A KR 20040061847A KR 100751890 B1 KR100751890 B1 KR 100751890B1
Authority
KR
South Korea
Prior art keywords
lead
module
leads
sealing
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040061847A
Other languages
English (en)
Other versions
KR20060013066A (ko
Inventor
제프레이리엔
Original Assignee
옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티멈 케어 인터내셔널 테크 인코포레이티드 filed Critical 옵티멈 케어 인터내셔널 테크 인코포레이티드
Priority to KR1020040061847A priority Critical patent/KR100751890B1/ko
Publication of KR20060013066A publication Critical patent/KR20060013066A/ko
Application granted granted Critical
Publication of KR100751890B1 publication Critical patent/KR100751890B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 모듈화 리드프레임의 제조방법으로, 제 1모듈로 다수의 리드 블록의 열들의 상단면을 덮어 붙이고, 제 2모듈로 리드프레임의 하단면에 대해 적어도 하나의 선택면을 덮어 붙여, 제 2모듈이 각 리드의 열 사이에 하나의 돌출부를 형성하게 하며, 이 돌출부의 단면은 제 1모듈의 내면과 가까이 접촉하고, 이로써 모듈 공간에 밀봉포장 원료를 주입하여 리드가 밀봉포장으로 고정됨은 물론 금속도선 접합면과 납땜면이 되는 리드프레임 구조를 형성하며, 리드프레임에 하나의 공동부를 형성시켜 칩을 고정시킨 후 금속도선 접합 등 후속적인 작업을 할 수 있게 한다.
모듈, 리드프레임, 반도체 칩, 봉인, 패키징

Description

모듈화 리드프레임의 제조방법{The manufacturing method for a modularized leadframe}
도 1은 종래의 반도체 칩의 밀봉포장을 도시한 구조 단면도
도 2는 종래의 다른 한 종류의 반도체 칩의 밀봉포장을 도시한 구조 단면도
도 3은 본 발명의 리드와 모듈이 배합된 제조공정의 요부단면도
도 4는 본 발명의 모듈에 밀봉포장 원료의 주입상태를 도시한 제조공정의 요부단면도
도 5는 본 발명의 리드프레임 제조공정 상태의 정면도
도 6은 본 발명의 칩과 리드프레임 조립의 제조공정을 도시한 구조 단면도
도 7은 본 발명의 리드프레임 공동부의 봉인상태의 제조공정을 도시한 구조 단면도
도 8은 본 발명의 또 다른 실시예의 리드와 모듈의 배합상태를 도시한 요부단면도
도 9는 본 발명의 또 다른 실시예의 모듈에 원료의 주입상태를 도시한 요부단면도
도 10은 본 발명의 또 다른 실시예의 리드프레임 정면도.
도 11은 본 발명의 또 다른 실시예의 칩과 리드프레임 조립상태를 도시한 구 조 단면도
도 12는 본 발명의 또 다른 실시예 리드프레임 공동부의 봉인상태를 도시한 구조 단면도
〈도면의 주요 부분에 대한 부호 설명〉
1：리드 11：상단면
12,13：선택면 12' : 금속도선 접합 면
13' : 납땜면 20'： 봉합체
21：내측 고정부 22：하측 고정부
23：측면 고정부 24：공동부
3：제 1모듈 301' : 아래면
31：내면 4：제 2모듈
41：내면 42：융기 돌출부
43：단면 A,B,C：원료 채우는 공동부
5：봉합물질 10：칩
101：접점 20：금속도선
본 발명은 모듈화 리드프레임의 제조방법에 관한 것으로, 특히 리드의 밀봉포장 작업을 먼저 진행하고, 나아가 선택적으로 리드프레임이 밀봉포장된 반 완성품 혹은 칩을 부착한 완성품을 공급하는 모듈화 리드프레임의 제조방법에 관한 것이다.
도 1에서와 같이 전통적인 반도체의 봉인(package)구조는 반도체 칩(10)이 열로 고정되는 성질의 플라스틱 수지 혹은 도자 재료의 봉합체(20')(Package body) 내에 절연되게 밀봉되며, 상기 반도체 칩(10) 양측의 리드(Leadframe)(30)가 봉합체(20')까지 연장되어 리드(30)의 아랫면(301)을 회로판과의 납땜 부위로 삼는 것으로, 이러한 종류의 밀봉포장 구조는 완성품 체적을 감소시킬 수가 없다.
때문에 봉합체 아랫면 바깥으로 드러난 리드 아랫면을 납땜면으로 하는 봉장기술이 생겨났는데, 도 2에서와 같이, 이는 반도체 칩(10')을 리드(30') 위에 적치 혹은 붙이고, 다시 봉합체(20')를 응용해 절연밀봉을 구성하고, 리드(30')의 아랫면(301')이 봉합체(20')의 아랫면과 동일한 평면에 있으면서 바깥으로 드러나게 하는데, 이렇게 하여 직접 회로판과 납땜하는 부위로 삼고, 나아가 봉장 크기를 축소하는 효과를 가지게 된다.
다만, 상술한 종래의 반도체의 완전 봉장구조는 봉장이 완성된 후 임의로 금속도선(리드프레임과 반도체 칩을 연결하는) 접합 방식을 선택할 수 없고 혹은 실제 필요에 따라 금속도선 접합 작업을 진행할 수도 없으며, 리드의 수를 변경할 수도 없다. 따라서 제품을 탄성적으로 이용할 수 있는 범위에서 제한을 받게 된다.
또한 이 리드(30')의 아래면(301')이 봉합체(20') 아래면과 동일한 평면에 있고 바깥으로 드러난 상태이기 때문에 봉합체(20') 재료가 굳어지기 전에 아랫면(301')으로 침투해 들어가기 쉬워 하자가 발생하거나 변두리를 반드시 정리해야 하는 문제가 발생한다. 따라서 그 제조와 품질관리의 원가를 제고시키게 된다.
또한, 일반적인 칩 자체는 밀봉포장이 가해지고, 또 반도체 전자부품과 회로판의 조립상태도 상당히 완전한 밀봉상태를 드러내는데, 상술한 봉장구조는 매우 비싼 재료로 완전 봉합을 진행하기 때문에 불필요한 감을 주며, 그 재료의 원가를 효과적으로 낮출 수 없어 비합리적이다.
본 발명의 주요 목적은 모듈화 리드프레임의 제조방법에 관한 것으로, 다수의 리드 블록의 열을 제 1모듈로 상단면을 덮어 붙이는 방식으로 끼워, 밀봉포장 후 덮지 않고도 깨끗하고 반들거리는 면이 형성되게 하고, 제 2모듈을 사용하여 리드의 하단면에 대해 적어도 하나의 선택면을 덮어 붙이는 방식으로 끼워, 밀봉포장 후 덮지 않고도 깨끗하고 반들거리는 면이 형성되게 하고, 동시에 제 2모듈이 리드의 각각의 열 사이에 하나의 돌출부를 형성하게 하며, 이 돌출부의 단면은 제 1모듈의 내면과 가까이 접촉한 다음, 모듈 사이의 공동부에 밀봉포장 원료를 주입하고 고정된 리드, 금속도선 접합 면 및 노출된 납땜면을 사용하여 리드프레임 구조를 형성하고, 리드프레임에 하나의 공동부를 형성하여 칩을 고정한 후 금속도선을 박는 등 후속적인 작업을 할 수 있게 하는데에 있다.
본 발명의 또 다른 목적은 모듈화 리드프레임의 제조방법에 관한 것으로, 리드프레임의 리드 블록은 상,하단면과 중간에 하나의 상단면을 향해 오목하게 들어간 금속도선 접합 면이 형성되어 있는데, 이를 통해 하단면과 금속도선 접합 면에 제 2모듈이 덮어 붙이게 하여, 밀봉포장으로 금속도선 접합 면이 바깥으로 드러나게 하여 금속도선 접합 면을 회로판과 조립되는 납땜면으로 하는데에 있다.
도면의 실시예를 통해 본 발명의 제조방법, 구조 및 기타 작용, 목적을 더욱 상세히 설명하기로 한다.
도면에서 보는 바와 같이, 본 발명은「모듈화 리드프레임의 제조방법」에 관한 것으로, 우선 밀봉포장으로 리드프레임을 제작하여 다양한 칩 또는 리드프레임의 칩 조립법을 변경할 수 있게 하여, 선택적으로 완성품 혹은 반완성품을 공급 조립할 수 있게 하며, 제품의 실시에서 탄성적인 변화가 가능한 제조방법이다.
이는 아래를 포함하되,
(a) 금속원료를 잘라 분리하거나 아직 잘라 분할하지 않은 다수의 금속재질 리드(1) 블록을 선택하여, 상기 리드(1)가 적어도 두 열의 서로 대칭 혹은 비대칭 모양의 배열을 형성하게 한다(도 6과 10에서 도시).
(b) 제 1모듈(3)의 내면(31)을 다수의 열의 금속재질 리드(1) 블록 상단면(11)에 덮어 붙이는 방식으로 끼워, 밀봉포장 후 원하지 않는 임의의 물질로 덮지 않아도 반들거리는 면이 형성되게 하고, 제 2모듈(4)의 내면(41)에 상기 리드(1)의 하단면에 대해 적어도 하나의 선택면(12,13)을 덮어 붙이는 방식으로 끼워(하나의 선택면을 택해도 된다), 밀봉포장 후 덮지 않아도 반들거리는 면이 형성되게 하고, 동시에 제 2모듈(4)이 각각의 리드(1) 열 사이에 돌출부(42)를 형성하게 하며, 이 돌출부(42)의 단면(43)은 제 1모듈(3)의 내면(31)과 가까이 접촉하고(도 3과 8에서 도시), 이로써 두 개의 모듈(3,4) 사이에 배치되는 모든 리드(1)의 내/외측 및 아래측 사이에 각각 재료를 채우는 공동부(A,B,C)를 형성시킨다.
(c) 두 개의 모듈(3,4) 사이에 형성된 재료 채우는 공동부(A,B,C)로 밀봉포장 원료의 주입작업(도 4와 9에서 도시)을 진행하여, 각 리드(1)가 공동으로 봉합체(20')에 의해 봉장 및 고정되는 구조를 갖게 된다.
또한 재료를 채우는 공동부(A)에 내측 고정부(21)가 형성되고, 재료를 채우는 공동부(B)에는 하측 고정부(22)가 형성되며, 재료를 채우는 공동부(C)에는 측면 고정부(23)가 형성된다.
또한 적어도 두 열의 리드(1) 사이에는 공동부(24)가 형성되며, 각 리드(1)의 상단면(11)과 적어도 하나의 선택면(12,13)이 바깥으로 노출되는 구조를 형성하고, 하단에는 금속도선 접합 면(12')과 납땜면(13')이 형성되어, 이로써 칩(10)이 장착되는 리드프레임이 구성되며(도 5와 10에서 도시), 이로써 칩(10)을 적치, 응용하는 칩을 위한 공간을 제공할 수 있는 물품이 되는 것이다.
(d) 상술한 이미 고정되고 밀봉포장이 완성된 리드프레임의 구조장치는 그 상단에 적어도 하나의 칩(10)이 붙어, 칩(10)의 접점(101)과 리드(1)의 금속도선 접합 면(12')(즉 원래 선택면(12)) 사이에서, 적어도 하나의 금속도선(20)을 이용해 봉합체(20')의 공동부(24)에서 금속도선 접합을 진행한다(도 6과 11에서 도시).
이로써 사용에 있어 탄성적인 범위를 갖는 완성품이 형성되어 임의로 직접 회로판 혹은 기타 전기장치에 납땜하여 사용하거나 혹은 다시 후속적인 제조과정을 진행하는데 제공되어진다.
(e) 도 7과 12에서 도시한 것은, 상술한 금속도선 접합 작업을 진행한 후, 선택적으로 봉합체(20')의 아래면 공동부(24)에 제 2차 봉장작업을 진행하거나 혹은 기타 봉합물질(5)로 밀봉구조를 구성하는 것이다.
칩(10)과 리드(1)가 이미 봉장구조를 가지고 있기 때문에 습기방지, 먼지방지 기능을 가지고 있으며, 따라서 제2의 봉장작업이 진행될 때, 본 발명에서는 비교적 저렴한 플라스틱 재료로 봉장을 진행하며, 이로써 제조 원가를 상당히 낮추는 효과를 거둘 수 있다.
이상 상술한 칩과 리드프레임 조립의 제조방법은 수시로 리드프레임 완성품을 공급할 수 있어 관련업체가 임의로 그 필요에 의해 회로판에 금속도선 접합 혹은 납땜 등을 진행할 수 있어, 제품이 제공하는 선택의 범위가 탄력성을 가지며 각기 다른 응용에 부합된다.
다음으로, 본 발명의 제 1,2모듈(3,4)은 그 내면(31,41)이 리드(1)의 상단면(11)과 하단의 선택면(12,13)에 붙여져 있어, 리드(1)의 봉장작업이 진행될 때 열로 고정되는 성질의 플라스틱 혹은 도자 재료가 상단면(11), 하단의 선택면(12,13)에 스며들지 않아 리드프레임 완성품 혹은 반 완성품에서 바깥으로 드러나는 변두리 하자 등이 발생하지 않는다. 이와 같이, 변두리 정리 등의 순서를 없앨 수 있기 때문에 제조원가와 품질관리의 원가절감을 얻을 수 있다.
또한 본 발명은 리드(1)의 봉장이 완성되었을 때 봉합체(20')의 아랫면에 상향의 공동부(24)가 형성되기 때문에 이로써 칩(10)의 아랫면과 리드(1)의 금속도선 접합 면(12')이 바깥으로 노출되는 모양을 형성한 다음, 금속도선(20)이 칩(10)의 아래면 및 리드(1)의 금속도선 접합 면(12')을 접속하는데 선택성을 제공하고, 직접 회로판에 납땜될 수 있기 때문에 봉장재료 원가의 감소를 가져오며, 공동부(24)의 밀봉작업이 필요할 경우에는 일반적인 플라스틱 밀봉 재료 혹은 봉합물질(5)을 상기 공동부(24)에 넣을 수 있어 재료원가도 절감하는 효과를 가진다.
특히 밝혀 두고자 하는 것은, 본 발명의 상술한 봉합체(20')로 구성된 하측 고정부(22)는 각 리드(1)의 하방에 위치하며, 각 리드(1) 하방에 형성되는 형태가 상호 나란한 구조로 한정되는 것은 아니며, 제 2모듈(4)이 재료를 채우는 공동부(B)를 형성할 때(도 8과 9에서 도시) 서로 엇갈리며 나란하지 않은 모양으로 형성된다. 이러한 구조로 인해 외부로 노출된 금속도선 접합 면(12')과 납땜면(13')이 서로 분리되어 전자간섭(EMI)을 감소시킬 수 있다.
같은 이치로 상술한 각 리드(1)는 서로 엇갈리며 나란하지 않은 모양으로 배열되어 각기 다른 위치의 금속도선 접합 면(12')과 납땜면(13')이 분리되도록 형성되며(도 10에서 도시), 따라서 동일한 효과를 거둘 수 있으며, 본 발명에서 제시하는 제조방법은 간단한 변경, 교환이 가능한 것으로서 특허의 정신에 부합된다고 여겨진다.
이상 본 발명인「모듈화 리드프레임의 제조방법」은 실용성과 진보성을 갖추고 있다고 판단되며, 특허요건에 부합된다고 여겨져 특허신청을 제출하는 바이다.
이상 기술한 바처럼, 본 발명의 모듈화된 리드프레임의 기술구성에 의해 제품이 제공하는 선택의 범위가 제한받지 않고 탄력성을 가지며 각기 다른 수요에 부합되고, 변두리 정리 등의 순서를 없앨 수 있기 때문에 제조원가와 품질관리의 원가절감을 얻을 수 있으며, 봉장재료의 원가를 효과적으로 절감할 수 있다.

Claims (3)

  1. (a) 다수의 금속재 블록 리드를 적어도 두 열로 배열시키는 제 1단계와;
    (b) 두 열로 배열된 다수의 금속재 블록 리드의 상단면을 제 1모듈의 내부면으로 덮어 붙이는 방식으로 끼우고, 리드의 하단면에 대해 적어도 하나의 선택면을 제2 모듈의 내부면으로 덮어 붙이는 방식으로 끼워서, 제 2모듈이 리드 열 각각의 리드 사이에 하나의 융기 돌출부를 형성하게 하여, 상기 돌출부의 단면은 제 1모듈의 내면과 가깝게 덮어서 두 개의 모듈 사이에 재료를 채우는 공동부가 형성되게 하는 제 2단계; 및
    (c) 두 개의 모듈사이에 형성된 재료를 채우는 공동부에 밀봉포장 원료의 주입작업을 진행하여, 모든 리드가 수지봉지재에 의해 봉장 및 고정되는 구조를 형성케 하며, 모든 리드의 적어도 하나의 상단면과 적어도 하나의 선택면을 외부로 노출시켜, 하단에 금속도선 접합 면과 납땜면을 형성하는 제 3단계를 포함하는 것을 특징으로 하는 모듈화 리드프레임의 제조방법.
  2. 제 1항에 있어서, 상기 리드프레임의 밀봉포장이 완성된 리드프레임 구조는 후속적으로 상단에 적어도 하나의 칩을 고정시키고 칩의 접점과 리드의 금속도선 접합 면 사이를 선택하여 적어도 하나의 금속도선을 봉합체의 공동부에서 금속도선 접합 접속 작업을 진행하며, 칩과 리드의 금속도선 접합이 끝난 후 봉합체의 공동부에서 선택적으로 제 2차 봉장작업 혹은 봉합물질로써 밀봉구조를 구성하는 단계를 더 포함하는 것을 특징으로 하는 모듈화 리드프레임의 제조방법.
  3. 제 1항에 있어서, 상기 각 리드는 나란하거나 혹은 서로 엇갈리는 비대칭 모양으로 배열되어 봉장작업이 진행되고, 제 2 모듈 내면에 덮인 각 리드 하단에는 적어도 하나의 선택면 위치가 있어 나란하거나 혹은 엇갈리게 배치되어 봉장작업이 진행되며, 상기 재료 채우는 공동부는 각 리드의 내/외측 및 아래 측에 위치하며, 봉합체가 각 리드에 대해 내측 고정부, 외측 고정부 및 측면 고정부를 형성하는 것을 특징으로 하는 모듈화 리드프레임의 제조방법.
KR1020040061847A 2004-08-05 2004-08-05 모듈화 리드프레임의 제조방법 Expired - Fee Related KR100751890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061847A KR100751890B1 (ko) 2004-08-05 2004-08-05 모듈화 리드프레임의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061847A KR100751890B1 (ko) 2004-08-05 2004-08-05 모듈화 리드프레임의 제조방법

Publications (2)

Publication Number Publication Date
KR20060013066A KR20060013066A (ko) 2006-02-09
KR100751890B1 true KR100751890B1 (ko) 2007-08-23

Family

ID=37122542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061847A Expired - Fee Related KR100751890B1 (ko) 2004-08-05 2004-08-05 모듈화 리드프레임의 제조방법

Country Status (1)

Country Link
KR (1) KR100751890B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030736A (ko) * 1995-11-23 1997-06-26 이대원 리드프레임이 개선된 반도체 패키지
KR20020095053A (ko) * 2001-06-11 2002-12-20 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP2003007951A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置の製造方法
JP2003188332A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030736A (ko) * 1995-11-23 1997-06-26 이대원 리드프레임이 개선된 반도체 패키지
KR20020095053A (ko) * 2001-06-11 2002-12-20 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP2003007951A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置の製造方法
JP2003188332A (ja) * 2001-12-14 2003-07-04 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20060013066A (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
US6479888B1 (en) Semiconductor device and a method of manufacturing the same
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US7737565B2 (en) Stackable semiconductor package and method for its fabrication
US5471011A (en) Homogeneous thermoplastic semi-conductor chip carrier package
US20070105281A1 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
KR19980024503A (ko) 반도체 패키지 및 그 형성 방법
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
JP2002033438A (ja) 樹脂封入型回路装置
US6573119B1 (en) Semiconductor device and method of manufacture thereof
JPH10284525A (ja) 半導体装置の製造方法
JP4145322B2 (ja) 半導体装置の製造方法
CN101083243B (zh) 集成电路封装及其制造方法
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
US8004069B2 (en) Lead frame based semiconductor package and a method of manufacturing the same
KR100751890B1 (ko) 모듈화 리드프레임의 제조방법
JP2000243875A (ja) 半導体装置
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
US7204017B2 (en) Manufacturing method of a modularized leadframe
US20050098859A1 (en) Semiconductor device and fabrication method thereof
KR100723211B1 (ko) 집적회로 칩 패키징 방법
KR100641511B1 (ko) 고집적 반도체 패키지 및 그 제조 방법
EP1628338A1 (en) The manufacturing method of a modularized leadframe
KR100668811B1 (ko) 적층 패키지
KR100268922B1 (ko) 반도체패키지및그제조방법
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040805

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060427

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040805

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070516

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070727

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070817

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070820

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee