[go: up one dir, main page]

KR100742341B1 - 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법 - Google Patents

프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR100742341B1
KR100742341B1 KR1020000066862A KR20000066862A KR100742341B1 KR 100742341 B1 KR100742341 B1 KR 100742341B1 KR 1020000066862 A KR1020000066862 A KR 1020000066862A KR 20000066862 A KR20000066862 A KR 20000066862A KR 100742341 B1 KR100742341 B1 KR 100742341B1
Authority
KR
South Korea
Prior art keywords
data
frame length
variable
decoding
preliminary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000066862A
Other languages
English (en)
Other versions
KR20020036607A (ko
Inventor
김재홍
공준진
최성한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000066862A priority Critical patent/KR100742341B1/ko
Priority to US09/897,732 priority patent/US7450667B2/en
Priority to EP01306702A priority patent/EP1206042A3/en
Priority to CNB011329084A priority patent/CN1181638C/zh
Priority to JP2001267595A priority patent/JP3612048B2/ja
Publication of KR20020036607A publication Critical patent/KR20020036607A/ko
Application granted granted Critical
Publication of KR100742341B1 publication Critical patent/KR100742341B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩 하기 위한 디코딩 장치가 개시되어 있다. 본 발명에 따른 디코딩 장치는 예비 디코딩부와 디코딩 데이터 출력부를 포함한다. 예비 디코딩부는 가능성 있는 프레임 길이에 따라 데이터를 디코딩하여 예비 디코딩 데이터를 생성한다. 디코딩 데이터 출력부는 검출된 프레임 길이에 따라 예비 디코딩 데이터로 부터 원하는 디코딩 데이터를 선택하여 출력한다. 본 발명에 따르면, 메모리의 효율적인 사용 및 디코딩 속도 저하 방지가 가능하다.

Description

프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법{Aparatus and method for decoding data having unknown frame length}
도 1은 종래 비터비 디코더를 도시한 블럭도이고,
도 2는 도 1에 도시된 비터비 디코더의 트레이스백 동작을 제어하는 방법을 도시한 순서도이며,
도 3은 본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치를 도시한 블럭도이고,
도 4는 도 3에 적용하기 위하여 본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩하는 방법을 설명하기 위한 순서도이며,
도 5a는 도 4의 예비 디코딩 단계를 상세히 도시한 순서도이고,
도 5b는 도 5a의 트레이스백 단계를 상세히 도시한 순서도이며,
도 6a는 도 4의 디코딩 데이터 출력 단계를 상세히 도시한 순서도이고,
도 6b는 도 6a의 디코딩 결과 출력 단계를 상세히 도시한 순서도이며,
도 7은 본 발명의 일실시예에 따른 도 3의 출력 버퍼의 구성을 도시한 도이다.
* 도면의 주요부분에 대한 부호의 설명 *
311 : 브랜치 매트릭 계산부 312 : ACS부
313 : 패스 저장부 314 : 트레이스백 데이터 저장부
315 : 트레이스백 제어부 332 : 프레임 길이 결정부
334 : 출력 저장부 336 : 출력 제어부
디지털 통신 시스템에서 데이터의 오류를 정정하기 위해 사용되는 트리 코드(Tree Codes)를 복호하는 방법으로 비터비 디코더(Viterbi Decoder)가 있다. 트리 코드는 통신 시스템의 규격에 따라 프레임의 길이에 제한 없이 연속적으로 데이터를 전송하는 경우와 일정한 프레임 길이로 데이터를 전송하는 경우로 구분된다.
도 1은 종래 비터비 디코더를 도시한 블럭도이다. 비터비 디코더(viterbi decoder)(200)는 브랜치 매트릭 계산부(branch matrics processor)(210), ACS부(Add, Compare & select part)(230), 패스 저장부(path storing part)(250), 트레이스백 데이터 저장부(traceback data storing part)(270) 및 트레이스백 제어부(290)를 포함한다. 브랜치 매트릭 계산부(210)는 수신된 데이터와 기준 레벨과의 비교 결과인 브랜치 매트릭(a set of branch matrics)를 계산한다. ACS부(230)는 브랜치 매트릭 프로세서(210)로 부터 입력된 브랜치 매트릭과 지나간 스테이트의 브랜치 매트릭을 더하여 새로운 스테이트 매트릭값을 구하고, 최소 패스 매트릭(minimum path matrics)을 선택하여 서바이벌 패스(survival path)를 결정한 다. ACS부(230)는 또한 스테이트 매트릭값들의 오버플로우가 발생하지 않도록 모든 스테이트 매트릭값이 문턱값 이상의 값을 가지면 모든 스테이트 매트릭값에서 특정한 값을 빼주는 오버플로우 제어 동작을 수행한다. 패스 저장부(250)는 ACS부(230)에서 선택한 서바이벌 패스를 저장한다. 트레이스백 저장부(270)에 저장된 신호들은 트레이스백 제어부(290)의 제어에 따라 디코딩 되어 비터비 디코더(200)의 출력 신호가 된다.
도 2를 참조하여, 도 1의 비터비 디코더(200)에서 프레임 길이가 E로 일정하고 디코딩 깊이(decoding depth)가 D인 경우 트레이스백 제어부(290)의 제어 동작을 설명한다. 먼저 수신되는 데이터를 계수하기 위한 변수(i)를 초기화 한 후(SS1), 변수 i를 증가시킨다(SS2). 다음으로, i번째 서바이벌 데이터를 트레이스백 저장부(270)에 기록한다(SS3). 변수(i)와 디코딩 깊이(D)를 비교한다(SS4). 디코딩 깊이 비교 단계(SS4)에서, 변수(i)가 디코딩 깊이(D)보다 작다면 변수 증가 단계(SS2)로 진행한다. 즉, D번째 데이터가 입력될 때까지 수신된 데이터를 트레이스백 저장부(270)에 기록한다.
한편, 디코딩 깊이 비교 단계(SS4)에서, 변수(i)가 디코딩 깊이(D)보다 크거나 같다면, 즉, D번째 데이터가 입력된 후, 변수(i)와 프레임 길이(E)를 비교하는 프레임 종료 확인 단계(SS5)를 수행한다. 즉, 프레임 종료 확인 단계(SS5)는 수신된 데이터가 프레임의 마지막 데이터인지 확인하는 단계이다. 프레임 종료 확인 단계(SS5)에서, 수신된 데이터가 프레임의 마지막 데이터가 아니라면 트레이스백 저장부(270)를 트레이스백하여 최종 비트를 비터비 디코더의 출력 데이터로 출력하고 변수 증가 단계(SS2)로 진행한다(SS6).
그러나, 프레임 종료 확인 단계(SS5)에서, 프레임의 마지막 데이터인 E번째 데이터가 입력되었다면 트레이스백 메모리(270)에 저장되어 있는 데이터를 트레이스백 하면서 트레이스백한 모든 데이터 비트들을 출력한다(SS7). 이로써 비터비 데이터의 디코딩 동작이 완료된다.
그러나, 상기와 같은 장치는 프레임 길이를 모르는 데이터를 디코딩 하는 경우에는 적용할 수 없는 문제점이 있다. 이와 같이 프레임 길이를 모르는 데이터를 정확히 디코딩하기 위해서는 데이터의 프레임 길이를 검출하여야만 한다. 프레임 길이를 모르는 데이터로 부터 프레임 길이를 검출하는 방법으로는 주기적인 리던던시 검사/ 제로 패스 매트릭/ 최소 패스 매트릭을 이용할 수 있다. 즉, 종래와 같은 디코딩 장치 및 방법을 사용하면, 프레임 길이를 검출하는 것과는 별도로 첫째 각각의 가능성 있는 프레임 길이 모두에 대하여 비터비 디코딩을 반복적으로 수행하여야 한다. 가능성 있는 프레임 길이가 n개인 경우 비터비 디코딩을 n번 수행하여야 하므로 디코딩 속도가 저하되는 문제점이 있다. 둘째, 각 가능성 있는 프레임 길이마다 디코딩된 데이터를 저장하기 위한 별도의 저장부를 구비하여야 하므로 메모리 요구량이 많아진다는 문제점이 있다.
본 발명의 첫번째 목적은 프레임 길이가 알려져 있지 않은 데이터를 정확하게 디코딩하기 위한 장치를 제공하는 것이다.
본 발명의 두번째 목적은 디코딩 속도를 저하시키지 않으면서 프레임 길이를 모르는 데이터를 디코딩하는 방법을 제공하는 것이다.
본 발명의 세번째 목적은 메모리를 효율적으로 사용할 수 있도록 프레임 길이를 모르는 데이터를 디코딩하는 방법을 제공하는 것이다.
상기 첫번째 목적을 달성하기 위한 본 발명에 따른 디코딩 장치는 프레임 길이를 모르는 데이터를 디코딩 하기 위하여, 가능성 있는 프레임 길이에 따라 상기 데이터를 디코딩하여 예비 디코딩 데이터를 생성하는 예비 디코딩부; 및 상기 데이터로 부터 검출된 프레임 길이에 따라 상기 예비 디코딩 데이터로 부터 디코딩된 데이터를 선택하여 출력하는 디코딩 데이터 출력부;를 포함한다.
상기 예비 디코딩부는: 상기 데이터와 기준 레벨과의 비교 결과에 따라 브랜치 매트릭을 계산하는 브랜치 매트릭 계산부; 각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구하고, 상기 패스 매트릭들로 부터 최적의 패스를 선택하여 패스 선택 데이터를 출력하는 ACS부; 다음 스테이트의 브랜치 매트릭 계산에 사용될 상기 ACS부에서 구한 패스 매트릭들을 저장하는 패스 저장부; 상기 ACS부에서 출력된 패스 선택 데이터를 저장하고 상기 패스 선택 데이터를 트레이스백하여 예비 디코딩 데이터를 출력하는 트레이스백 데이터 저장부; 및 상기 가능성 있는 데이터 프레임 길이에 따라 상기 트레이스백 데이터 저장부의 트레이스백 동작을 제어하는 트레이스백 제어부;를 포함한다
상기 디코딩 데이터 출력부는: 상기 데이터로 부터 프레임 길이를 검출하기 위한 프레임 길이 결정부; 상기 트레이스백 데이터 저장부로 부터 출력된 예비 디코딩 데이터를 저장하기 위한 출력 저장부 ; 및 상기 검출된 프레임 길이에 해당하는 디코딩 데이터를 출력하도록 상기 출력 저장부를 제어하는 출력 제어부;를 포함한다.
상기 두번째 및 세번째 목적을 달성하기 위한 본 발명에 따른 디코딩 방법은 프레임 길이를 모르는 데이터를 디코딩하기 위하여, 가능성 있는 프레임 길이에 따라 상기 데이터를 디코딩하여 예비 디코딩 데이터를 생성하는 예비 디코딩 단계; 및 상기 데이터로 부터 검출된 프레임 길이에 따라 상기 예비 디코딩 데이터로 부터 디코딩된 데이터를 선택하여 출력하는 디코딩 데이터 출력 단계;를 포함한다.
상기 예비 디코딩 단계는: 상기 데이터와 기준 레벨과의 비교 결과에 따라 브랜치 매트릭을 계산하는 브랜치 매트릭 계산 단계; 각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구하고, 상기 패스 매트릭들로 부터 최적의 패스를 선택하여 패스 선택 데이터(survival path data)를 출력하는 패스 선택 데이터 출력 단계; 상기 패스 선택 데이터를 저장하는 단계; 및 상기 패스 선택 데이터를 가능성 있는 프레임 길이에 따라 트레이스백 하여 예비 디코딩 데이터로 출력하는 트레이스백 단계;를 포함한다.
상기 트레이스백 단계는: 상기 패스 선택 데이터를 계수하기 위한 데이터 변수, 가능성 있는 프레임 길이를 지시하는 프레임 변수 및 가능한 프레임 길이를 나타내는 프레임 길이 변수를 초기화하는 변수 초기화 단계; 상기 데이터 변수를 증 가시키는 데이터 변수 증가 단계; 상기 데이터 변수가 지시하는 패스 선택 데이터를 기록하는 단계; 상기 데이터 변수와 상기 프레임 길이 변수를 비교하는 프레임 길이 비교 단계; 상기 프레임 길이 비교 결과 상기 데이터 변수가 상기 프레임 길이 변수와 같지 않으면, 상기 데이터 변수와 디코딩 깊이를 비교하는 디코딩 깊이 비교 단계, 상기 디코딩 깊이 비교 결과 상기 데이터 변수가 상기 디코딩 깊이보다 작으면 상기 데이터 변수 증가 단계로 진행하며; 상기 디코딩 깊이 비교 단계에서 상기 데이터 변수가 상기 디코딩 깊이보다 크거나 같으면 상기 기록된 패스 선택 데이터를 트레이스백 하여 최종 비트를 제 1 예비 디코딩 데이터로서 출력하고 상기 데이터 변수 증가 단계로 진행하는 제 1 트레이스백 단계; 상기 프레임 길이 비교 단계에서 상기 데이터 변수가 상기 프레임 길이 변수와 같으면, 상기 기록된 패스 선택 데이터들을 트레이스백하면서 모든 비트들을 제 2 예비 디코딩 데이터로서 출력하는 제 2 트레이스백 단계; 상기 제 2 트레이스백 단계가 완료되면 상기 데이터 변수와 가능성 있는 최대 프레임 길이를 비교하는 최대 프레임 길이 비교 단계, 여기서 상기 데이터 변수와 상기 가능성 있는 최대 프레임 길이가 같으면 상기 트레이스백 데이터 저장 단계를 완료하며; 및 상기 최대 프레임 길이 비교 단계에서 상기 데이터 변수와 상기 가능성 있는 최대 프레임 길이가 같지 않으면 상기 프레임 길이 지시 변수를 증가시키고 상기 데이터 변수 증가 단계로 진행하는 프레임 길이 변수 증가 단계;를 포함한다.
상기 디코딩 데이터 출력 단계는: 상기 데이터로 부터 프레임 길이를 검출하는 프레임 길이 결정 단계; 및 상기 제 1 및 제 2 트레이스백 단계에서 출력된 제 1 및 제 2 예비 디코딩 데이터들 중 상기 검출된 프레임 길이에 해당하는 예비 디코딩 데이터를 디코딩 데이터로서 출력하는 디코딩 결과 출력 단계;를 포함한다.
상기 프레임 길이 결정 단계는 주기적인 리던던시 검사/제로 패스 매트릭/최소 패스 매트릭을 이용하여 상기 데이터의 프레임 길이를 결정하는 것이 바람직하다.
상기 디코딩 결과 출력 단계는: 예비 디코딩 데이터 지시 변수를 초기화 하는 단계; 상기 예비 디코딩 데이터 지시 변수를 증가시키는 단계; 상기 예비 디코딩 데이터 지시 변수가 상기 검출된 프레임 길이 지시 상수보다 작으면 상기 제 1 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터를 출력하고 상기 예비 디코딩 데이터 지시 변수 증가 단계로 진행하는 제 1 디코딩 데이터 출력 단계; 및 상기 예비 디코딩 데이터 지시 변수가 상기 검출된 프레임 길이 지시 변수와 같으면, 상기 제 1 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터를 출력하고 상기 제 2 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터를 출력하는 제 2 디코딩 데이터 출력 단계;를 포함한다.
이하에 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩 하기 위한 디코딩 장치는 도 3에 도시된 바와 같이, 예비 디코딩부(310) 및 디코딩 데이터 출력부(330)를 포함한다. 예비 디코딩부(310)에서는 가능성 있는 프레임 길이에 따라 데이터를 디코딩하여 예비 디코딩 데이터를 생성한다. 디코딩 데이터 출력부(330)는 데이터 로 부터 검출된 프레임 길이에 따라 예비 디코딩 데이터로 부터 디코딩된 데이터를 선택하여 출력한다.
예비 디코딩부(310)는 브랜치 매트릭 계산부(311), ACS부(312), 패스 저장부(313), 트레이스백 데이터 저장부(314) 및 트레이스백 제어부(315)를 포함한다. 브랜치 매트릭 계산부(311)는 상기 데이터와 기준 레벨과의 비교 결과에 따라 5개의 레벨 중 하나에 해당되는 브랜치 매트릭을 계산한다. ACS부(312)는 각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구한다. ACS부(312)는 또한 상기 패스 매트릭들로 부터 최적의 패스를 선택하여 패스 선택 데이터를 출력한다. 패스 저장부(313)는 다음 스테이트의 브랜치 매트릭 계산에 사용하기 위하여 ACS(312)부에서 구한 패스 매트릭들을 저장한다. 트레이스백 데이터 저장부(314)는 ACS부(312)에서 출력된 패스 선택 데이터를 저장하고 패스 선택 데이터를 트레이스백하여 예비 디코딩 데이터를 출력한다. 트레이스백 제어부(315)는 가능성 있는 데이터 프레임 길이에 따라 상기 트레이스백 데이터 저장부(314)의 트레이스백 동작을 제어한다. 트레이스백 제어부(315)의 제어 동작은 이후에 본 발명에 따른 디코딩 방법을 설명하면서 상세히 설명될 것이다.
디코딩 데이터 출력부(330)는 프레임 길이 결정부(332), 출력 저장부(334) 및 출력 제어부(336)를 포함한다. 프레임 길이 결정부(332)는 데이터로 부터 프레임 길이를 검출한다. 프레임 길이는 주기적인 리던던시 검사/제로 패스 매트릭/최소 패스 매트릭 등을 이용하여 구할 수 있는데 이는 잘 알려진 사실이다. 출력 저 장부(334)는 트레이스백 데이터 저장부(314)로 부터 출력된 예비 디코딩 데이터를 저장한다. 출력 제어부(336)는 검출된 프레임 길이에 해당하는 디코딩 데이터를 출력하도록 출력 저장부(334)를 제어한다. 출력 제어부(336)의 상세한 제어 동작은 이후에 설명될 본 발명에 따른 프레임 길이를 모르는 데이터의 디코딩 방법에서 상세히 설명될 것이다.
두번째 및 세번째 목적을 달성하기 위한 본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩하기 위한 디코딩 방법이 도 4 내지 도 7을 참조하여 설명될 것이다. 도 4를 참조하면 본 발명에 따른 프레임 길이를 모르는 데이터를 디코딩하기 위한 디코딩 방법은 예비 디코딩 단계(S1) 및 디코딩 데이터 출력 단계(S2)를 포함한다. 예비 디코딩 단계(S1)에서는 가능성 있는 프레임 길이에 따라 데이터를 디코딩하여 예비 디코딩 데이터가 생성된다. 디코딩 데이터 출력 단계(S2)에서는 데이터로 부터 검출된 프레임 길이에 따라 예비 디코딩 데이터로 부터 디코딩된 데이터를 선택하여 출력한다.
도 5a를 참조하면, 예비 디코딩 단계(S1)는 브랜치 매트릭 계산 단계(S11), 패스 선택 데이터 출력 단계(S12), 패스 선택 데이터 저장 단계(S13) 및 트레이스백 단계(S14)를 포함한다. 브랜치 매트릭 계산 단계(S11)에서는 데이터와 기준 레벨과의 비교 결과에 따라 5개의 레벨값 중 하나를 선택하도록 브랜치 매트릭을 계산한다. 패스 선택 데이터 출력 단계(S12)에서는 각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구한다. 패스 선택 데이터 출력 단계(S12)에서는 상기 패스 매트릭들로 부터 최 적의 패스를 선택하여 패스 선택 데이터(survival path data)를 출력한다. 패스 선택 데이터 저장 단계(S13)에서는 패스 선택 데이터 출력 단계(S12)에서 출력된 패스 선택 데이터를 저장한다. 트레이스백 단계(S14)에서는 패스 선택 데이터를 가능성 있는 프레임 길이에 따라 트레이스백 하여 예비 디코딩 데이터로 출력한다.
도 5b를 참조하면, 트레이스백 단계(S14)는 다음과 같은 세부 단계들에 따라 수행된다. 먼저, 패스 선택 데이터를 계수하기 위한 데이터 변수(s), 가능성 있는 프레임 길이를 지시하는 프레임 길이 지시 변수(i) 및 가능한 프레임 길이를 표시하는 프레임 길이 변수(Ei)를 초기화하는 변수 초기화 단계(S141)가 수행된다. 프레임 길이 지시 변수(i)는 가능성 있는 프레임의 길이의 갯수를 표시하는 값으로 1부터 n까지 변하는 값이다. 변수 초기화 단계(S141)에서 프레임 길이 지시 변수(i)가 초기화 되면 프레임 길이 변수(Ei)에는 가능성 있는 첫번째 프레임 길이가 할당된다. 다음으로, 데이터 변수(s)를 증가시키는 데이터 변수 증가 단계(S142)를 수행한다. 증가된 데이터 변수(s)가 지시하는 패스 선택 데이터를 기록한다(S413). 증가된 데이터 변수(s)와 상기 프레임 길이 변수(Ei)를 비교하는 프레임 길이 비교 단계가 수행된다(S144). 상기 프레임 길이 비교 단계(S144)에서 상기 데이터 변수(s)가 상기 프레임 길이 변수(Ei)와 같지 않으면, 상기 데이터 변수(s)와 디코딩 깊이(D)를 비교하는 디코딩 깊이 비교 단계를 수행한다(S145). 상기 디코딩 깊이 비교 단계(S145)에서 상기 데이터 변수(s)가 상기 디코딩 깊이(D)보다 작으면 상기 데이터 변수 증가 단계(S142)로 진행한다.
한편, 상기 디코딩 깊이 비교 단계(S145)에서 상기 데이터 변수(s)가 상기 디코딩 깊이(D)보다 크거나 같으면 상기 기록된 패스 선택 데이터를 트레이스백 하여 최종 비트를 제 1 예비 디코딩 데이터(PDi)로서 출력하고 상기 데이터 변수 증가 단계(S142)로 진행하는 제 1 트레이스백 단계(S146)가 수행된다.
한편, 상기 프레임 길이 비교 단계(S144)에서 상기 데이터 변수(s)가 상기 프레임 길이 변수(Ei)와 같으면, 상기 기록된 패스 선택 데이터들을 트레이스백하면서 트레이스백한 모든 비트들을 제 2 예비 디코딩 데이터(PDi*)로서 출력하는 제 2 트레이스백 단계(S147)가 수행된다. 제 2 트레이스백 단계(S147)가 완료되면 상기 데이터 변수(s)와 가능성 있는 최대 프레임 길이(En)를 비교하는 최대 프레임 길이 비교 단계(S148)를 수행한다. 최대 프레임 길이 비교 단계(S148)에서 상기 데이터 변수(s)와 상기 가능성 있는 최대 프레임 길이(En)가 같으면 상기 트레이스백 데이터 저장 단계(S14)를 완료한다. 그러나, 최대 프레임 길이 비교 단계(S148)에서 상기 데이터 변수(s)와 상기 가능성 있는 최대 프레임 길이(En)가 같지 않으면 상기 프레임 길이 지시 변수(i)를 증가시키고 상기 데이터 변수 증가 단계(S142)로 진행하는 프레임 길이 변수 증가 단계를 수행한다.
도 6b를 참조하면, 디코딩 데이터 출력 단계(S2)는 상기 데이터로 부터 프레임 길이(Ek)를 검출하는 프레임 길이 결정 단계(S21) 및 상기 제 1 및 제 2 트레이스백 단계(S146, S147)에서 출력된 제 1 및 제 2 예비 디코딩 데이터들(PDi, PDi*) 중 상기 검출된 프레임 길이(Ek)에 해당하는 예비 디코딩 데이터를 디코딩 데이터로서 출력하는 디코딩 결과 출력 단계(S22)를 포함한다.
상기 프레임 길이 결정 단계(S21))는 종래 프레임 길이 검출에 사용되던 주 기적인 리던던시 검사/제로 패스 매트릭/최소 패스 매트릭을 이용하는 것이 바람직하다.
도 6b를 참조하면, 상기 디코딩 결과 출력 단계(S22)는 다음과 같은 세부 단계들에 의해 수행된다. 먼저, 예비 디코딩 데이터 지시 변수(ps)를 초기화 하고(S221), 상기 예비 디코딩 데이터 지시 변수(ps)를 증가시키는 단계(S222)를 수행한다. 증가된 예비 디코딩 데이터 지시 변수(ps)와 상기 검출된 프레임 길이(Ek)를 지시하는 상수(k)를 비교한다(S223). 비교 단계(S223)에서, 증가된 예비 디코딩 데이터 지시 변수(ps)가 상기 검출된 프레임 길이(Ek)를 지시하는 상수(k)보다 작으면 상기 제 1 예비 디코딩 데이터(PDi) 중 상기 예비 디코딩 데이터 지시 변수(ps)가 지시하는 데이터(PDps)를 출력하고 상기 예비 디코딩 데이터 지시 변수 증가 단계(S222)로 진행하는 제 1 디코딩 데이터 출력 단계(S224)를 수행한다. 한편, 비교 단계(S223)에서 상기 예비 디코딩 데이터 지시 변수(ps)가 상기 검출된 프레임 길이 지시 변수(k)와 같으면, 상기 제 1 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터(PDk)를 출력하고 상기 제 2 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터(PDk*)를 출력하는 단계(S225)를 포함한다.
도 7은 본 발명의 일실시예에 따른 출력 저장부(334)에 저장된 제 1 및 제 2 예비 디코딩 데이터(PDi, PDi*)의 배열을 도시한 것이다. 가능한 첫번째 프레임 길이(E1)에 따라 구해진 제 1 및 제 2 예비 디코딩 데이터는 각각 PD1, PD1*이다. 가능한 두번째 프레임 길이에 따라 구해진 제 1 및 제 2 예비 디코딩 데이터는 각각 PD2, PD2*이다. 이와 같이 하여 가능한 n번째 프레임 길이(En)에 따라 구해진 제 1 및 제 2 예비 디코딩 데이터는 각각 PDn, PDn*이다. 만일 프레임 길이 결정부(332)에서 결정된 프레임 길이가 E2라면, 대응되는 디코딩 데이터는 PD1, PD1*, PD2, PD2*가 된다.
상기와 같은 디코딩 장치 및 방법에 따르면, 데이터의 프레임 길이를 모르더라도, 첫째 데이터를 정확하게 디코딩할 수 있는 장점이 있다. 둘째 디코딩 속도를 저하시키지 않으면서 데이터를 정확하게 디코딩할 수 있다. 세째 메모리를 효율적으로 사용할 수 있다.

Claims (9)

  1. 가능성 있는 프레임 길이에 따라 입력 데이터를 디코딩하여 예비 디코딩 데이터를 생성하는 예비 디코딩부; 및
    상기 예비 디코딩부에서 생성된 예비 디코딩 데이터들 중 상기 입력 데이터로부터 검출된 프레임 길이에 해당하는 예비 디코딩 데이터를 선택하여 출력하는 디코딩 데이터 출력부;를 포함하는 것을 특징으로 하는 디코딩 장치.
  2. 제 1 항에 있어서, 상기 예비 디코딩부는:
    상기 입력 데이터와 기준 레벨과의 비교 결과에 따라 브랜치 매트릭을 계산하는 브랜치 매트릭 계산부;
    각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구하고, 상기 패스 매트릭들로 부터 최적의 패스를 선택하여 패스 선택 데이터를 출력하는 ACS부;
    다음 스테이트의 브랜치 매트릭 계산에 사용될 상기 ACS부에서 구한 패스 매트릭들을 저장하는 패스 저장부;
    상기 ACS부에서 출력된 패스 선택 데이터를 저장하고 상기 패스 선택 데이터를 트레이스백하여 예비 디코딩 데이터를 출력하는 트레이스백 데이터 저장부; 및
    상기 가능성 있는 데이터 프레임 길이에 따라 상기 트레이스백 데이터 저장부의 트레이스백 동작을 제어하는 트레이스백 제어부;를 포함하는 것을 특징으로 하는 디코딩 장치.
  3. 제 2 항에 있어서, 상기 디코딩 데이터 출력부는:
    상기 입력 데이터로부터 프레임 길이를 검출하기 위한 프레임 길이 결정부;
    상기 트레이스백 데이터 저장부로 부터 출력된 예비 디코딩 데이터를 저장하기 위한 출력 저장부 ; 및
    상기 검출된 프레임 길이에 해당하는 디코딩 데이터를 출력하도록 상기 출력 저장부를 제어하는 출력 제어부;를 포함하는 것을 특징으로 하는 디코딩 장치.
  4. a)가능성 있는 프레임 길이에 따라 상기 데이터를 디코딩하여 예비 디코딩 데이터를 생성하는 예비 디코딩 단계; 및
    b)상기 데이터로 부터 검출된 프레임 길이에 따라 상기 예비 디코딩 데이터로 부터 디코딩된 데이터를 선택하여 출력하는 디코딩 데이터 출력 단계;를 포함하는 것을 특징으로 하는 디코딩 방법.
  5. 제 4 항에 있어서, 상기 예비 디코딩 단계(a)는:
    a1)상기 데이터와 기준 레벨과의 비교 결과에 따라 브랜치 매트릭을 계산하는 브랜치 매트릭 계산 단계;
    a2)각 스테이트에서 계산된 브랜치 매트릭들에 이전 스테이트의 브랜치 매트릭을 더하여 현재 스테이트의 패스 매트릭을 구하고, 상기 패스 매트릭들로 부터 최적의 패스를 선택하여 패스 선택 데이터(survival path data)를 출력하는 패스 선택 데이터 출력 단계;
    a3)상기 패스 선택 데이터를 저장하는 단계; 및
    a4)상기 패스 선택 데이터를 가능성 있는 프레임 길이에 따라 트레이스백 하여 예비 디코딩 데이터로 출력하는 트레이스백 단계;를 포함하는 것을 특징으로 하는 디코딩 방법.
  6. 제 5항에 있어서, 상기 트레이스백 단계(a4)는:
    a41)상기 패스 선택 데이터를 계수하기 위한 데이터 변수, 가능성 있는 프레임 길이를 지시하는 프레임 길이 지시 변수 및 가능한 프레임 길이를 나타내는 프레임 길이 변수를 초기화하는 변수 초기화 단계;
    a42)상기 데이터 변수를 증가시키는 데이터 변수 증가 단계;
    a43)상기 데이터 변수가 지시하는 패스 선택 데이터를 기록하는 단계;
    a44)상기 데이터 변수와 상기 프레임 길이 변수를 비교하는 프레임 길이 비교 단계;
    a45)상기 프레임 길이 비교 결과 상기 데이터 변수가 상기 프레임 길이 변수와 같지 않으면, 상기 데이터 변수와 디코딩 깊이를 비교하는 디코딩 깊이 비교 단계, 상기 디코딩 깊이 비교 결과 상기 데이터 변수가 상기 디코딩 깊이보다 작으면 상기 데이터 변수 증가 단계로 진행하며;
    a46)상기 디코딩 깊이 비교 단계(a45)에서 상기 데이터 변수가 상기 디코딩 깊이보다 크거나 같으면 상기 기록된 패스 선택 데이터를 트레이스백 하여 최종 비트를 제 1 예비 디코딩 데이터로서 출력하고 상기 데이터 변수 증가 단계(a42)로 진행하는 제 1 트레이스백 단계;
    a47)상기 프레임 길이 비교 단계(a44)에서 상기 데이터 변수가 상기 프레임 길이 변수와 같으면, 상기 기록된 패스 선택 데이터들을 트레이스백하면서 모든 비트들을 제 2 예비 디코딩 데이터로서 출력하는 제 2 트레이스백 단계;
    a48)상기 제 2 트레이스백 단계(a47)가 완료되면 상기 데이터 변수와 가능성 있는 최대 프레임 길이를 비교하는 최대 프레임 길이 비교 단계, 여기서 상기 데이터 변수와 상기 가능성 있는 최대 프레임 길이가 같으면 상기 트레이스백 데이터 저장 단계(a4)를 완료하며; 및
    a49)상기 최대 프레임 길이 비교 단계(a48)에서 상기 데이터 변수와 상기 가능성 있는 최대 프레임 길이가 같지 않으면 상기 프레임 길이 지시 변수를 증가시키고 상기 데이터 변수 증가 단계(a42)로 진행하는 프레임 길이 변수 증가 단계;를 포함하는 것을 특징으로 하는 디코딩 방법.
  7. 제 6항에 있어서, 상기 디코딩 데이터 출력 단계(b)는:
    b1)상기 데이터로 부터 프레임 길이를 검출하는 프레임 길이 결정 단계; 및
    b2)상기 제 1 및 제 2 트레이스백 단계(a46, a47)에서 출력된 제 1 및 제 2 예비 디코딩 데이터들 중 상기 검출된 프레임 길이에 해당하는 예비 디코딩 데이터를 디코딩 데이터로서 출력하는 디코딩 결과 출력 단계;를 포함하는 것을 특징으로 하는 디코딩 방법.
  8. 제 7항에 있어서, 상기 프레임 길이 결정 단계(b1)는:
    주기적인 리던던시 검사,제로 패스 매트릭, 및 최소 패스 매트릭 중 어느 하나를 이용하여 상기 데이터의 프레임 길이를 결정하는 것을 특징으로 하는 디코딩 방법.
  9. 제 7항에 있어서, 상기 디코딩 결과 출력 단계(b2)는:
    b21) 예비 디코딩 데이터 지시 변수를 초기화 하는 단계;
    b22) 상기 예비 디코딩 데이터 지시 변수를 증가시키는 단계;
    b23) 상기 예비 디코딩 데이터 지시 변수가 상기 검출된 프레임 길이 지시 상수보다 작으면 상기 제 1 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터를 출력하고 상기 예비 디코딩 데이터 지시 변수 증가 단계(b22)로 진행하는 제 1 디코딩 데이터 출력 단계; 및
    b24) 상기 예비 디코딩 데이터 지시 변수가 상기 검출된 프레임 길이 지시 변수(k)와 같으면, 상기 제 1 예비 디코딩 데이터 중 상기 예비 디코딩 데이터 지시 변수가 지시하는 데이터를 출력하고 상기 제 2 예비 디코딩 데이터 중 상기 예비 디코디 데이터 지시 변수가 지시하는 데이터를 출력하는 제 2 디코딩 데이터 출력 단계를 포함하는 것을 특징으로 하는 디코딩 방법.
KR1020000066862A 2000-11-10 2000-11-10 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법 Expired - Fee Related KR100742341B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020000066862A KR100742341B1 (ko) 2000-11-10 2000-11-10 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법
US09/897,732 US7450667B2 (en) 2000-11-10 2001-07-03 Apparatus and method for decoding data of unknown frame length
EP01306702A EP1206042A3 (en) 2000-11-10 2001-08-06 Apparatus and method for decoding data of unknown frame length
CNB011329084A CN1181638C (zh) 2000-11-10 2001-09-04 解码未知帧长度的数据的装置和方法
JP2001267595A JP3612048B2 (ja) 2000-11-10 2001-09-04 フレーム長さが分からないデータをデコーディングするための装置及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000066862A KR100742341B1 (ko) 2000-11-10 2000-11-10 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20020036607A KR20020036607A (ko) 2002-05-16
KR100742341B1 true KR100742341B1 (ko) 2007-07-25

Family

ID=19698416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000066862A Expired - Fee Related KR100742341B1 (ko) 2000-11-10 2000-11-10 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법

Country Status (5)

Country Link
US (1) US7450667B2 (ko)
EP (1) EP1206042A3 (ko)
JP (1) JP3612048B2 (ko)
KR (1) KR100742341B1 (ko)
CN (1) CN1181638C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0511576A (pt) * 2004-05-27 2008-01-02 Matsushita Electric Ind Co Ltd aparelho de decodificação de viterbi e método de decodificação de viterbi
KR100829558B1 (ko) * 2005-01-12 2008-05-14 삼성전자주식회사 스케일러블 오디오 데이터 산술 복호화 방법 및 장치와스케일러블 오디오 비트스트림 절단 방법
CN110365342B (zh) * 2019-06-06 2023-05-12 中车青岛四方机车车辆股份有限公司 波形解码方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746416A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 色画像処理装置
KR960039670A (ko) * 1995-04-14 1996-11-25 김광호 지정 상태값을 이용한 비터비 디코딩 방법
KR970068627A (ko) * 1996-03-22 1997-10-13 구자홍 최적화된 가변길이 테이블장치 및 최적 길이값 산출방법
EP0817440A2 (en) * 1996-07-03 1998-01-07 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5928377A (en) * 1996-10-04 1999-07-27 Motorola, Inc. Method and apparatus for data transmission through manipulation of encoding formats

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396516A (en) * 1993-02-22 1995-03-07 Qualcomm Incorporated Method and system for the dynamic modification of control paremeters in a transmitter power control system
US5509020A (en) * 1993-05-27 1996-04-16 Sony Corporation Viterbi decoding apparatus and methods
JP3233847B2 (ja) 1996-02-23 2001-12-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号回路
DE69735360T3 (de) 1996-06-24 2009-09-17 Ntt Docomo, Inc. Verfahren, system, sender und empfänger zur übertragung von daten
WO1999041853A1 (en) * 1998-02-14 1999-08-19 Samsung Electronics Co., Ltd. Data communication device and method for mobile communication system with dedicated control channel
JP3260714B2 (ja) 1998-12-24 2002-02-25 エヌイーシーマイクロシステム株式会社 ビタビ復号化装置およびビタビ復号化方法
JP2002076923A (ja) 2000-08-30 2002-03-15 Sony Corp 信号処理装置および方法、並びに記録媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746416A (ja) * 1993-07-28 1995-02-14 Ricoh Co Ltd 色画像処理装置
KR960039670A (ko) * 1995-04-14 1996-11-25 김광호 지정 상태값을 이용한 비터비 디코딩 방법
KR970068627A (ko) * 1996-03-22 1997-10-13 구자홍 최적화된 가변길이 테이블장치 및 최적 길이값 산출방법
EP0817440A2 (en) * 1996-07-03 1998-01-07 Matsushita Electric Industrial Co., Ltd. Transmission rate judging unit
US5928377A (en) * 1996-10-04 1999-07-27 Motorola, Inc. Method and apparatus for data transmission through manipulation of encoding formats

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국특허 제5928377호

Also Published As

Publication number Publication date
EP1206042A3 (en) 2004-03-03
EP1206042A2 (en) 2002-05-15
US20020057747A1 (en) 2002-05-16
CN1181638C (zh) 2004-12-22
CN1353520A (zh) 2002-06-12
JP3612048B2 (ja) 2005-01-19
KR20020036607A (ko) 2002-05-16
US7450667B2 (en) 2008-11-11
JP2002171242A (ja) 2002-06-14

Similar Documents

Publication Publication Date Title
US7752531B2 (en) Defect sensing Viterbi based detector
JP2000232379A (ja) 信頼できない符号ワードをデコードする方法および線形ブロック誤り訂正符号のために信頼できないワードをデコードするシステム
KR970072838A (ko) 큰 제약조건 길이를 갖는 소프트 결정 비터비 디코딩의 방법 및 회로
US7681110B2 (en) Decoding technique for linear block codes
US6961197B1 (en) Correcting errors in disk drive read back signals by iterating with the Reed-Solomon decoder
US5499254A (en) Apparatus for error-correct decoding in a digital data communications system
JPH10133898A (ja) 畳み込みエンコードデータのエラー検出およびエラー補正方法
KR100742341B1 (ko) 프레임 길이를 모르는 데이터를 디코딩하기 위한 장치 및 그 제어 방법
KR20020027535A (ko) 비터비 복호기용 에이시에스 유니트
KR20040054539A (ko) 신호 처리 장치 및 방법
JPS6116119B2 (ko)
US7827474B1 (en) Marking unreliable symbols in a hard disk drive read back signal
CN110661535A (zh) 一种提高Turbo译码性能的方法、装置及计算机设备
KR20040068771A (ko) 소프트 복조 방법 및 소프트 복조 장치
US20040190651A1 (en) Decoding a signal encoded with a convolutional code
US7231586B2 (en) Multi-rate viterbi decoder
US20020025009A1 (en) Signal processing apparatus and method, and recording medium
JP2591332B2 (ja) 誤り訂正復号装置
JP2000311451A (ja) データの復調方法
JP3282215B2 (ja) 情報再生装置およびそのビットエラー測定装置
JP2003289253A (ja) 誤り訂正復号装置
JP3229047B2 (ja) ビタビ復号器
JPH07245567A (ja) ビタビ復号演算装置
JP3351732B2 (ja) 算術符号化装置および方法、算術復号装置および方法、並びに記録媒体
KR100686170B1 (ko) 디코딩 장치 및 이를 이용한 디코딩 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001110

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051031

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001110

Comment text: Patent Application

E801 Decision on dismissal of amendment
PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20061114

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20010117

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070315

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070718

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070719

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110629

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130627

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140627

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150629

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160629

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180429