[go: up one dir, main page]

KR100739574B1 - OLED display and manufacturing method thereof - Google Patents

OLED display and manufacturing method thereof Download PDF

Info

Publication number
KR100739574B1
KR100739574B1 KR1020050126111A KR20050126111A KR100739574B1 KR 100739574 B1 KR100739574 B1 KR 100739574B1 KR 1020050126111 A KR1020050126111 A KR 1020050126111A KR 20050126111 A KR20050126111 A KR 20050126111A KR 100739574 B1 KR100739574 B1 KR 100739574B1
Authority
KR
South Korea
Prior art keywords
electrode
tft
light emitting
layer
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050126111A
Other languages
Korean (ko)
Other versions
KR20070065551A (en
Inventor
백지연
최웅식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050126111A priority Critical patent/KR100739574B1/en
Priority to US11/641,844 priority patent/US7576354B2/en
Publication of KR20070065551A publication Critical patent/KR20070065551A/en
Application granted granted Critical
Publication of KR100739574B1 publication Critical patent/KR100739574B1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

IR 드롭을 감소시킨 유기 발광 표시장치 및 이의 제조 방법을 제공한다. 본 발명의 실시예에 따른 유기 발광 표시장치는 구동 TFT로 사용하는 제2 TFT에 전기적으로 연결되는 공통 전원 라인을 발광 소자의 제1 전극과 동일한 물질, 예컨대 Ag를 포함하는 ITO/Ag/ITO로 평탄화막의 상부에 형성한다. 이러한 구성에 의하면, 제1 전극과 동일한 물질로 공통 전원 라인을 형성함으로써, 공통 전원 라인의 IR 드롭을 감소시킬 수 있다.An organic light emitting display having reduced IR drop and a method of manufacturing the same are provided. The organic light emitting diode display according to the exemplary embodiment of the present invention uses a common power supply line electrically connected to a second TFT used as a driving TFT, using ITO / Ag / ITO containing the same material as the first electrode of the light emitting device, for example, Ag. It is formed on top of the planarization film. According to this configuration, by forming the common power supply line with the same material as the first electrode, the IR drop of the common power supply line can be reduced.

오엘이디, 유기, 발광, 공통 전원 배선, 휘도, 비저항, 애노드, OLED, organic light emitting, common power wiring, luminance, resistivity, anode,

Description

유기 발광 표시장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR FABRICATING THEREOF}Organic light emitting display and manufacturing method thereof {ORGANIC LIGHT EMITTING DISPLAY AND METHOD FOR FABRICATING THEREOF}

도 1 내지 도 5는 본 발명의 일실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이다.1 to 5 are perspective views schematically illustrating main parts of a structure of a method of manufacturing an organic light emitting diode display according to an exemplary embodiment of the present invention.

도 6은 도 5의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅵ-Ⅵ" 단면도이다.FIG. 6 is a "VI-VI" cross-sectional view illustrating a state in which a light emitting device is formed on the driving circuit board of FIG. 5.

도 7은 도 5의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅶ-Ⅶ" 단면도이다.FIG. 7 is a cross-sectional view of "VIII-VIII" showing a state in which a light emitting element is formed on the driving circuit board of FIG. 5.

도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이다.8 and 9 are perspective views schematically illustrating main parts of a structure of a method of manufacturing an organic light emitting diode display according to another exemplary embodiment of the present invention.

도 10은 도 9의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "Ⅹ-Ⅹ" 단면도이다.FIG. 10 is a cross-sectional view of "VIII-VIII" showing a state where a light emitting element is formed on the driving circuit board of FIG.

도 11은 도 9의 구동 회로 기판에 발광 소자가 형성된 상태를 나타내는 "ⅩⅠ-ⅩⅠ" 단면도이다.FIG. 11 is a sectional view taken along the line "XI-XI" showing a state where a light emitting element is formed on the driving circuit board of FIG.

본 발명은 유기 발광 표시장치 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 IR 드롭(drop)으로 인한 화질 저하를 방지할 수 있는 유기 발광 표시장치 및 이의 제조 방법에 관한 것이다.The present invention relates to an organic light emitting display and a method of manufacturing the same, and more particularly, to an organic light emitting display and a method of manufacturing the same that can prevent the degradation of the image quality due to IR drop (drop).

최근, 음극선관의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(LCD: Liquid Crystal Display)), 전계 방출 표시장치(FED: Field Emission Display), 플라즈마 표시장치(PDP: Plasma Display Panel) 및 유기 발광 표시장치(Organic Light Emitting Display) 등이 있다.Recently, various flat panel displays have been developed to reduce weight and volume, which are disadvantages of cathode ray tubes. Such flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP) and Organic Light Emitting Display (PDP). Etc.

이 중에서 상기 유기 발광 표시장치는 유기 화합물을 전기적으로 여기시켜 발광시키는 자발광형 표시 소자로서, N×M 개의 유기 발광 소자들을 전압 구동 또는 전류 구동하여 영상을 표현할 수 있도록 되어 있다.The organic light emitting diode display is a self-luminous display device that electrically excites an organic compound to emit light. The organic light emitting diode display may display an image by voltage driving or current driving N × M organic light emitting devices.

상기 유기 발광 소자는 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emitting Diode)라고도 불리며, 이는 정공 주입 전극인 애노드 전극과, 발광층인 유기 박막과 전자 주입 전극인 캐소드 전극의 구조로 이루어져, 각 전극으로부터 각각 정공과 전자를 유기박막 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.The organic light emitting diode has a diode characteristic and is also called an organic light emitting diode, which is composed of an anode electrode as a hole injection electrode, an organic thin film as a light emitting layer, and a cathode electrode as an electron injection electrode. Holes and electrons are injected into the organic thin film to emit light when an exciton in which holes and electrons are combined falls from an excited state to a ground state.

통상적으로, 상기한 유기 발광 표시장치는 구동 회로부가 형성된 구동 회로 기판을 포함한다. 구동 회로 기판에는 버퍼막이 제공되며, 버퍼막 위에는 복수의 박막 트랜지스터(이하, 'TFT'라 한다)들을 포함하는 구동 회로부가 형성된다.In general, the organic light emitting diode display includes a driving circuit board on which a driving circuit unit is formed. A buffer film is provided on the driving circuit board, and a driving circuit part including a plurality of thin film transistors (hereinafter, referred to as TFTs) is formed on the buffer film.

상기 구동 회로부는 한 개의 유기 발광 셀을 구성하는 3개(적색, 녹색, 청 색)의 서브 픽셀(sub pixel)에 대해 적어도 2개의 TFT를 각각 구비한다.The driving circuit unit includes at least two TFTs for each of three (red, green, blue) sub pixels constituting one organic light emitting cell.

상기 2개의 TFT중 하나인 제1 TFT는 복수의 유기 발광 셀들 중에서 발광시키고자 하는 소자를 선택하는 작용을 하는 스위칭 TFT로서, 제1 TFT의 제1 게이트 전극은 스캔 라인과 전기적으로 연결되고, 소오스 전극은 스캔 라인과 직교하도록 배치된 데이터 라인과 전기적으로 연결되며, 드레인 전극은 제1 반도체층의 드레인 영역 및 커패시터용 하부 전극에 전기적으로 연결된다.The first TFT, which is one of the two TFTs, is a switching TFT that selects an element to emit light from among a plurality of organic light emitting cells, and the first gate electrode of the first TFT is electrically connected to the scan line, The electrode is electrically connected to the data line arranged to be orthogonal to the scan line, and the drain electrode is electrically connected to the drain region of the first semiconductor layer and the lower electrode for the capacitor.

그리고, 2개의 TFT중 다른 하나인 제2 TFT는 선택된 유기 발광 셀의 발광층을 발광시키기 위한 구동 전원을 인가하는 구동 TFT로서, 제2 TFT의 제2 게이트 전극은 캐패시터용 하부 전극에 전기적으로 연결되고, 소오스 전극은 공통 전원 라인과 전기적으로 연결된다.The second TFT, which is the other one of the two TFTs, is a driving TFT for applying a driving power for emitting the light emitting layer of the selected organic light emitting cell, and the second gate electrode of the second TFT is electrically connected to the lower electrode for the capacitor. The source electrode is electrically connected to the common power line.

6개의 TFT를 구비하는 구동 회로부의 경우, 상기한 제2 TFT는 발광 제어용 에미션(emission) TFT일 수 있다.In the case of the driver circuit section including six TFTs, the second TFT may be an emission control emission TFT.

이에, 서브 픽셀 영역에 상기한 구동 회로부와 발광 소자들을 형성하는 과정에 대해 간략하게 설명하면 다음과 같다.Therefore, the process of forming the driving circuit unit and the light emitting devices in the sub-pixel region will be briefly described as follows.

구동 회로부를 형성하기 위해, 상기 구동 회로 기판의 일면에 버퍼막을 형성한 후, 버퍼막 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 및 제2 반도체층을 각각 형성한다.In order to form a driving circuit, a buffer film is formed on one surface of the driving circuit board, and then first and second semiconductor layers are formed in the first TFT region and the second TFT region, respectively, on the buffer film.

여기에서, 상기 제1 및 제2 반도체층은 소오스 영역과 드레인 영역 및 채널 영역이 각각 형성된 층, 예컨대 폴리실리콘을 말한다. 그리고, 상기 제1 및 제2 반도체층은 서브 픽셀 영역에 각각 한 개씩 형성한다. 따라서, 구동 회로 기판의 표시 영역에는 서브 픽셀의 2배에 해당하는 반도체층들이 형성된다.Here, the first and second semiconductor layers refer to layers, for example, polysilicon, on which source and drain regions and channel regions are formed, respectively. The first and second semiconductor layers are each formed in a sub pixel area. Therefore, semiconductor layers corresponding to twice the subpixels are formed in the display area of the driving circuit board.

이어서, 제1 및 제2 반도체층과 버퍼막 위에 게이트 절연막을 형성하고, 각 TFT 영역의 게이트 절연막 위로 제1 및 제2 게이트 전극을 각각 형성한다. 이때, 제1 TFT의 제1 게이트 전극에 연결되는 스캔 라인과, 제2 TFT의 게이트 전극에 연결되는 캐패시터용 하부 전극도 동시에 형성한다.Subsequently, a gate insulating film is formed over the first and second semiconductor layers and the buffer film, and first and second gate electrodes are formed over the gate insulating film of each TFT region, respectively. At this time, the scan line connected to the first gate electrode of the first TFT and the lower electrode for the capacitor connected to the gate electrode of the second TFT are also simultaneously formed.

계속하여, 복수의 비아홀을 구비하는 층간 절연막을 상기한 구조물 위에 형성하고, 층간 절연막 위에 제1 TFT의 소오스 전극과 드레인 전극, 제2 TFT의 소오스 전극과 드레인 전극, 제1 TFT의 소오스 전극과 전기적으로 연결되는 데이터 라인 및 제2 TFT의 소오스 전극과 전기적으로 연결되는 공통 전원 라인을 형성한다.Subsequently, an interlayer insulating film having a plurality of via holes is formed on the structure described above, and the source electrode and the drain electrode of the first TFT, the source electrode and the drain electrode of the second TFT, and the source electrode of the first TFT are electrically formed on the interlayer insulating film. And a common power line electrically connected to the data line connected to the first and second source electrodes of the second TFT.

이때, 상기 제1 TFT의 드레인 전극은 캐패시터의 하부 전극에도 전기적으로 연결한다.At this time, the drain electrode of the first TFT is also electrically connected to the lower electrode of the capacitor.

이후, 상기한 구조물 위에 평탄화막을 형성한 후, 평탄화막 위에 발광 소자를 형성한다.Thereafter, a planarization film is formed on the structure, and then a light emitting device is formed on the planarization film.

상기 발광 소자는 제1 및 제2 전극으로 이루어지는 화소 전극과, 제1 및 제2 전극들 사이에 배치되는 발광층(emitting layer; EML)을 포함한다.The light emitting device includes a pixel electrode consisting of first and second electrodes, and an emitting layer EML disposed between the first and second electrodes.

구체적으로, 상기 화소 전극은 정공 주입 전극인 애노드 전극과 전자 주입 전극인 캐소드 전극을 포함하는데, 통상의 발광 소자에서는 하측의 제1 전극이 애노드 전극으로 작용하고, 상측의 제2 전극이 캐소드 전극으로 작용하며, 하측의 제1 전극은 제2 TFT의 드레인 전극과 전기적으로 연결된다.Specifically, the pixel electrode includes an anode electrode which is a hole injection electrode and a cathode electrode which is an electron injection electrode. In a conventional light emitting device, a lower first electrode serves as an anode electrode and an upper second electrode serves as a cathode electrode. The lower first electrode is electrically connected to the drain electrode of the second TFT.

그리고, 상기 발광층은 전자 수송층(Electron Transport Layer; ETL)과 정공 수송층(Hole Transport Layer; HTL)을 포함한 다층 구조로 이루어지며, 전자 주입층(Electron Injection Layer; EIL)과 정공 주입층(Hole Injection Layer; HIL)을 더욱 포함할 수 있다.The light emitting layer has a multilayer structure including an electron transport layer (ETL) and a hole transport layer (HTL), and includes an electron injection layer (EIL) and a hole injection layer. ; HIL) may be further included.

이러한 구성의 유기 발광 표시장치에 있어서, 상기한 제1 TFT의 소오스 전극과 드레인 전극, 제2 TFT의 소오스 전극과 드레인 전극, 제1 TFT의 소오스 전극과 전기적으로 연결되는 데이터 라인 및 제2 TFT용 소오스 전극과 전기적으로 연결되는 공통 전원 라인은 통상적으로 Ti/Al/Ti로 이루어진다.In the organic light emitting display having the above structure, the source electrode and the drain electrode of the first TFT, the source electrode and the drain electrode of the second TFT, the data line and the second TFT electrically connected to the source electrode of the first TFT The common power line electrically connected to the source electrode is typically made of Ti / Al / Ti.

그런데, 상기 Al은 비저항이 2.2×10-6Ω.㎝이므로, Al을 포함하는 공통 전원 라인은 비교적 큰 저항값을 나타내게 된다.However, since Al has a specific resistance of 2.2 × 10 −6 Ω · cm, a common power line including Al will exhibit a relatively large resistance value.

따라서, 공통 전원 라인을 따라 IR 드롭(drop)이 발생하게 되면, IR 드롭으로 인해 휘도 불균일 및 크로스 토크의 문제점이 야기되며, 이러한 문제점은 유기 발광 표시장치의 대면적화가 진행될수록 더욱 크게 발생된다.Therefore, when an IR drop is generated along a common power line, problems of luminance unevenness and crosstalk are caused by the IR drop, and this problem occurs as the area of the organic light emitting diode display becomes larger.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 IR 드롭을 감소시킨 유기 발광 표시장치를 제공하는 것이다.The present invention has been made to solve the above problems, and an object thereof is to provide an organic light emitting display device having reduced IR drop.

본 발명의 다른 목적은 상기한 유기 발광 표시장치를 효과적으로 제조할 수 있는 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a manufacturing method capable of effectively manufacturing the above organic light emitting display device.

상기한 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,

구동 TFT로 사용하는 제2 TFT에 전기적으로 연결되는 공통 전원 라인을 평탄화막의 상부에 배치되는 발광 소자의 제1 전극, 예컨대 애노드 전극과 동일한 물질로 동일한 층상에 형성한 유기 발광 표시장치에 의해 달성할 수 있다.A common power supply line electrically connected to a second TFT used as a driving TFT is achieved by an organic light emitting display device in which a common power line is formed on the same layer of the same material as a first electrode, for example, an anode, of a light emitting element disposed above the planarization film. Can be.

이러한 구성에 의하면, Ag를 포함하는 전극 물질, 예컨대 ITO/Ag/ITO로 애노드 전극을 형성할 때 상기 공통 전원 라인도 동시에 형성함으로써, 공통 전원 라인의 IR 드롭을 감소시킬 수 있다.According to this configuration, when the anode electrode is formed of an electrode material containing Ag, such as ITO / Ag / ITO, the common power supply line is also formed at the same time, thereby reducing the IR drop of the common power supply line.

본 발명의 실시예에 의하면, 평탄화막의 상부에 형성되는 상기 공통 전원 라인은 비아를 통해 제2 TFT의 소오스 영역에 직접 연결되는 제2 TFT용 소오스 전극부를 구비한다. 그리고, 상기 제1 전극은 비아를 통해 상기 제2 TFT의 드레인 영역에 직접 연결되는 제2 TFT용 드레인 전극부를 구비한다.According to an embodiment of the present invention, the common power line formed on the planarization film includes a source electrode portion for a second TFT that is directly connected to a source region of the second TFT through a via. The first electrode includes a drain electrode part for a second TFT directly connected to a drain region of the second TFT through a via.

상기한 구성의 유기 발광 표시장치에 있어서, 제1 TFT와 전기적으로 연결되는 데이터 라인은 공통 전원 라인과 마찬가지로 제1 전극과 동일한 물질로 동일한 층, 예컨대 평탄화막의 상부에 형성할 수 있다.In the organic light emitting display having the above-described configuration, the data line electrically connected to the first TFT may be formed on the same layer, for example, the planarization layer, of the same material as the first electrode, similarly to the common power line.

이 경우, 상기 데이터 라인은 제1 TFT의 소오스 영역과 비아를 통해 전기적으로 연결되는 제1 소오스 전극부를 구비하며, 제1 TFT의 드레인 영역은 비아를 통해 연결 전극에 전기적으로 연결된다.In this case, the data line has a first source electrode portion electrically connected to the source region of the first TFT via vias, and the drain region of the first TFT is electrically connected to the connecting electrode via vias.

상기 연결 전극은 제1 및 제2 게이트 전극과 동일한 물질로 동일한 층, 예컨대 게이트 절연막의 상부에 형성되는 커패시터용 하부 전극과도 비아를 통해 전기적으로 연결된다.The connection electrode is made of the same material as the first and second gate electrodes, and is electrically connected to the lower electrode for a capacitor formed on the same layer, for example, an upper portion of the gate insulating layer.

그리고, 하부 전극을 덮는 층간 절연막 위에는 커패시터용 상부 전극이 제공 되며, 이 전극은 평탄화막 상부에 제공된 공통 전원 라인과 비아를 통해 전기적으로 연결된다.In addition, an upper electrode for a capacitor is provided on the interlayer insulating layer covering the lower electrode, and the electrode is electrically connected through a common power line and a via provided on the planarization layer.

다른 예로, 상기 데이터 라인은 층간 절연막의 상부에 형성할 수 있다.As another example, the data line may be formed on the interlayer insulating layer.

이 경우, 상기 데이터 라인은 제1 TFT의 소오스 전극과 일체로 형성되며, 제1 TFT의 드레인 영역에는 데이터 라인과 동일한 물질로 이루어진 드레인 전극이 전기적으로 연결된다.In this case, the data line is integrally formed with the source electrode of the first TFT, and a drain electrode made of the same material as the data line is electrically connected to the drain region of the first TFT.

상기 드레인 전극은 게이트 절연막의 상부에 형성된 커패시터용 하부 전극과 비아를 통해 전기적으로 연결되며, 층간 절연막의 상부에 형성되는 커패시터용 상부 전극은 평탄화막 상부에 제공된 공통 전원 라인과 비아를 통해 전기적으로 연결된다.The drain electrode is electrically connected to the lower electrode for the capacitor formed on the gate insulating layer through the via, and the upper electrode for the capacitor formed to the upper portion of the interlayer insulating film is electrically connected through the common power line and the via provided on the planarization layer. do.

이러한 구성의 유기 발광 표시장치는 공통 전원 라인이 Ag를 포함하는 전극 형성 물질로 이루어지므로, IR 드롭을 감소시킬 수 있다.The organic light emitting diode display having the above-described structure is made of an electrode forming material including Ag in common power line, thereby reducing IR drop.

이하, 첨부한 도면을 참조하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

이하의 실시예를 설명함에 있어서, 층, 막 등의 부분이 다른 부분의 "상부"에 형성된다고 할 때, 이는 다른 부분의 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the following embodiments, when a part such as a layer, a film, or the like is formed at the "top" of another part, it is not only when it is "just above" the other part but also when there is another part in the middle. Include.

그리고, 이하의 실시예는 2개의 TFT와 1개의 커패시터로 이루어지는 2Tr- 1Cap 구조의 구동 회로부를 예로 들어 설명하지만, 본 발명은 구동 회로부의 구조에 제약을 받지 않으며, 상기 구동 회로부는 제품(application)에 따라 다양한 형태로 변형이 가능하다.In the following embodiment, a driving circuit portion having a 2Tr-1Cap structure consisting of two TFTs and one capacitor is described as an example, but the present invention is not limited by the structure of the driving circuit portion, and the driving circuit portion is a product. It can be modified in various forms according to.

도 1 내지 도 5는 본 발명의 일실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이고, 도 6은 도 5의 "Ⅵ-Ⅵ" 단면도이며, 도 7은 도 5의 "Ⅶ-Ⅶ" 단면도이다. 여기에서, 상기 도 6 및 도 7은 도 5의 구동 회로 기판에 발광 소자를 형성한 것으로 가정하고 도시하였다.1 to 5 are perspective views schematically showing the main components of the organic light emitting display device according to an embodiment of the present invention, and FIG. 6 is a cross-sectional view "VI-VI" of FIG. 5, and FIG. 7. Is a cross-sectional view of FIG. 5. 6 and 7 assume that a light emitting device is formed on the driving circuit board of FIG. 5.

본 발명의 실시예에 따른 유기 발광 표시장치는 구동 회로 기판(10)을 구비한다. 상기 구동 회로 기판(10)으로는 투명한 재질의 글라스 기판 또는 불투명한 재질의 수지재 기판을 사용할 수 있으며, 휘어질 수 있을 정도의 얇은 금속재 기판도 사용이 가능하다.The organic light emitting diode display according to the exemplary embodiment of the present invention includes a driving circuit board 10. As the driving circuit board 10, a glass substrate made of a transparent material or a resin substrate made of an opaque material may be used, and a thin metal substrate capable of bending may be used.

도면의 간략화를 위해, 도 1 내지 도 5에는 한 개의 서브 픽셀 영역 중 구동 회로부가 형성되는 영역의 구동 회로 기판만 도시하였다.For the sake of simplicity, FIGS. 1 to 5 only show a driving circuit board of a region in which a driving circuit unit is formed among one sub pixel region.

이를 참조로 하여 본 발명의 실시예를 설명하면, 도 1에 도시한 바와 같이 구동 회로 기판(10)에 버퍼막(20)을 형성하고, 버퍼막(20) 상부의 제1 TFT 영역과 제2 TFT 영역에 제1 반도체층(110)과 제2 반도체층(210)을 각각 형성한다.An embodiment of the present invention will be described with reference to this. As shown in FIG. 1, the buffer film 20 is formed on the driving circuit board 10, and the first TFT region and the second TFT on the buffer film 20 are formed. The first semiconductor layer 110 and the second semiconductor layer 210 are formed in the TFT region, respectively.

여기에서, 상기한 제1 및 제2 반도체층(110,210)은 소오스 영역(112,212)과 드레인 영역(114,214) 및 채널 영역(116,216)을 각각 구비하는 폴리실리콘을 말한다.Here, the first and second semiconductor layers 110 and 210 refer to polysilicon including source regions 112 and 212, drain regions 114 and 214, and channel regions 116 and 216, respectively.

이어서, 도 2에 도시한 바와 같이 게이트 절연막(22)을 형성하고, 게이트 절연막(22) 상부에 제1 게이트 전극(120), 이 전극과 일체로 형성되는 스캔 라인(310), 제2 게이트 전극(220) 및 이 전극과 일체로 형성되는 커패시터(320)용 하부 전극(322)을 각각 형성한다.Subsequently, as shown in FIG. 2, the gate insulating film 22 is formed, and the first gate electrode 120 and the scan line 310 and the second gate electrode are integrally formed on the gate insulating film 22. And a lower electrode 322 for the capacitor 320 formed integrally with the electrode.

계속하여, 도 3 및 도 4에 도시한 바와 같이 층간 절연막(24)을 형성하고, 층간 절연막(24)의 상부에는 Ti/Al/Ti로 이루어지는 데이터 라인(330), 제1 TFT의 소오스 전극(130) 및 드레인 전극(140), 커패시터(320)용 상부 전극(324)을 각각 형성한다.3 and 4, an interlayer insulating film 24 is formed, and a data line 330 made of Ti / Al / Ti and a source electrode of the first TFT (above the interlayer insulating film 24). 130, a drain electrode 140, and an upper electrode 324 for the capacitor 320 are formed, respectively.

상기 데이터 라인(330)은 스캔 라인(310)과 직교하는 방향으로 제공하며, 데이터 라인(330)은 소오스 전극(130)과 일체로 형성하고, 상기 소오스 전극(130)은 비아(132)를 통해 소오스 영역(112)과 전기적으로 연결한다.The data line 330 is provided in a direction orthogonal to the scan line 310, the data line 330 is integrally formed with the source electrode 130, and the source electrode 130 is formed through the via 132. It is electrically connected to the source region 112.

그리고, 드레인 전극(140)은 비아(142)를 통해 드레인 영역(114)과 전기적으로 연결하며, 또다른 비아(144)를 통해 커패시터(320)용 하부 전극(322)과 전기적으로 연결한다.The drain electrode 140 is electrically connected to the drain region 114 through the via 142, and is electrically connected to the lower electrode 322 for the capacitor 320 through another via 144.

이후, 도 5에 도시한 바와 같이 평탄화막(26)을 형성하고, 평탄화막(26)의 상부에는 공통 전원 라인(340)과 제1 전극(410)을 형성한다. 여기에서, 상기 제1 전극(410)은 정공 주입 전극으로서의 애노드 전극이다.Subsequently, as shown in FIG. 5, the planarization film 26 is formed, and the common power supply line 340 and the first electrode 410 are formed on the planarization film 26. Here, the first electrode 410 is an anode electrode as a hole injection electrode.

이때, 상기한 공통 전원 라인(340)과 제1 전극(410)은 Ag를 포함하는 물질, 바람직하게는 ITO/Ag/ITO의 다층 구조로 형성한다.At this time, the common power line 340 and the first electrode 410 is formed of a multi-layer structure of a material containing Ag, preferably ITO / Ag / ITO.

공통 전원 라인(340)은 스캔 라인(310)과 직교하는 방향으로 상기 데이터 라 인(330)과 마주보는 위치에 형성한다. 그리고, 공통 전원 라인(340)은 제2 소오스 전극부(342)를 구비하는 형상으로 형성하고, 상기 제2 소오스 전극부(342)는 제2 TFT의 소오스 영역(212)과 비아(344)를 통해 전기적으로 연결한다. 또한, 상기 공통 전원 라인(340)은 비아(346)를 통해 하부의 커패시터용 상부 전극(324)과 전기적으로 연결한다.The common power line 340 is formed at a position facing the data line 330 in a direction orthogonal to the scan line 310. The common power supply line 340 has a shape having a second source electrode portion 342, and the second source electrode portion 342 forms a source region 212 and a via 344 of the second TFT. Electrically connected via In addition, the common power line 340 is electrically connected to the lower upper electrode 324 through the via 346.

그리고, 제1 전극(410)은 제2 드레인 전극부(412)를 구비하는 형상으로 형성하는 데, 제2 드레인 전극부(412)는 제2 TFT의 드레인 영역(214)과 비아(414)를 통해 전기적으로 연결한다.The first electrode 410 is formed in a shape having a second drain electrode portion 412, and the second drain electrode portion 412 forms the drain region 214 and the via 414 of the second TFT. Electrically connected via

이후, 화소 정의막(440)을 형성하여 상기 제1 전극(410)을 노출시키고, 제1 전극(410) 위에 발광층(420) 및 제2 전극(430)을 형성하여 화소부(400)를 형성한다. 여기에서, 상기 제2 전극(430)은 전자 주입 전극으로서의 캐소드 전극이다.Thereafter, the pixel defining layer 440 is formed to expose the first electrode 410, and the light emitting layer 420 and the second electrode 430 are formed on the first electrode 410 to form the pixel portion 400. do. Here, the second electrode 430 is a cathode electrode as the electron injection electrode.

상기한 공정에 따라 구동 회로 기판(10)의 구조물들을 모두 형성한 후에는 도시하지 않은 인캡 글라스 또는 메탈 캡을 사용하거나 봉지용 박막을 형성하여 봉지 작업을 진행한다.After all the structures of the driving circuit board 10 are formed according to the above-described process, encapsulation is performed by using an encap glass or metal cap (not shown) or forming a thin film for encapsulation.

이러한 구성의 실시예에 의하면, 공통 전원 라인(340)이 Ag를 포함하는 제1 전극(410)과 동일한 물질, 예컨대 ITO/Ag/ITO로 형성된다. 그런데, 상기 Ag는 비저항이 1.62×10-6Ω.㎝이므로, 종래에 공통 전원 라인(340)을 구성하던 Al에 비해 비저항이 낮다.In this embodiment, the common power supply line 340 is formed of the same material as the first electrode 410 including Ag, for example, ITO / Ag / ITO. However, since the Ag has a specific resistance of 1.62 × 10 −6 Ω · cm, the Ag has a lower specific resistance than that of Al which has conventionally constituted the common power supply line 340.

따라서, Ag를 포함하는 전극 형성 물질로 이루어진 공통 전원 라인(340)은 Al을 포함하는 물질로 이루어지는 경우에 비해 IR 드롭을 감소시킬 수 있으므로, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있다.Therefore, the common power line 340 made of an electrode forming material including Ag can reduce the IR drop as compared with the case containing the material containing Al, thereby reducing unnecessary voltage and reducing power consumption. Can suppress the vertical crosstalk and improve the image quality.

도 8 및 도 9는 본 발명의 다른 실시예에 따른 유기 발광 표시장치의 제조 방법을 나타내기 위해 주요부 구성을 개략적으로 나타내는 사시도이고, 도 10은 도 9의 "Ⅹ-Ⅹ" 단면도이며, 도 11은 도 9의 "ⅩⅠ-ⅩⅠ" 단면도이다. 여기에서, 상기 도 10 및 도 11은 도 9의 구동 회로 기판에 발광 소자를 형성한 것으로 가정하고 도시하였다.8 and 9 are perspective views schematically illustrating a main part configuration to illustrate a method of manufacturing an organic light emitting diode display according to another exemplary embodiment. FIG. 10 is a cross-sectional view taken along line “VII-VII” of FIG. 9. 9 is a cross-sectional view taken along line "XI-XI" of FIG. 9. 10 and 11 assume that a light emitting device is formed on the driving circuit board of FIG. 9.

본 실시예의 유기 발광 표시장치를 제조함에 있어서, 층간 절연막(24)을 형성하는 공정까지는 전술한 실시예와 동일하므로, 이에 대한 설명은 생략한다.In the manufacturing of the organic light emitting diode display of the present embodiment, the process of forming the interlayer insulating film 24 is the same as in the above-described embodiment, and a description thereof will be omitted.

도 8에 도시한 바와 같이, 층간 절연막(24)을 형성한 후에는 이 막(24)의 상부에 커패시터용 상부 전극(324)을 형성한다.As shown in Fig. 8, after the interlayer insulating film 24 is formed, an upper electrode 324 for capacitors is formed on the film 24.

이어서, 도 9에 도시한 바와 같이 평탄화막(26)을 형성하고, Ag를 포함하는 전극 형성 물질, 예컨대 ITO/Ag/ITO의 다층 구조로 이루어진 데이터 라인(330), 연결 전극(350), 공통 전원 라인(340) 및 제1 전극(410)을 평탄화막(26)의 상부에 각각 형성한다.Subsequently, as shown in FIG. 9, the planarization film 26 is formed, and the data line 330, the connection electrode 350, and the common electrode having a multi-layer structure of an electrode forming material containing Ag, such as ITO / Ag / ITO, are common. The power line 340 and the first electrode 410 are formed on the planarization layer 26, respectively.

상기 데이터 라인(330)은 제1 소오스 전극부(332)를 구비하는 형상으로 형성하는데, 상기 제1 소오스 전극부(332)는 제1 TFT의 소오스 영역(112)과 비아(334)를 통해 전기적으로 연결한다.The data line 330 is formed in a shape having a first source electrode 332. The first source electrode 332 is electrically formed through the source region 112 and the via 334 of the first TFT. Connect with

그리고, 연결 전극(350)은 비아(352)를 통해 제1 TFT의 드레인 영역(114)과 전기적으로 연결하며, 또 다른 비아(354)를 통해 커패시터용 하부 전극(322)과 전기적으로 연결한다.The connection electrode 350 is electrically connected to the drain region 114 of the first TFT through the via 352, and is electrically connected to the lower electrode 322 for the capacitor through another via 354.

그리고, 상기 공통 전원 라인(340)은 제2 소오스 전극부(342)를 구비하는 형상으로 형성하고, 상기 제2 소오스 전극부(342)는 제2 TFT의 소오스 영역(212)과 비아(344)를 통해 전기적으로 연결한다. 또한, 상기 공통 전원 라인(340)은 비아(346)를 통해 하부의 커패시터(320)용 상부 전극(324)과 전기적으로 연결한다.The common power line 340 has a shape having a second source electrode portion 342, and the second source electrode portion 342 has a source region 212 and a via 344 of the second TFT. Electrically connected via In addition, the common power line 340 is electrically connected to the upper electrode 324 for the capacitor 320 under the via 346.

한편, 제1 전극(410)은 제2 드레인 전극부(412)를 구비하는 형상으로 형성하고, 제2 드레인 전극부(412)는 제2 TFT의 드레인 영역(214)과 비아(414)를 통해 전기적으로 연결한다.Meanwhile, the first electrode 410 is formed in a shape having the second drain electrode portion 412, and the second drain electrode portion 412 is formed through the drain region 214 and the via 414 of the second TFT. Connect electrically.

이후, 화소 정의막(440)을 형성하여 상기 제1 전극(410)을 노출시키고, 제1 전극(410) 위에 발광층(420) 및 제2 전극(430)을 형성하여 발광 소자(400)를 형성한다. 여기에서, 상기 제2 전극(430)은 전자 주입 전극으로서의 캐소드 전극이며, 제1 전극(410)은 정공 주입 전극으로서의 애노드 전극이다. 물론, 제품 사양에 따라 상기 제1 전극 및 제2 전극은 서로 바뀔 수도 있다.Thereafter, the pixel defining layer 440 is formed to expose the first electrode 410, and the light emitting layer 420 and the second electrode 430 are formed on the first electrode 410 to form the light emitting device 400. do. The second electrode 430 is a cathode electrode as an electron injection electrode, and the first electrode 410 is an anode electrode as a hole injection electrode. Of course, the first electrode and the second electrode may be interchanged according to product specifications.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

이상에서 설명한 바와 같이 본 발명의 실시예에 따른 유기 발광 표시장치는 Al에 비해 비저항이 낮은 물질, 예컨대 Ag를 포함하는 애노드 전극 형성 물질로 공통 전원 라인을 형성하고 있으므로, IR 드롭을 감소시킬 수 있다.As described above, the organic light emitting diode display according to the exemplary embodiment of the present invention forms a common power line with a material having a lower resistivity than Al, such as an anode electrode forming material including Ag, thereby reducing IR drop. .

따라서, 불필요하게 낭비되는 전압을 줄일 수 있어 소비전력을 감소시킬 수 있고, 수직 크로스 토크를 억제하여 화질을 개선할 수 있는 등의 효과가 있다.Therefore, unnecessary voltage can be reduced, power consumption can be reduced, and vertical crosstalk can be suppressed to improve image quality.

Claims (22)

구동 회로 기판의 서브 픽셀 영역에 각각 배치되는 제1 TFT 및 제2 TFT를 포함하는 구동 회로부;A driving circuit unit including a first TFT and a second TFT respectively disposed in a sub pixel area of the driving circuit board; 하측에 배치되는 제1 전극과, 이 전극의 상측에 배치되는 제2 전극 및 이 전극들 사이에 배치된 발광층을 포함하며, 상기 구동 회로부의 상부에 배치되는 발광 소자; 및A light emitting device including a first electrode disposed below the second electrode, a second electrode disposed above the electrode, and a light emitting layer disposed between the electrodes, the light emitting device disposed on the driving circuit unit; And 상기 제1 전극과 동일한 물질로 동일한 층상에 형성되는 공통 전원 라인Common power line formed on the same layer with the same material as the first electrode 을 포함하며,Including; 상기 공통 전원 라인은 비아를 통해 상기 제2 TFT의 소오스 영역에 직접 연결되는 제2 TFT용 소오스 전극부를 구비하고, 상기 제1 전극은 비아를 통해 상기 제2 TFT의 드레인 영역에 직접 연결되는 제2 TFT용 드레인 전극부를 구비하는 유기 발광 표시장치.The common power line includes a source electrode portion for a second TFT directly connected to a source region of the second TFT through a via, and the first electrode is directly connected to a drain region of the second TFT through a via. An organic light emitting display device having a drain electrode portion for a TFT. 제 1항에 있어서,The method of claim 1, 상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.The organic light emitting display device of claim 1, wherein the first electrode comprises an anode electrode. 제 2항에 있어서,The method of claim 2, 상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.The anode electrode includes Ag. 제 3항에 있어서,The method of claim 3, wherein 상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.And the anode electrode is made of ITO / Ag / ITO. 제 1항 내지 제 4항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 제2 TFT는 소오스 영역과 드레인 영역 및 채널 영역을 형성하는 제2 반도체층과, 게이트 절연막을 사이에 두고 상기 제2 반도체층의 상부에 형성되는 제2 게이트 전극을 포함하는 유기 발광 표시장치.The second TFT includes a second semiconductor layer forming a source region, a drain region, and a channel region, and a second gate electrode formed on the second semiconductor layer with a gate insulating layer interposed therebetween. 제 5항에 있어서,The method of claim 5, 상기 제1 TFT는 소오스 영역과 드레인 영역 및 채널 영역을 형성하는 제1 반도체층과, 상기 게이트 절연막을 사이에 두고 상기 제1 반도체층의 상부에 형성되는 제1 게이트 전극을 포함하는 유기 발광 표시장치.The first TFT includes a first semiconductor layer forming a source region, a drain region, and a channel region, and a first gate electrode formed on the first semiconductor layer with the gate insulating layer interposed therebetween. . 제 6항에 있어서,The method of claim 6, 상기 게이트 절연막의 상부에는 상기 제1 및 제2 게이트 전극과 동일한 물질로 이루어지며 상기 제2 게이트 전극과 전기적으로 연결되는 커패시터용 하부 전극이 제공되고, 상기 제1 및 제2 게이트 전극과 하부 전극 및 게이트 절연막의 상부에는 층간 절연막이 제공되며, 층간 절연막의 상부에는 커패시터용 상부 전극이 제공되는 유기 발광 표시장치.A lower electrode for a capacitor formed of the same material as the first and second gate electrodes and electrically connected to the second gate electrode, and provided with the first and second gate electrodes and the lower electrode; An interlayer insulating film is provided over the gate insulating film, and an upper electrode for a capacitor is provided over the interlayer insulating film. 제 7항에 있어서,The method of claim 7, wherein 상기 상부 전극 및 층간 절연막의 상부에는 평탄화막이 제공되고, 평탄화막의 상부에는 서로 동일한 물질로 이루어지는 제1 전극, 공통 전원 라인, 데이터 라인 및 연결 전극이 제공되며, 상기 데이터 라인은 비아를 통해 상기 제1 TFT의 소오스 영역에 직접 연결되는 제1 TFT용 소오스 전극부를 구비하고, 상기 연결 전극은 비아를 통해 상기 제1 TFT용 드레인 영역과 하부 전극을 전기적으로 연결하는 유기 발광 표시장치.A planarization layer is provided on the upper electrode and the interlayer insulating layer, and a first electrode, a common power line, a data line, and a connection electrode formed of the same material are provided on the planarization layer, and the data line is connected to the first through a via. And a source electrode portion for a first TFT directly connected to a source region of a TFT, wherein the connection electrode electrically connects the drain region for the first TFT and a lower electrode through vias. 제 7항에 있어서,The method of claim 7, wherein 상기 층간 절연막의 상부에는 상기 제1 TFT의 소오스 영역에 전기적으로 연결되는 소오스 전극 및 이 전극과 전기적으로 연결되는 데이터 라인과, 상기 제1 TFT의 드레인 영역 및 하부 전극에 전기적으로 연결되는 드레인 전극이 더욱 제공되는 유기 발광 표시장치.A source electrode electrically connected to the source region of the first TFT, a data line electrically connected to the electrode, and a drain electrode electrically connected to the drain region and the lower electrode of the first TFT are disposed on the interlayer insulating layer. Further provided organic light emitting display device. 제 9항에 있어서,The method of claim 9, 상기 제1 TFT의 소오스 전극 및 드레인 전극, 데이터 라인, 상부 전극 및 층간 절연막 위에는 평탄화막이 제공되고, 평탄화막 위에는 상기 제1 전극 및 공통 전원 라인이 제공되며, 상기 공통 전원 라인은 비아를 통해 상기 상부 전극에 직접 연결되는 유기 발광 표시장치.A planarization layer is provided on a source electrode and a drain electrode, a data line, an upper electrode, and an interlayer insulating layer of the first TFT, and the first electrode and a common power line are provided on the planarization layer, and the common power line is connected to the upper portion through a via. An organic light emitting display device connected directly to an electrode. 구동 회로 기판;A drive circuit board; 소오스 영역과 드레인 영역 및 채널 영역을 구비하며, 구동 회로 기판의 서브 픽셀 영역에 배치되는 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층;A first semiconductor layer of a first TFT and a second semiconductor layer of a second TFT having a source region, a drain region, and a channel region, and disposed in a sub pixel region of a driving circuit board; 상기 제1 및 제2 반도체층의 상부에 형성되는 게이트 절연막;A gate insulating layer formed on the first and second semiconductor layers; 상기 게이트 절연막의 상부에 형성되는 제1 TFT의 제1 게이트 전극 및 제2 TFT의 제2 게이트 전극과, 상기 제1 게이트 전극과 전기적으로 연결되는 스캔 라인;A first gate electrode of a first TFT and a second gate electrode of a second TFT formed on the gate insulating layer, and a scan line electrically connected to the first gate electrode; 상기 제1 및 제2 게이트 전극, 스캔 라인 및 게이트 절연막의 상부에 형성되는 층간 절연막;An interlayer insulating layer formed on the first and second gate electrodes, the scan line, and the gate insulating layer; 상기 층간 절연막의 상부에 배치되는 평탄화막;A planarization film disposed on the interlayer insulating film; 비아를 통해 상기 제2 TFT의 드레인 영역에 전기적으로 연결되는 제2 TFT용 드레인 전극부를 구비하는 제1 전극과, 제1 전극의 상부에 제공되는 발광층 및 발광층의 상부에 제공되는 제2 전극을 포함하며, 상기 평탄화막의 상부에 제공되는 발광 소자;A first electrode having a drain electrode portion for a second TFT electrically connected to a drain region of the second TFT through a via, a light emitting layer provided on the first electrode, and a second electrode provided on the light emitting layer A light emitting device provided on the planarization film; 상기 제1 전극과 동일한 물질로 동일한 층상에 제공되며, 상기 제2 TFT의 소오스 영역에 전기적으로 연결되는 제2 TFT용 소오스 전극부가 구비되는 공통 전원 라인;A common power line provided on the same layer of the same material as the first electrode and having a source electrode portion for a second TFT electrically connected to a source region of the second TFT; 상기 공통 전원 라인과 동일한 물질로 동일한 층상에 제공되며, 상기 스캔 라인과 직교하도록 배치되고, 상기 제1 TFT의 소오스 영역과 전기적으로 연결되는 제1 TFT용 소오스 전극부가 구비되는 데이터 라인; 및A data line provided on the same layer of the same material as the common power supply line, disposed to be orthogonal to the scan line, and provided with a source electrode portion for a first TFT electrically connected to a source region of the first TFT; And 상기 데이터 라인과 동일한 물질로 동일한 층상에 제공되며, 상기 제1 TFT의 드레인 영역에 전기적으로 연결되는 연결 전극A connection electrode provided on the same layer of the same material as the data line and electrically connected to the drain region of the first TFT 을 포함하는 유기 발광 표시장치.An organic light emitting display comprising a. 제 11항에 있어서,The method of claim 11, 상기 제2 게이트 전극과 동일한 물질로 이루어지며 게이트 절연막의 상부에 제공되는 커패시터용 하부 전극과, 층간 절연막과 평탄화막 사이에 제공되는 커패시터용 상부 전극을 더욱 포함하며, 상기 하부 전극은 비아를 통해 상기 연결 전극과 전기적으로 연결되고, 상기 상부 전극은 비아를 통해 상기 공통 전원 라인과 전기적으로 연결되는 유기 발광 표시장치.The capacitor further comprises a lower electrode for a capacitor made of the same material as the second gate electrode and provided on an upper portion of the gate insulating layer, and an upper electrode for a capacitor provided between the interlayer insulating layer and the planarization layer. And an upper electrode electrically connected to a connection electrode, wherein the upper electrode is electrically connected to the common power line through a via. 제 11항 또는 제 12항에 있어서,The method of claim 11 or 12, 상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.The organic light emitting display device of claim 1, wherein the first electrode comprises an anode electrode. 제 13항에 있어서,The method of claim 13, 상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.The anode electrode includes Ag. 제 14항에 있어서,The method of claim 14, 상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.And the anode electrode is made of ITO / Ag / ITO. 구동 회로 기판;A drive circuit board; 소오스 영역과 드레인 영역 및 채널 영역을 각각 구비하며, 구동 회로 기판의 서브 픽셀 영역에 배치되는 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층;A first semiconductor layer of the first TFT and a second semiconductor layer of the second TFT, each having a source region, a drain region, and a channel region and disposed in a sub pixel region of the driving circuit board; 상기 제1 반도체층과 제2 반도체층의 상부에 형성되는 게이트 절연막;A gate insulating layer formed on the first semiconductor layer and the second semiconductor layer; 상기 게이트 절연막의 상부에 형성되는 제1 TFT의 제1 게이트 전극 및 제2 TFT의 제2 게이트 전극, 상기 제1 게이트 전극과 일체로 형성되는 스캔 라인;A scan line integrally formed with the first gate electrode of the first TFT, the second gate electrode of the second TFT, and the first gate electrode formed on the gate insulating film; 상기 제1 게이트 전극 및 제2 게이트 전극, 스캔 라인 및 게이트 절연막의 상부에 형성되는 층간 절연막;An interlayer insulating layer formed on the first and second gate electrodes, the scan line, and the gate insulating layer; 상기 층간 절연막의 상부에 상기 스캔 라인과 직교하도록 배치되는 데이터 라인, 상기 데이터 라인과 일체로 형성되며 제1 TFT의 소오스 영역에 전기적으로 연결되는 소오스 전극 및 상기 소오스 전극과 동일한 물질로 동일한 층상에 제공되며 제1 TFT의 드레인 영역에 전기적으로 연결되는 드레인 전극;A data line disposed on the interlayer insulating layer so as to be orthogonal to the scan line, a source electrode formed integrally with the data line and electrically connected to a source region of the first TFT, and provided on the same layer by the same material as the source electrode A drain electrode electrically connected to the drain region of the first TFT; 상기 데이터 라인, 제1 TFT의 소오스 전극과 드레인 전극 및 층간 절연막의 상부에 배치되는 평탄화막;A planarization film disposed over the data line, the source electrode and the drain electrode of the first TFT, and the interlayer insulating film; 비아를 통해 상기 제2 TFT의 드레인 영역에 전기적으로 연결되는 제2 TFT용 드레인 전극부를 구비하는 제1 전극과, 제1 전극의 상부에 제공되는 발광층 및 발광층의 상부에 제공되는 제2 전극을 포함하며, 상기 평탄화막의 상부에 제공되는 발광 소자; 및A first electrode having a drain electrode portion for a second TFT electrically connected to a drain region of the second TFT through a via, a light emitting layer provided on the first electrode, and a second electrode provided on the light emitting layer A light emitting device provided on the planarization film; And 상기 제1 전극과 동일한 물질로 동일한 층상에 제공되며, 상기 제2 TFT의 소 오스 영역에 전기적으로 연결되는 제2 TFT용 소오스 전극부가 구비되는 공통 전원 라인A common power line provided on the same layer of the same material as the first electrode and having a source electrode portion for a second TFT electrically connected to a source region of the second TFT. 을 포함하는 유기 발광 표시장치.An organic light emitting display comprising a. 제 16항에 있어서,The method of claim 16, 상기 제2 게이트 전극과 동일한 물질로 이루어지며 게이트 절연막의 상부에 제공되는 커패시터용 하부 전극과, 층간 절연막과 평탄화막 사이에 제공되는 커패시터용 상부 전극을 더욱 포함하며, 상기 하부 전극은 비아를 통해 상기 제1 TFT의 드레인 전극과 전기적으로 연결되고, 상기 상부 전극은 비아를 통해 상기 공통 전원 라인과 전기적으로 연결되는 유기 발광 표시장치.The capacitor further comprises a lower electrode for a capacitor made of the same material as the second gate electrode and provided on an upper portion of the gate insulating layer, and an upper electrode for a capacitor provided between the interlayer insulating layer and the planarization layer. And an upper electrode electrically connected to the drain electrode of the first TFT, wherein the upper electrode is electrically connected to the common power line through a via. 제 16항 또는 제 17항에 있어서,The method according to claim 16 or 17, 상기 제1 전극은 애노드 전극으로 이루어지는 유기 발광 표시장치.The organic light emitting display device of claim 1, wherein the first electrode comprises an anode electrode. 제 18항에 있어서,The method of claim 18, 상기 애노드 전극은 Ag를 포함하는 유기 발광 표시장치.The anode electrode includes Ag. 제 19항에 있어서,The method of claim 19, 상기 애노드 전극은 ITO/Ag/ITO로 이루어지는 유기 발광 표시장치.And the anode electrode is made of ITO / Ag / ITO. 구동 회로 기판의 서브 픽셀 영역에 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층을 형성하는 단계;Forming a first semiconductor layer of the first TFT and a second semiconductor layer of the second TFT in the sub pixel region of the driving circuit board; 게이트 절연막을 형성하는 단계;Forming a gate insulating film; 제1 TFT의 제1 게이트 전극 및 이 전극과 연결되는 스캔 라인과, 제2 TFT의 제2 게이트 전극 및 이 전극과 연결되는 커패시터용 하부 전극을 형성하는 단계;Forming a first gate electrode of the first TFT and a scan line connected to the electrode, a second gate electrode of the second TFT and a lower electrode for the capacitor connected to the electrode; 층간 절연막을 형성하는 단계;Forming an interlayer insulating film; 커패시터용 상부 전극을 형성하는 단계;Forming an upper electrode for the capacitor; 평탄화막을 형성하는 단계;Forming a planarization film; 제1 반도체층의 소오스 영역에 전기적으로 연결되는 제1 소오스 전극부를 구비하는 데이터 라인, 제1 반도체층의 드레인 영역과 하부 전극을 전기적으로 연결하는 연결 전극, 제2 반도체층의 소오스 영역에 전기적으로 연결되는 제2 소오스 전극부를 구비하며 비아를 통해 상부 전극과 전기적으로 연결되는 공통 전원 라인 및 제2 반도체층의 드레인 영역에 전기적으로 연결되는 제2 드레인 전극부를 구비하는 제1 전극을 서로 동일한 물질로 상기 평탄화막의 상부에 형성하는 단계; 및A data line including a first source electrode portion electrically connected to a source region of the first semiconductor layer, a connection electrode electrically connecting the drain region and the lower electrode of the first semiconductor layer, and a source region of the second semiconductor layer electrically The first electrode having a second source electrode portion connected to each other, and having a common power line electrically connected to the upper electrode through a via and a second drain electrode portion electrically connected to the drain region of the second semiconductor layer may be formed of the same material. Forming on the planarization layer; And 제1 전극 위에 발광층 및 제2 전극을 순차적으로 적층하는 단계Sequentially stacking a light emitting layer and a second electrode on the first electrode 를 포함하는 유기 발광 표시장치의 제조 방법.Method of manufacturing an organic light emitting display device comprising a. 구동 회로 기판의 서브 픽셀 영역에 제1 TFT의 제1 반도체층 및 제2 TFT의 제2 반도체층을 형성하는 단계;Forming a first semiconductor layer of the first TFT and a second semiconductor layer of the second TFT in the sub pixel region of the driving circuit board; 게이트 절연막을 형성하는 단계;Forming a gate insulating film; 제1 TFT의 제1 게이트 전극 및 이 전극과 연결되는 스캔 라인과, 제2 TFT의 제2 게이트 전극 및 이 전극과 연결되는 커패시터용 하부 전극을 형성하는 단계;Forming a first gate electrode of the first TFT and a scan line connected to the electrode, a second gate electrode of the second TFT and a lower electrode for the capacitor connected to the electrode; 층간 절연막을 형성하는 단계;Forming an interlayer insulating film; 제1 반도체층의 소오스 영역에 전기적으로 연결되는 제1 TFT의 소오스 전극, 상기 제1 TFT의 소오스 전극과 일체로 형성되는 데이터 라인, 제1 반도체층의 드레인 영역과 하부 전극을 전기적으로 연결하는 제1 TFT의 드레인 전극 및 커패시터용 상부 전극을 서로 동일한 물질로 형성하는 단계;A source electrode of the first TFT electrically connected to the source region of the first semiconductor layer, a data line integrally formed with the source electrode of the first TFT, and an electrically connecting drain region and the lower electrode of the first semiconductor layer. Forming a drain electrode of the first TFT and an upper electrode for the capacitor with the same material; 평탄화막을 형성하는 단계;Forming a planarization film; 제2 반도체층의 소오스 영역에 전기적으로 연결되는 제2 소오스 전극부를 구비하며 비아를 통해 상부 전극과 전기적으로 연결되는 공통 전원 라인과, 제2 반도체층의 드레인 영역에 전기적으로 연결되는 제2 드레인 전극부를 구비하는 제1 전극을 서로 동일한 물질로 형성하는 단계; 및A common power line having a second source electrode portion electrically connected to the source region of the second semiconductor layer and electrically connected to the upper electrode through a via, and a second drain electrode electrically connected to the drain region of the second semiconductor layer Forming a first electrode having a portion of the same material as each other; And 제1 전극 위에 발광층 및 제2 전극을 순차적으로 적층하는 단계Sequentially stacking a light emitting layer and a second electrode on the first electrode 를 포함하는 유기 발광 표시장치의 제조 방법.Method of manufacturing an organic light emitting display device comprising a.
KR1020050126111A 2005-12-20 2005-12-20 OLED display and manufacturing method thereof Expired - Fee Related KR100739574B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050126111A KR100739574B1 (en) 2005-12-20 2005-12-20 OLED display and manufacturing method thereof
US11/641,844 US7576354B2 (en) 2005-12-20 2006-12-20 Organic light emitting diode display and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126111A KR100739574B1 (en) 2005-12-20 2005-12-20 OLED display and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070065551A KR20070065551A (en) 2007-06-25
KR100739574B1 true KR100739574B1 (en) 2007-07-16

Family

ID=38364813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126111A Expired - Fee Related KR100739574B1 (en) 2005-12-20 2005-12-20 OLED display and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100739574B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101446344B1 (en) * 2007-12-07 2014-10-01 엘지디스플레이 주식회사 Organic Light Emitting Display Device And Method For Manufacturing Of The Same
KR101084244B1 (en) 2010-01-07 2011-11-16 삼성모바일디스플레이주식회사 Display device
KR101155903B1 (en) 2010-03-09 2012-06-21 삼성모바일디스플레이주식회사 Organic light emitting diode display and method for manufacturing the same
KR101234230B1 (en) 2010-06-17 2013-02-18 삼성디스플레이 주식회사 Organic light emitting display device and manufacturing method of the same
KR101971925B1 (en) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 Substrate formed thin film transistor array and organic light emitting diode display

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015548A (en) 2001-06-29 2003-01-17 Seiko Epson Corp Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device, method for manufacturing electro-optical device, electro-optical device, and electronic apparatus
KR20040071363A (en) * 2003-02-05 2004-08-12 삼성에스디아이 주식회사 Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
JP2004264634A (en) 2003-03-03 2004-09-24 Sanyo Electric Co Ltd Electroluminescence display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015548A (en) 2001-06-29 2003-01-17 Seiko Epson Corp Method for manufacturing organic EL display, method for arranging semiconductor element, method for manufacturing semiconductor device, method for manufacturing electro-optical device, electro-optical device, and electronic apparatus
KR20040071363A (en) * 2003-02-05 2004-08-12 삼성에스디아이 주식회사 Flat panel display with anode electrode layer as power supply layer and fabrication method thereof
JP2004264634A (en) 2003-03-03 2004-09-24 Sanyo Electric Co Ltd Electroluminescence display device

Also Published As

Publication number Publication date
KR20070065551A (en) 2007-06-25

Similar Documents

Publication Publication Date Title
US8247968B2 (en) Electroluminescence display device having electrode power supply line
CN1577413B (en) Flat panel display
KR100652352B1 (en) Organic electroluminescent device and manufacturing method thereof
US9647046B2 (en) Organic light emitting diode display having high aperture ratio and method for manufacturing the same
CN1658713B (en) Flat panel display
CN100504998C (en) flat panel display device
US7397179B2 (en) Flat panel display having reduced line resistance
KR102081317B1 (en) High Aperture Ratio Organic Light Emitting Diode Display Having Double Bank Structure
US7576354B2 (en) Organic light emitting diode display and method of fabricating the same
KR101864332B1 (en) Organic light emitting diodes
KR102769670B1 (en) Organic light emitting diode display device
KR20180057777A (en) Large Area Ultra High Density Flat Display Having High Aperture Ratio
JP2005338789A (en) Electroluminescent display device and manufacturing method thereof
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
US20070120126A1 (en) Organic light emitting display device and method for manufacturing the same
US20150014639A1 (en) Organic light emitting diode display having reduced power consumption
KR100739574B1 (en) OLED display and manufacturing method thereof
KR100739649B1 (en) Organic electroluminescent display and manufacturing method thereof
KR20160012783A (en) Organic light emitting diode device and method for fabricating the same
CN1716603B (en) Electronic device, thin film transistor structure and flat panel display having the same
KR101222985B1 (en) Organic Emtting Device
KR100669316B1 (en) Organic electroluminescent display
KR100786847B1 (en) Organic electroluminescent display
CN112490267A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20051220

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061215

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070621

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070709

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070710

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110629

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120706

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130628

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140701

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170609