[go: up one dir, main page]

KR100737949B1 - 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기. - Google Patents

선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기. Download PDF

Info

Publication number
KR100737949B1
KR100737949B1 KR1020050080249A KR20050080249A KR100737949B1 KR 100737949 B1 KR100737949 B1 KR 100737949B1 KR 1020050080249 A KR1020050080249 A KR 1020050080249A KR 20050080249 A KR20050080249 A KR 20050080249A KR 100737949 B1 KR100737949 B1 KR 100737949B1
Authority
KR
South Korea
Prior art keywords
transistor
transformer
current
amplifying
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050080249A
Other languages
English (en)
Other versions
KR20070024765A (ko
Inventor
김태욱
Original Assignee
인티그런트 테크놀로지즈(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인티그런트 테크놀로지즈(주) filed Critical 인티그런트 테크놀로지즈(주)
Priority to KR1020050080249A priority Critical patent/KR100737949B1/ko
Priority to US11/467,308 priority patent/US7405619B2/en
Publication of KR20070024765A publication Critical patent/KR20070024765A/ko
Application granted granted Critical
Publication of KR100737949B1 publication Critical patent/KR100737949B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45358—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their sources and drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 주파수 변환기에 관한 것으로, 더욱 상세하게는 주 트랜지스터와 보조 트랜지스터를 커플로 연결하여 선형성을 향상시킨 증폭회로를 이용한 주파수 변환기에 관한 것이다.
본 발명에 따른 선형성을 개선한 증폭회로를 이용하는 주파수 변환기는, 입력신호를 증폭하는 입력부, 입력부의 출력 전압에 비례하여 전류를 출력하는 유도부, 및 주 트랜지스터 및 보조 트랜지스터가 서로 커플 되어 병렬로 접속되는 증폭단, 전류원, 및 전류원에 의하여 증폭단을 바이어싱하는 바이어스단를 포함하여, 유도부의 출력 전류를 주 트랜지스터 및 보조 트랜지스터에서 증폭하여 출력하는 증폭부를 포함하되, 주 트랜지스터는 포화영역에서 동작하도록 바이어싱되고, 보조 트랜지스터는 서브문턱영역에서 동작하도록 바이어싱되는 것을 특징으로 이루어진다.
믹서, 선형성, 트랜스포머, MGTR, 주파수 변환기

Description

선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기. {AMPLIFIER WHICH IS IMPROVED LINEARITY AND FREQUENCY CONVERTER USING THEREOF}
도 1은 종래의 주파수 변환기를 설명하기 위하여 도시한 블록도이다.
도 2는 본 발명에 따른 소전류신호에 의하여 증폭작용을 하는 선형성을 개선한 증폭회로를 도시한 것이다.
도 3은 본 발명에 따른 선형성을 개선한 증폭회로를 이용하는 주파수 변환기를 설명하기 위하여 도시한 블럭도이다.
본 발명은 주파수 변환기에 관한 것으로, 더욱 상세하게는 주 트랜지스터와 보조 트랜지스터를 커플로 연결하여 선형성을 향상시킨 증폭회로를 이용한 주파수 변환기에 관한 것이다.
도 1은 종래의 주파수 변환기를 설명하기 위하여 도시한 블록도이다.
도시된 바와 같이, 주파수 변환기는 국부발진기(101), 혼합기(102) 및 증폭기(103)을 포함한다.
국부발진기(101)는 전압제어 발진기의 전압을 정교하게 조절하여 출력 주파수를 원하는 주파수로 고정시켜 IF 대역(Intermediate Frequency)을 RF 대역(Radio Frequency Band)으로 변환하기 위한 주파수를 발진한다.
혼합기(102)는 상향 변환(Up-Converter)으로 작용하는 혼합기(Mixer)로, 국부발진기(101)의 발진 주파수와 중간 주파수를 입력으로 받아 RF 대역의 주파수로 변환한다.
증폭기(103)는 혼합기(102)의 출력 신호를 증폭한다.
여기서, 주파수 변환기의 선형성은 혼합기(102)의 선형성도 중요한 척도가 되지만 증폭기(103)의 선형성이 무엇보다도 중요한 요소가 된다.
결국, 주파수 변환기에서 높은 선형성을 확보하기 위하여 증폭기(103)의 선형성을 향상시켜야 한다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 고선형 증폭기를 주파수 변환기의 증폭기로 이용하여 주파수 변환기의 선형성을 향상시키는 것을 목적으로 한다.
상술한 과제를 해결하기 위한 본 발명에 따른 선형성을 개선한 증폭회로는 입력신호를 증폭하는 입력부; 상기 입력부의 출력 전압에 비례하여 전류를 출력하 는 유도부; 및 주 트랜지스터 및 보조 트랜지스터가 서로 커플 되어 병렬로 접속되는 증폭단, 전류원, 및 상기 전류원에 의하여 증폭단을 바이어싱하는 바이어스단를 포함하여, 상기 유도부의 출력 전류를 주 트랜지스터 및 보조 트랜지스터에서 증폭하여 출력하는 증폭부;를 포함하되, 상기 주 트랜지스터는 포화영역에서 동작하도록 바이어싱되고, 상기 보조 트랜지스터는 서브문턱영역에서 동작하도록 바이어싱되는 것을 특징으로 한다.
여기서, 상술한 유도부는 트랜스포머(Transformer)인 것이 바람직하다.
여기서, 상술한 트랜스포머는 전류 출력용 칩-트랜스포머(Chip Transformer)인 것이 바람직하다.
또한, 본 발명에 따른 선형성을 개선한 증폭회로를 이용하는 주파수 변환기는 제1 및 제2 트랜지스터가 차동을 이루며, 차동 입력 신호를 증폭하여 차동 전달 신호를 출력하는 입력부; 상기 입력부의 차동 출력 신호를 전달하는 전달부; 제3 및 제4 트랜지스터가 차동쌍을 이루며, 상기 제3 및 제4 트랜지스터의 제1 단자에 차동 반송파 신호가 인가되고, 상기 제2 단자에 상기 전달부의 차동 출력 신호가 인가되어 차동 출력 시호와 차동 반송파 신호의 합에 비례하는 차동 혼합 신호를 발진하는 믹서부; 상기 차동 혼합 신호에 의하여 출력 전류 신호를 유도하는 유도부; 및 주 및 보조 트랜지스터가 서로 병렬로 커플 되고, 상기 주 및 보조 트랜지스터에 인가되는 상기 출력 전류 신호를 증폭하는 증폭부;를 포함하되, 상기 주 트랜지스터는 포화영역에서 동작하도록 바이어스되고, 상기 보조 트랜지스터는 서브문턱영역에서 동작하도록 바이어스되어 선형성이 향상되는 것을 특징으로 한다.
여기서, 상술한 입력부는 제1 및 제2 트랜지스터에 공통으로 전류를 공급하는 전류원을 더 포함하는 것이 바람직하다.
여기서, 상술한 전달부는 커런트-미러(Current Mirror)인 것이 바람직하다.
여기서, 상술한 유도부는 트랜스포머인 것이 바람직하다.
여기서, 상술한 트랜스포머는 전류 출력용 칩-트랜스포머인 것이 바람직하다.
여기서, 상술한 증폭부의 보조 트랜지스터는 하나 이상이 병렬로 커플 되는 것이 바람직하다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 소전류신호에 의하여 증폭작용을 하는 선형성을 개선한 증폭회로를 도시한 것이다.
도시된 바와 같이, 증폭회로는 입력부(210), 유도부(220), 및 증폭부(230)를 포함한다.
<구성>
입력부(210)는 입력단(IN), 입력저항(R21), 및 증폭 트랜지스터(M21)를 포함한다.
유도부(220)는 변압기(T21)를 포함한다.
증폭부(230)는 전류원(Is), 주 트랜지스터(M22a), 보조 트랜지스터(M22b), 출력저항(R22) 및 출력단(OUT)을 포함한다.
<연결>
입력단(IN)은 증폭 트랜지스터(M21)의 게이트단자에 연결된다.
증폭 트랜지스터(M21)의 드레인단자는 입력저항(R21)과 변압기(T21)의 1차측 입력단에 각각 공통으로 연결된다.
변압기(T21)의 2차측 출력단은 전류원(Is), 주 트랜지스터(M22a)의 소오스단자 및 보조 트랜지스터(M22b)의 소오스단자에 각각 공통으로 연결된다.
주 트랜지스터(M22a)의 드레인단자는 보조 트랜지스터(M22b)의 드레인단자, 출력단(OUT) 및 출력저항(R22)의 일단에 각각 공통으로 연결된다.
<동작>
증폭 트랜지스터(M21)의 게이트단자에 연결되어 있는 입력단(IN)에 입력신호가 인가되면, 게이트단자의 인가신호에 비례하여 증폭 트랜지스터(M21)의 드레인단자와 소오스단자에 걸리는 전압의 크기가 변하게 된다.
즉, 드레인 전압(VDD)에서 입력저항(R21)에 흐르는 전류의 곱에 해당하는 전압만큼 전압강하가 발생한다.
전압강하가 발생하는 전위가 변압기(T21)의 1차측의 입력단에 인가된다.
변압기(T21)에 인가된 전압에 의하여 변압기(T21)의 2차측의 출력단에 전류가 유도된다.
여기서, 변압기(T21)는 1차측과 2차측의 권선의 비가 N:1인 전류 출력용 칩-트랜스포머(Chip Transformer)이다.
즉, 1차측에 전압(V1)과 전류(I1)가 인가되면 2차측엔 1/N*V1 만큼의 전압이 감소하고, N*I1 만큼의 전류가 증가하도록 유도되는 것으로 1차측은 고임피던스, 고전압 및 저전류의 특성이 있으며, 2차측은 저임피던스, 저전압 및 고전류의 특성이 나타난다.
이러한 특성에 의하여, 협대역 변압기(narrow-band transformer)를 사용하여 전압 이득의 손실 없이 저전압과 저임피던스로 드라이브를 할 수 있게 된다.
변압기(T21)의 출력단은 전류원(Is), 주 트랜지스터(M22a) 및 보조 트랜지스터(M22b)의 소오스단자에 각각 공통으로 접속되어 변압기(T21)에 의하여 유도된 소전류신호가 인가된다.
주 트랜지스터(M22a)와 보조 트랜지스터(M22b)는 서로 커플 되어 병렬로 접속된다.
주 트랜지스터(M22a)는 포화영역(saturation region)에서 동작하도록 제1 바이어스전압(Vbias1)가 인가되고, 보조 트랜지스터(M22b)는 서브문턱영역(subthreshold region)에서 동작하도록 제2 바이어스전압(Vbias2)이 인가된다.
결국, 주 트랜지스터(M22a)는 포화영역에서 동작하도록 하고, 보조 트랜지스터(M22b)는 서브문턱영역에서 동작하도록 구성하는 것으로 주 트랜지스터(M22a)의 게이트와 소오스간 전압에 대한 트랜스컨덕턴스의 2차 도함수(gm'')값과 보조 트랜지스터(M22b)의 트랜스컨덕턴스의 2차 도함수(gm'')값의 합을 전체 회로의 동작 영역에서 적분한 값이 최소가 되도록 하는 제2 바이어스전압(Vbias2)으로 설정하여, 주 트랜지스터(M22a)의 비선형성을 감쇄시킬 수 있다.
주 트랜지스터(M22a)와 보조 트랜지스터(M22b)에 인가된 소전류신호의 변화에 따라 출력단(OUT)에는 신호의 변화가 발생한다.
여기서, 이러한 신호의 변화는 앞서 설명에 따라 주 트랜지스터(M22a)와 보조 트랜지스터(M22b)의 선형성 향상으로 인해 증폭회로의 증폭 작용은 높은 선형성을 가지게 된다.
또한, 보조 트랜지스터(M22b)는 선형성을 향상시키기 위하여 하나 이상의 트랜지스터를 커플로 연결할 수 있다.
여기서, 상술한 바와 같이, 입력단(IN)에 인가된 높은 전압을 직접 드라이브 하지 않고, 변압기(T21)를 이용하여 소전류신호로 변경하여 선형성이 향상된 증폭회로를 이용하여 출력신호의 선형성을 향상시킨다.
도 3은 본 발명에 따른 선형성을 개선한 증폭회로를 이용하는 주파수 변환기를 설명하기 위하여 도시한 블럭도이다.
도시된 바와 같이, 주파수 변환기는 입력부(310), 전달부(320), 믹서부(330), 유도부(340), 증폭부(350)를 포함한다.
<구성>
입력부(310)는 제1 트랜지스터(M31a), 제2 트랜지스터(M31b) 및 전류원(Is)을 포함한다.
전달부(320)는 제3 트랜지스터(M32a), 제4 트랜지스터(M32b), 제5 트랜지스터(M33a), 제6 트랜지스터(M33b)를 포함한다.
믹서부(330)는 제7 트랜지스터(M34a), 제8 트랜지스터(M34b), 제9 트랜지스터(M35a) 및 제10 트랜지스터(M35b)를 포함한다.
유도부(340)는 변압기(T31)를 포함한다.
증폭부(350)는 주 트랜지스터(M36a), 보조 트랜지스터(M36b), 인덕터(L31) 및 커패시터(C31)를 포함한다.
<연결>
전류원(Is)의 일단은 제1 트랜지스터(M31a)의 소오스단자와 제2 트랜지스터(M31b)의 소오스단자에 연결된다.
제1 트랜지스터(M31a)의 드레인단자는 제3 트랜지스터(M32a)의 드레인단자와 게이트단자에 각각 공통으로 연결된다.
제2 트랜지스터(M31b)의 드레인단자는 제4 트랜지스터(M32b)의 드레인단자와 게이트단자에 각각 공통으로 연결된다.
제3 트랜지스터(M32a)의 소오스단자와 제4 트랜지스터(M32b)의 소오스단자는 제5 트랜지스터(M33a)의 소오스단자와 제6 트랜지스터(M33b)의 소오스단자에 각각 공통으로 연결된다.
제3 트랜지스터(M32a)의 게이트단자는 제5 트랜지스터(M33a)의 게이트단자에 연결된다.
제4 트랜지스터(M32b)의 게이트단자는 제6 트랜지스터(M33b)의 게이트단자에 연결된다.
제5 트랜지스터(M33a)의 드레인단자는 제7 트랜지스터(M34a)의 소오스단자와 제8 트랜지스터(M34b)의 소오스단자에 각각 공통으로 연결된다.
제6 트랜지스터(M33b)의 드레인단자는 제9 트랜지스터(M35a)의 소오스단자와 제10 트랜지스터(M35b)의 소오스단자에 각각 공통으로 연결된다.
제7 트랜지스터(M34a)의 드레인단자는 제9 트랜지스터(M35a)의 드레인단자와 변압기(T31)의 1차측의 제1 입력단에 각각 공통으로 연결된다.
제8 트랜지스터(M34b)의 드레인단자는 제10 트랜지스터(M35b)의 드레인단자와 변압기(T31)의 1차측의 제2 입력단에 각각 공통으로 연결된다.
변압기(T31) 2차측의 제1 출력단은 주 트랜지스터(M36a)의 소오스단자와 보조 트랜지스터(M36b)의 소오스단자에 연결된다.
주 트랜지스터(M36a)의 드레인단자는 보조 트랜지스터(M36b)의 드레인단자와 인덕터(L31)의 일단 및 커패시터(C31)의 일단에 연결된다.
커패시터(C31)의 타단은 출력단(RFout)과 연결된다.
<동작>
입력부(310)의 제1 트랜지스터(M31a)의 게이트단자와 제2 트랜지스터(M31b)의 게이트단자엔 차동 입력 전위의 중간주파수(IF+, IF-)가 인가된다.
차동 입력 전위의 중간주파수(IF+, IF-)의 변화에 비례하여 전달부(320)의 제3 트랜지스터(M32a)의 게이트단자와 제4 트랜지스터(M32b)의 게이트단자엔 차동 전달 전위가 변하게 된다.
여기서, 전달부(320)는 커런트-미러(Current Mirror)로 구성된다.
차동 전달 전위의 변화에 비례하여 제5 트랜지스터(M33a)와 제6 트랜지스터(M33b)의 드레인으로 차동 출력 전위가 변하게 된다.
믹서부(330)의 제7 트랜지스터(M34a) 및 제8 트랜지스터(M34b)의 게이트와 제9 트랜지스터(M35a) 및 제10 트랜지스터(M35b)의 게이트에는 차동 반송파 전위의 반송파(LO+, LO-)가 인가된다.
믹서부(330)에서 차동 입력 전위의 중간주파수(IF+, IF-)와 차동 반송파 전위의 반송파(LO+, LO-)의 합에 비례하는 차동 혼합 전위를 출력하게 된다.
믹서부(330)의 차동 혼합 전위는 유도부(340)의 변압기(T31)의 1차측의 제1 입력단과 제2 입력단에 차동으로 인가된다.
여기서, 변압기(T31)는 전류 출력용 칩-트랜스포머이다.
유도부(340)의 변압기(T31)의 2차측의 제1 출력단으로 출력 전류가 발생하여 증폭부(350)에 인가된다.
증폭부(350)의 주 트랜지스터(M36a)와 보조 트랜지스터(M36b)의 소오스단자에 출력 전류가 인가된다.
여기서. 주 트랜지스터(M36a)의 게이트단자에는 주 트랜지스터(M36a)가 포화영역에서 동작하도록 제1 바이어스전압(Vbias1)가 인가되고, 보조 트랜지스터(M36b)의 게이트단자에는 보조 트랜지스터(M36b)가 서브문턱영역에서 동작하도록 제2 바이어스전압(Vbias2)가 인가된다.
여기서, 보조 트랜지스터(M36b)는 하나 이상의 트랜지스터를 커플 되도록 연결하여 선형성을 더욱 향상시킬 수 있다.
즉, 출력 전류의 변화에 비례하여 출력단(RFout)에는 전압이 변하게 된다.
여기서, 증폭부(350)의 선형성 향상에 관하여서는 도2 에서 상세히 설명한 것과 그 사상이 같다.
이러한 구성에 의하여 본 발명에 따른 주파수 변환기는 선형성이 증가하게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, 고선형 증폭기를 주파수 변환기의 증폭기로 이용하면 주파수 변환기의 선형성이 향상된다.

Claims (9)

  1. 입력신호를 증폭하는 입력부;
    상기 입력부의 출력 전압에 비례하여 전류를 출력하는 유도부; 및
    포화영역에서 동작하도록 바이어싱되는 주 트랜지스터 및 서브문턱영역에서 동작하도록 바이어싱되는 보조 트랜지스터가 서로 커플 되어 병렬로 접속되는 증폭단 및 상기 주 및 보조 트랜지스터에 전기적으로 접속된 전류원을 포함하고, 상기 유도부의 출력 전류를 증폭하여 출력하는 증폭부;를 포함하는, 선형성이 개선된 증폭회로.
  2. 제1항에 있어서,
    상기 유도부는 트랜스포머(Transformer)이고, 상기 주 트랜지스터 및 상기 보조 트랜지스터는 공통 게이트 회로인, 선형성이 개선된 증폭회로.
  3. 제2항에 있어서,
    상기 트랜스포머는 전류 출력용 칩-트랜스포머(Chip Transformer)인, 선형성이 개선된 증폭회로.
  4. 차동 입력 신호를 증폭하여 차동 전달 신호를 출력하는 입력부;
    상기 입력부로부터 출력된 상기 차동 전달 신호를 전달하는 전달부;
    차동 반송파 신호와 상기 전달부에 의해 전달된 상기 차동 전달 신호의 합에 비례하는 차동 혼합 신호를 발생하는 믹서부;
    상기 차동 혼합 신호에 따라 출력 전류 신호를 유도하는 유도부; 및
    포화영역에서 동작하도록 바이어싱되는 주 트랜지스터 및 서브문턱영역에서 동작하도록 바이어싱는 보조 트랜지스터가 서로 커플 되어 병렬로 접속되고, 상기 주 및 보조 트랜지스터에 인가되는 상기 출력 전류 신호를 증폭하는 증폭부;를 포함하는, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
  5. 제4항에 있어서,
    상기 입력부는
    전류를 공급하는 전류원을 더 포함하고, 상기 주 트랜지스터 및 상기 보조 트랜지스터는 공통 게이트 회로인, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
  6. 제4항에 있어서,
    상기 전달부는 커런트-미러(Current Mirror)인, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
  7. 제4항에 있어서,
    상기 유도부는 트랜스포머인, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
  8. 제7항에 있어서,
    상기 트랜스포머는 전류 출력용 칩-트랜스포머인, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
  9. 제4항에 있어서,
    상기 증폭부의 상기 보조 트랜지스터는 하나 이상이 병렬로 커플되는, 선형성이 개선된 증폭회로를 이용한 주파수 상향 변환기.
KR1020050080249A 2005-08-30 2005-08-30 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기. Expired - Fee Related KR100737949B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050080249A KR100737949B1 (ko) 2005-08-30 2005-08-30 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기.
US11/467,308 US7405619B2 (en) 2005-08-30 2006-08-25 Amplification circuit improved with linearity and frequency converter using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080249A KR100737949B1 (ko) 2005-08-30 2005-08-30 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기.

Publications (2)

Publication Number Publication Date
KR20070024765A KR20070024765A (ko) 2007-03-08
KR100737949B1 true KR100737949B1 (ko) 2007-07-13

Family

ID=37854446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080249A Expired - Fee Related KR100737949B1 (ko) 2005-08-30 2005-08-30 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기.

Country Status (2)

Country Link
US (1) US7405619B2 (ko)
KR (1) KR100737949B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998758B1 (ko) * 2008-11-07 2010-12-07 한국전자통신연구원 광대역 저잡음 증폭기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153601B1 (ko) * 2009-11-23 2012-06-15 삼성전기주식회사 전력 증폭기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067331A (ko) * 2001-02-16 2002-08-22 인티그런트 테크놀로지즈(주) 선형성이 향상된 증폭 회로 및 믹서 회로
JP2004357091A (ja) 2003-05-30 2004-12-16 Sharp Corp ミキサ回路
KR20050064116A (ko) * 2003-12-23 2005-06-29 한국전자통신연구원 Ｍｏｓ 트랜지스터로 구성된 트랜스컨덕터 회로

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3038072A (en) * 1959-11-19 1962-06-05 Hazeltine Research Inc Automatic-gain and bandwidth control system for transistor circuits
US3949306A (en) * 1972-11-02 1976-04-06 Sony Corporation High frequency amplifier with frequency conversion
US3886458A (en) * 1972-12-12 1975-05-27 Sony Corp Frequency converter circuit with integrated injection capacitor
US3946280A (en) * 1975-03-10 1976-03-23 Branson Ultrasonics Corporation Overload protection circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020067331A (ko) * 2001-02-16 2002-08-22 인티그런트 테크놀로지즈(주) 선형성이 향상된 증폭 회로 및 믹서 회로
JP2004357091A (ja) 2003-05-30 2004-12-16 Sharp Corp ミキサ回路
KR20050064116A (ko) * 2003-12-23 2005-06-29 한국전자통신연구원 Ｍｏｓ 트랜지스터로 구성된 트랜스컨덕터 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998758B1 (ko) * 2008-11-07 2010-12-07 한국전자통신연구원 광대역 저잡음 증폭기

Also Published As

Publication number Publication date
KR20070024765A (ko) 2007-03-08
US7405619B2 (en) 2008-07-29
US20070057726A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
US7973587B2 (en) Transconductor having high linearity and programmable gain and mixer using the same
KR100956000B1 (ko) 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기
US8169266B2 (en) Mixer circuits and methods
US8280339B2 (en) Mixer capable of detecting or controlling common mode voltage thereof
US9300253B2 (en) Amplifier
KR100740951B1 (ko) 하이브리드 발룬 장치 및 수신기
CN101542896A (zh) 混频器
KR100574470B1 (ko) 전류증폭결합기를 포함하는 선형 혼합기회로
KR101470509B1 (ko) 전압이득과 선형성이 개선된 주파수 혼합기
US20100301920A1 (en) Mixer with high linearity
US7642816B2 (en) Transconductor
US7324791B2 (en) Low-noise differential bias circuit and differential signal processing apparatus
JPH05259766A (ja) 可変利得増幅器を具える集積回路
Ma et al. A 1-V current-reused wideband current-mirror mixer in 180-nm CMOS with high IIP2
Borremans et al. A 2-V, low distortion, 1-GHz CMOS up-conversion mixer
KR100737949B1 (ko) 선형성이 개선된 증폭회로 및 이를 이용한 주파수 변환기.
Wan et al. A low-voltage low-power CMOS transmitter front-end using current mode approach for 2.4 GHz wireless communications
KR101085698B1 (ko) 주파수 혼합 장치
US5732344A (en) Additive HF mixer
KR20100079080A (ko) 길버트 셀 타입 믹서
US8195104B2 (en) Electronic amplification device with current mirror for integrated power amplifiers
JPWO2003079538A1 (ja) 周波数変換器
JP2004357091A (ja) ミキサ回路
US20100295597A1 (en) Mixer with high linearity and low operating voltage
US8493102B2 (en) Differential current buffer

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050830

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060927

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070611

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070704

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070705

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100628

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110620

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120620

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130620

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150609