[go: up one dir, main page]

KR100737098B1 - 전자파 차폐장치 및 그 제조 공정 - Google Patents

전자파 차폐장치 및 그 제조 공정 Download PDF

Info

Publication number
KR100737098B1
KR100737098B1 KR1020060024201A KR20060024201A KR100737098B1 KR 100737098 B1 KR100737098 B1 KR 100737098B1 KR 1020060024201 A KR1020060024201 A KR 1020060024201A KR 20060024201 A KR20060024201 A KR 20060024201A KR 100737098 B1 KR100737098 B1 KR 100737098B1
Authority
KR
South Korea
Prior art keywords
substrate
metal
molding layer
electronic device
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060024201A
Other languages
English (en)
Inventor
이기민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060024201A priority Critical patent/KR100737098B1/ko
Priority to PCT/KR2006/005463 priority patent/WO2007105855A1/en
Priority to EP06835207A priority patent/EP1994814A4/en
Priority to US12/282,317 priority patent/US20090086461A1/en
Priority to CN2006800538639A priority patent/CN101401499B/zh
Application granted granted Critical
Publication of KR100737098B1 publication Critical patent/KR100737098B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/064—Hermetically-sealed casings sealed by potting, e.g. waterproof resin poured in a rigid casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0049—Casings being metallic containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자소자를 보호하기 위한 전자파 차폐장치 및 그 제조 공정에 관한 것이다.
본 발명에 의한 전자파 차폐장치는 전자 소자가 실장되고, 금속패턴을 포함한 영역에 홈이 형성된 기판; 상기 홈에 고정되어 상기 금속패턴과 통전되는 금속부재; 상기 금속부재 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및 상기 몰딩층의 표면에 형성되어 상기 금속부재와 통전되는 도전체층을 포함한다. 본 발명에 의한 전자파 차폐장치는 금속패턴이 형성되고 전자 소자가 실장된 기판; 상기 금속패턴과 전자 소자를 통전시키는 와이어; 상기 와이어의 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및 상기 몰딩층 표면에 형성되어 상기 와이어와 통전되는 도전체층을 포함한다.
본 발명에 의하면, 종래의 메탈캔/단순 몰드 구조에 비하여 전자 부품의 사이즈를 최소화하면서도 RF차폐 기능이 우수한 전자파 차폐장치를 제공할 수 있고, 몰딩층의 표면에 도금되는 도전층을 메탈핀 또는 본딩 와이어를 통하여 용이하게 접지시킬 수 있으므로, 쉴드막 형성 공정을 단순화시킬 수 있는 효과가 있다.

Description

전자파 차폐장치 및 그 제조 공정{Shield device of Electromagnetic inteference and production progress therrof}
도 1은 종래의 쉴드캔이 PCB 상에 표면실장되는 공정별 형태를 부분적으로 예시한 도면.
도 2는 종래의 쉴드캔이 PCB 상에 표면실장되는 공정을 도시한 흐름도.
도 3은 본 발명의 제1실시예에 따른 전자파 차폐장치의 구조를 개략적으로 도시한 측단면도.
도 4는 본 발명의 제2실시예에 따른 전자파 차폐장치의 구조를 개략적으로 도시한 측단면도.
도 5는 본 발명의 실시예에 따른 전자파 차폐장치의 실장 공정을 도시한 흐름도.
〈도면의 주요 부분에 대한 부호의 설명〉
200, 300: 전자파 차폐장치 210, 310: 도전체층
220, 330: 몰딩층 260, 350: 기판층
270, 360: 비아홀 230: 메탈핀
330: 본딩 와이어 240, 340: 전자 소자
본 발명은 전자소자를 보호하기 위한 전자파 차폐장치 및 전자파 차폐장치의 제조 공정에 관한 것이다.
현재 널리 사용되는 휴대폰, PDA(Personal Digital Assistant), 스마트폰과 같은 이동통신단말기, 통신장비, 각종 미디어 플레이어 등에는 각종 전자소자가 내장되어 기능되고, 이들 전자소자는 PCB(Printed Circuit Board)상에서 집적모듈을 이루어 구성되는 것이 일반적이다.
특히, RF(Radio Frequency)집적모듈은 심한 전파 간섭에 노출되고 이러한 전파 간섭은 상기 집적모듈을 이루는 전자소자에 이상 기능을 초래하게 된다.
일반적으로, 이러한 전자파 간섭은 EMI(Electromganetic Emission/Interface)라고 불리는데, 전자소자로부터 불필요하게 방사(RE; Radiated Emission)되거나 전도(CE; Conducted Emission)되는 전자파 신호는 인접된 전자소자의 기능에 장애를 주게되어 회로기능을 악화시키고, 기기의 오동작을 일으키는 요인으로 작용한다.
여기서, CE(전도 방출)는 주로 30MHz이하에서 발생되는 전자파 잡음으로서, 신호선 또는 전원선 같은 매질을 통해서 전달되고, 쉴드캔 영역에서 측정된다.
반면, RE(방사 방출)는 주로 30MHz 이상에서 발생되는 전자파 잡음으로서, 대기중으로 방사되어 전달되므로 상기 CE보다 넓은 방사 범위를 갖는다.
상기와 같은 문제점을 해소하기 위하여, 보통 금속(metal)재질의 쉴드캔이 사용되는데, 쉴드캔은 PCB에 실장된 전자소자를 낱개로 혹은 그룹을 지어 덮어씌움 으로써 전자소자간 영향을 미치는 전파 간섭을 차단시키고 외부의 충격으로부터 전자소자를 보호하는 역할을 한다.
도 1은 종래의 쉴드캔이 PCB 상에 표면실장되는 공정별 형태를 부분적으로 예시한 도면이고, 도 2는 종래의 쉴드캔이 PCB 상에 표면실장되는 공정을 도시한 흐름도이다.
이하에서, 종래의 쉴드캔이 표면실장되는 공정을 설명함에 있어서, 도 1 및 도 2를 함께 인용하여 설명하기로 한다.
도 1에 의하면, PCB(100) 상에는 다수개의 전자소자(110)들이 실장되어 있고, 상기 PCB(100) 면 중에서 상기 전자소자(110)들이 위치된 사이의 면에 접합 홀(102)이 형성되어 있다.
또한, 쉴드캔(140)이 상기 PCB(100)와 접촉되는 끝단에는 접합 다리(142)가 형성되는데, 상기 접합 다리(142)는 상기 접합 홀(102)에 삽입되기 위한 것이다.
우선, 지그 상에 상기 PCB(100)가 고정되면(S100), 표면실장장치의 디스펜서(dispenser)(120)는 상기 PCB(100) 상의 접합홀(102) 부위에 솔더 페이스트(납의 일종)(10)를 토출시킨다(S110).
이어서, 상기 쉴드캔(140)은 상기 PCB(100)의 접합 홀(102) 상으로 이동되고(S120), 상기 토출된 솔더 페이스트(10)는 리플로우 처리됨으로써(S130) 상기 쉴드캔(140)의 접합 다리(142)가 상기 접합 홀(102)에 삽입되면서 상기 PCB(100)와 결합된다(S140).
최종적으로, 상기 솔더 페이스트(10)가 납땜(Soldering) 과정을 거치면 상기 쉴드캔(140)은 상기 PCB(100) 상에서 고정된다(S150).
그러나, 전자소자(110)는 점차 소형화되는 추세이고, 상기 집적모듈에 집적되는 경우에도 매우 과밀하게 배열되므로 그 구조상 상기 디스펜서(120)가 토출시키는 솔더 페이스트(10)의 양은 상대적으로 과량으로 토출되게 된다.
또한, 상기 디스펜서(120)가 토출시키는 솔더 페이스트(10)의 양이 미세하게 조정되지 못하므로 상기 솔더 페이스트(10)는 상기 접합 홀(102)이 다수개로 형성되는 경우 일정하지 못하게 토출된다.
즉, 종래의 표면실장장치의 디스펜서(120)는 상기 솔더 페이스트(10)의 소량/정량 토출이 불가능한 실정이다.
이와 같은 이유로, 솔더 페이스트(10)는 상기 PCB(100) 상에서 인근 전자소자(110)의 통전 부위를 침범하게되고, 상기 통전 부위와 도통됨으로써 상기 쉴드캔(140)은 통전로로 기능되거나 전류의 흐름에 영향을 주게 된다. 이러한 현상들은 상기 집적모듈의 불량을 야기한다. 또한, 쉴드캔이 가지는 높이로 인하여 RF모듈의 전체 부피가 증가하는 단점이 있다.
본 발명은 종래의 메탈캔 구조를 탈피하여 몰딩 및 도금 구조를 이용함으로써 RF모듈의 전체 사이즈가 최소화되고, EMI/EMC의 영향을 효과적으로 차단할 수 있는 전자파 차폐장치를 제공한다.
또한, 본 발명은 몰딩 및 도금 구조를 이용하여 전자파 차폐장치를 구현함에 있어서, 보다 효율적인 구조 및 공정으로 도금막(전자파 쉴드막(EMI shield plate) 을 기판과 접지시킬 수 있도록 하는 전자파 차폐장치의 제조 공정을 제공한다.
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 의한 전자파 차폐장치는 전자 소자가 실장되고, 금속패턴을 포함한 영역에 홈이 형성된 기판; 상기 홈에 고정되어 상기 금속패턴과 통전되는 금속부재; 상기 금속부재 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및 상기 몰딩층의 표면에 형성되어 상기 금속부재와 통전되는 도전체층을 포함한다.
본 발명에 의한 전자파 차폐장치는 금속패턴이 형성되고 전자 소자가 실장된 기판; 상기 금속패턴과 전자 소자를 통전시키는 와이어; 상기 와이어의 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및 상기 몰딩층 표면에 형성되어 상기 와이어와 통전되는 도전체층을 포함한다.
본 발명에 의한 전자파 차폐장치 제조 공정은 금속패턴이 형성된 기판에 전자소자가 실장되는 단계; 상기 금속패턴 영역의 기판에 금속부재의 일부가 삽입되어 고정되는 단계; 상기 금속부재와 상기 전자소자를 포함한 기판 영역에 몰딩층이 형성되는 단계; 및 상기 금속부재와 통전되도록 상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함한다.
본 발명에 의한 전자파 차폐장치 제조 공정은 와이어를 통하여 기판 상의 금속패턴과 전자소자가 연결되는 단계; 상기 금속패턴, 상기 전자소자 및 상기 와이어를 포함한 기판 영역에 몰딩층이 형성되는 단계; 및 상기 와이어와 통전되도록 상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함한다.
이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 전자파 차폐장치 및 전자파 차폐장치 제조 공정에 대하여 상세히 설명한다.
도 3은 본 발명의 제1실시예에 따른 전자파 차폐장치(200)의 구조를 개략적으로 도시한 측단면도이다.
도 3에 의하면, 본 발명의 제1실시예에 따른 전자파 차폐장치(200)는 몰딩층(220), 도전체층(210) 및 금속부재(230; 이하, "메탈핀"이라 한다)을 포함하여 이루어지는데, 본 발명의 제1실시예에 따른 전자파 차폐장치(200)가 실장되는 기판(260)은 표면에 접지 패턴, 본딩 패턴, 전송 패턴 등과 같은 금속 패턴(280)이 형성되고, 전자 소자(240)가 표면실장된다.
전자 소자(240)는 금속 패턴(280)과 본딩 와이어(250)를 통하여 연결된다.
상기 기판(260)으로는 PCB(Printed Circuit Board) 또는 LTCC(Low temperature co-fired ceramic) 기판 등이 사용될 수 있는데, LTCC 기판이란 800∼1000℃ 정도의 온도에서 세라믹과 금속의 동시 소성 방법을 이용하여 기판을 형성하는 기술로서, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 갖는 그린 쉬트(Green sheet)를 형성시키고 그 위에 은이나 동을 주원료로 한 도전성 페이스트를 인쇄하여 적층한 후 기판을 형성한다.
상기 LTCC 기판은 다층 구조로서, 커패시터(Capacitor), 저항(Resistor), 인덕터(Inductor) 등의 수동소자들이 기판(260) 내부에 형성되고 비아홀(270)을 통하여 표면의 금속패턴(280) 또는 전자 소자(240)들과 통전될 수 있으므로 고집적화, 경박단소화 등을 이룰 수 있다.
상기 몰딩층(220)은 전자 소자(240)들을 외부의 충격으로부터 보호하고, 본딩 부위가 단락되지 않도록 고정시키는 역할을 하며, 도전체층(210)이 표면에 형성된다.
상기 몰딩층(220)의 재질로는 에폭시, 실리콘과 같은 합성수지 재질이 사용되는 것이 바람직하며, 가령 댐＆필(Dam＆Fill) 몰딩 방식, 또는 트랜스퍼(Transfer) 몰딩 방식이 사용될 수 있다.
상기 트랜스퍼 몰딩 방식은 열경화성수지의 성형 방법의 일종으로서, 가열실에서 가소화한 성형재료를 가열된 금형 캐비티안에 압입하여 성형하는 방법인데, 트랜스퍼 성형기로는 포트식 성형기와 보조램을 구비한 흘런저식 성형기 등이 있다.
그리고, 상기 댐＆필 몰딩 방식은 몰딩 영역의 외곽에 격벽 구조를 형성하여 점도를 가지는 열경화성수지를 내부로 흘려보내고, 열경화성수지를 경화시킨 후 격벽 구조를 제거하는 방법이다.
이때, 상기 몰딩층(220)은 기판(260) 표면으로부터 약 500 마이크로 미터 내지 1000 마이크로 미터의 높이로 형성되며, 몰딩층(220)의 표면에 도전체층(210)이 도금 방식으로 형성된다.
상기 도전체층(210)은 종래의 메탈캔의 역할을 하는 쉴드막으로서, 도금 방식으로 형성되므로 메탈캔에 비하여 미세한 두께로 형성될 수 있다.
가령, 상기 도전체층(210)은 활성 가스가 주입된 상태에서 금속이 스퍼터링(sputtering)되는 방식 혹은 전극을 통하여 고전류가 공급됨으로써 금속 박막이 증착(evaporating)되는 방식 등이 사용될 수 있다.
본 발명의 실시예에서 상기 도전체층(210)은 몰딩층(220)과의 접합성, 도금체의 견고성을 고려하여 다층으로 도금되는데, 밑으로부터 구리(Cu)(216), 니켈(Ni)(214), 금(Au)(212)으로 도금된다.
상기 도전체층(210)은 전체가 약 20 마이크로 미터의 두께로서, 구리 층(216)은 약 10 내지 15 마이크로 미터, 니켈 층(214)은 약 5 내지 10 마이크로 미터, 그리고 금 층(212)은 약 0.1 내지 0.5 마이크로 미터의 두께로 도금된다.
상기 구리 층(216)은 RF 차폐 효과가 뛰어나고, 니켈 층(214)은 층간 접합성을 좋게 하며, 금 층(212)은 견고하여 충격이나 마찰로 인하여 도전체층(210)이 손상되는 것을 방지한다.
이때, 상기 도전체층(210)의 두께는 표면 깊이(Skin depth)를 고려하여 결정 되는 것이 바람직한데, 표면 깊이란 고주파 신호가 도체의 표면 상에 흐르는 깊이를 나타낸 지표로서, 도체의 종류 및 주파수 대역에 따라서 표면 깊이가 상이하게 계산된다.
즉, 상기 도전체층(210)은 내부의 고주파 신호가 외부로 방사되어 EMI현상을 초래하지 않도록 하기 위하여 자신의 표면 깊이보다 두껍게 형성(적어도 자신의 표면 깊이의 약 1.5배 이상의 두께로 형성)되어야 RF 차폐 효과가 우수해지며, 가령, 금은 1GHz에서 2.49 μm의 표면 깊이를 가지고, 구리는 1GHz에서 3.12 μm의 표면 깊이를 가지며, 니켈은 1GHz에서 4.11 μm의 표면 깊이를 가진다.
따라서, 본 발명의 제1실시예에 의한 전자파 차폐장치(200)에 의하면, 사이즈가 획기적으로 감소될 수 있는 반면, 물리적인 결합력은 종래의 솔더본딩 결합 방식보다 향상되고, EMI 현상을 방지하는 기능도 효율적으로 수행된다.
한편, 상기 도전체층(210)은 차폐된 RF신호를 외부로 방출시키기 위하여 접지되어야 하는데, 본 발명의 제1실시예에서는 메탈핀(Ground pole)(230)을 통하여 기판(260)의 금속 패턴(280)(가령, 접지패턴)과 통전되는 구조를 가진다.
도 3에 도시된 것처럼, 상기 메탈핀(230)은 몰딩층(220)을 관통하여 도전체층(210) 및 기판(260)의 금속 패턴(280)과 각각 접촉되는데, 상기 메탈핀(230)은 햄머링(hammering)되어 금속 패턴(280) 영역의 기판(260)에 고정되거나 금속 패턴(280) 영역에 형성된 비아홀(270)에 삽입되어 고정될 수 있다.
도 4는 본 발명의 제2실시예에 따른 전자파 차폐장치(300)의 구조를 개략적으로 도시한 측단면도이다.
도 4에 의하면, 본 발명의 제2실시예에 따른 전자파 차폐장치(300)는 전술한 제1실시예와 같이 몰딩층(320), 도전체층(310) 및 본딩 와이어(330)을 포함하여 이루어지는데, 각 층의 구조는 제1실시예와 동일하므로 반복되는 설명은 생략하기로 한다.
본 발명의 제2실시예가 제1실시예와 다른 점은, 상기 도전체층(310)이 금속패턴(370)과 통전됨에 있어서, 메탈핀(230) 대신 본딩 와이어(330)가 이용되는 점이다.
즉, 본딩 와이어(330)는 금속 패턴(370)과 특정 전자소자(340)의 접지 단자를 연결시킴에 있어서, 그 길이가 조정되어 포물선 형태를 이루는데, 최상측으로 위치되는 본딩 와이어(330)의 일부(가령, 상향 만곡된 포물선의 접선 영역)는 도전체층(310)에 접하도록 그 길이가 조정된다.
상기 본딩 와이어(330)로는 가령, 금선이 사용될 수 있으며, 본딩 와이어(330)는 외부로 돌출되지 않도록 세가지 층으로 이루어지는 상기 도전체층(310)에 포함되도록 길이가 조정되는 것이 좋다.
즉, 상기 본딩 와이어(330)는 상기 몰딩층(320) 내부에서 전자소자(340), 금속 패턴(370), 도전체층(310)을 통전시키는 구조를 가진다.
이하에서, 본 발명의 제1실시예 및 제2실시예에 따른 전자파 차폐장치(200, 300)의 제조 공정에 대하여 설명하는데, 제1실시예 및 제2실시예에 따른 전자파 차폐장치(200, 300)의 제조 공정은 거의 유사하므로 도 5를 참조하여 함께 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 전자파 차폐장치(200, 300)의 실장 공정을 도시한 흐름도이다.
처음으로, 우선, 다층 구조를 이루며 접지 패턴을 비롯한 금속 패턴(280, 370)이 형성된 기판(260, 350)이 제작되면(S200), 기판(260, 350)에 비아홀(270, 360)이 가공된다(S210).
상기 기판(260, 350)에 수동 소자, 능동 소자 등의 각종 전자소자(240, 340)가 실장되고(S220), 와이어 본딩 공정이 진행되는데, 이때 전술한 제1실시예 또는 제2실시예 중 어느 실시예에 따른 전자파 차페장치(200, 300)를 제작할 것인지의 여부에 따라 와이어 본딩 공정이 상이해진다.
즉, 제2실시예에 따른 전자파 차폐장치(300)를 제작하는 경우, 전자소자(340)의 접지 단자 및 기판(350)의 금속 패턴(370)과 연결되는 본딩 와이어(330)의 길이가 조정되는데, 본딩 와이어가 상측으로 포물선 형상을 이룰때 접선 지점이 상기 몰딩층(320)이 형성되는 높이에 근접되도록 그 길이가 조정된다(S230).
반면, 제1실시예에 따른 전자파 차폐장치(200)를 제작하는 경우에는, 일반적인 전자소자의 실장공정, 와이어 본딩 공정과 함께 메탈핀 삽입 공정이 수행되는데, 본 발명의 실시예에서 상기 메탈핀(230)은 햄머링 방식을 통하여 기판(260)의 접지용 비아홀(270)에 삽입되거나 기판(260)에 직접 박힐 수 있다(S230).
삭제
이어서, 몰딩층(220, 320)이 댐＆필(Dam＆Fill) 몰딩 방식, 또는 트랜스퍼(Transfer) 방식을 통하여 소정 높이로 형성되면(S240), 제1실시예에 따른 전자파 차폐장치(200)를 제작하는 경우 몰딩층(220)의 외부로 노출된 메탈핀(230)을 몰딩층(220)의 표면에 가장 근접되도록 절단한다(참고로, 제1실시예에 따른 메탈핀(230)의 경우 몰딩층(220)이 형성된 후 삽입될 수도 있다).
다음으로, 몰딩층(220, 320)의 표면이 랩핑(lapping) 공정(그외, 다양한 표면 연마 공정이 적용될 수 있음)을 통하여 가공된다(S250).
이렇게 랩핑 공정을 진행하는 것은, 도전체층(210, 310)이 메탈핀(230) 또는 와이어(330)와 접촉될 수 있도록, 몰딩층(220, 320)의 높이를 조정하기 위함이다.
또한, 몰딩층(220, 320)의 표면이 매끈하게 가공됨으로써 도금된 도전체층(210, 310)이 몰딩층(220, 320)의 표면과 보다 강하게 결착될 수 있다.
랩핑 공정은 마모 현상을 이용한 정밀 입자 가공 공정으로서 화학 랩핑, 자기 랩핑, 진동 랩핑 등이 있으며, 가령 몰딩층(220, 320)의 표면과 랩핑 머신 사이에 미분말 상태의 랩재료와 윤활제가 투입되고 정밀한 상대 운동이 진행되어 몰딩층(220, 320)의 표면이 매끄럽게 된다.
이렇게 몰딩층(220, 320)의 표면이 가공되는 경우, 몰딩층(220, 320) 표면으로 돌출된 본딩 와이어(330)의 측면 일부 또는 메탈핀(230)의 절단면도 함께 랩핑됨으로써 도전체층(210, 310)이 도금되는 경우 통전면의 접합성이 향상될 수 있다.
최종적으로, 상기 몰딩층(220, 320)의 표면에 구리(216), 니켈(214) 및 금(212)이 차례대로 도금되어 다층 구조의 도전체층(210, 310)이 형성됨으로써 본 발명의 실시예에 따른 전자파 차폐장치(200, 300)가 제작된다(S260).
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 의하면, 다음과 같은 효과가 있다.
첫째, 종래의 메탈캔/단순 몰드 구조에 비하여 전자 부품의 사이즈를 최소화하면서도 RF차폐 기능이 우수한 전자파 차폐장치를 제공할 수 있다.
둘째, 몰딩층의 표면에 도금되는 도전층을 메탈핀 또는 본딩 와이어를 통하여 용이하게 접지시킬 수 있으므로, 쉴드막(EMI shield plate) 형성 공정을 단순화시킬 수 있는 효과가 있다.
셋째, RF차폐 기능 뿐만 아니라, 물리적인 충격에도 내부의 전자소자 및 접지 구조가 보다 견고하게 보호될 수 있는 효과가 있다.

Claims (15)

  1. 전자 소자가 실장되고, 금속패턴을 포함한 영역에 홈이 형성된 기판;
    상기 홈에 고정되어 상기 금속패턴과 통전되는 금속부재;
    상기 금속부재 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및
    상기 몰딩층의 표면에 형성되어 상기 금속부재와 통전되는 도전체층을 포함하는 전자파 차폐장치.
  2. 금속패턴이 형성되고 전자 소자가 실장된 기판;
    상기 금속패턴과 전자 소자를 통전시키는 와이어;
    상기 와이어의 일부와 상기 전자 소자가 매몰되도록 상기 기판 위에 형성된 몰딩층; 및
    상기 몰딩층 표면에 형성되어 상기 와이어와 통전되는 도전체층을 포함하는 전자파 차폐장치.
  3. 제1항에 있어서, 상기 홈은
    상기 기판을 관통하는 것을 특징으로 하는 전자파 차폐장치.
  4. 제1항에 있어서, 상기 홈은
    상기 기판에 형성된 비아홀이거나 상기 금속부재가 상기 기판 상에 햄머링되어 형성된 홈인 것을 특징으로 하는 전자파 차폐장치.
  5. 제1항 또는 제2항에 있어서, 상기 도전체층은
    적어도 두 개 이상의 금속층으로 도금되는 것을 특징으로 하는 전자파 차폐장치.
  6. 제1항 또는 제2항에 있어서, 상기 금속패턴은
    접지 단자 혹은 접지 패턴인 것을 특징으로 하는 전자파 차폐장치.
  7. 제1항 또는 제2항에 있어서, 상기 몰딩층은
    450 마이크로미터 내지 550 마이크로미터의 두께로 형성되는 것을 특징으로 하는 전자파 차폐장치.
  8. 제1항 또는 제2항에 있어서, 상기 도전체층은
    구리(Cu), 니켈(Ni), 금(Au) 중 하나 이상의 재질로 형성되는 것을 특징으로 하는 전자파 차폐장치.
  9. 금속패턴이 형성된 기판에 전자소자가 실장되는 단계;
    상기 금속패턴 영역의 기판에 금속부재의 일부가 삽입되어 고정되는 단계;
    상기 금속부재와 상기 전자소자를 포함한 기판 영역에 몰딩층이 형성되는 단계; 및
    상기 금속부재와 통전되도록 상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함하는 전자파 차폐장치 제조 공정.
  10. 와이어를 통하여 기판 상의 금속패턴과 전자소자가 연결되는 단계;
    상기 금속패턴, 상기 전자소자 및 상기 와이어를 포함한 기판 영역에 몰딩층이 형성되는 단계; 및
    상기 와이어와 통전되도록 상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함하는 전자파 차폐장치 제조 공정.
  11. 제9항에 있어서, 상기 도전체층이 형성되는 단계는
    상기 금속부재와 상기 몰딩층의 높이를 조정하기 위하여, 상기 몰딩층, 상기 금속부재 중 하나 이상의 일부가 제거되는 단계; 및
    상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함하는 전자파 차폐장치 제조 공정.
  12. 제10항에 있어서, 상기 도전체층이 형성되는 단계는
    상기 와이어와 상기 몰딩층의 높이를 조정하기 위하여, 상기 몰딩층, 상기 와이어 중 하나 이상의 일부가 제거되는 단계; 및
    상기 몰딩층 표면에 도전체층이 형성되는 단계를 포함하는 전자파 차폐장치 제조 공정.
  13. 제9항에 있어서, 상기 금속부재의 일부가 삽입되어 고정되는 단계는
    상기 금속부재가 햄머링되어 상기 금속패턴이 형성된 기판 영역에 고정되거나 상기 금속패턴 상에 형성된 비아홀에 삽입되는 것을 특징으로 하는 전자파 차폐장치 제조 공정.
  14. 제1항에 있어서, 상기 금속부재는
    메탈핀인 전자파 차폐장치.
  15. 제11항 또는 제12항에 있어서, 상기 제거되는 단계는
    표면 연마 공정을 통하여 이루어지는 전자파 차폐장치 제조 공정.
KR1020060024201A 2006-03-16 2006-03-16 전자파 차폐장치 및 그 제조 공정 Expired - Fee Related KR100737098B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060024201A KR100737098B1 (ko) 2006-03-16 2006-03-16 전자파 차폐장치 및 그 제조 공정
PCT/KR2006/005463 WO2007105855A1 (en) 2006-03-16 2006-12-14 Shielding apparatus and manufacturing method thereof
EP06835207A EP1994814A4 (en) 2006-03-16 2006-12-14 Shielding apparatus and manufacturing method thereof
US12/282,317 US20090086461A1 (en) 2006-03-16 2006-12-14 Shielding Apparatus and Manufacturing Method Thereof
CN2006800538639A CN101401499B (zh) 2006-03-16 2006-12-14 屏蔽装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024201A KR100737098B1 (ko) 2006-03-16 2006-03-16 전자파 차폐장치 및 그 제조 공정

Publications (1)

Publication Number Publication Date
KR100737098B1 true KR100737098B1 (ko) 2007-07-06

Family

ID=38503668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024201A Expired - Fee Related KR100737098B1 (ko) 2006-03-16 2006-03-16 전자파 차폐장치 및 그 제조 공정

Country Status (5)

Country Link
US (1) US20090086461A1 (ko)
EP (1) EP1994814A4 (ko)
KR (1) KR100737098B1 (ko)
CN (1) CN101401499B (ko)
WO (1) WO2007105855A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101741648B1 (ko) * 2016-01-22 2017-05-31 하나 마이크론(주) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
JP5950617B2 (ja) * 2012-02-22 2016-07-13 三菱電機株式会社 シールド構成体及び電子機器
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN111627890A (zh) * 2020-06-08 2020-09-04 东莞记忆存储科技有限公司 一种ic电磁屏蔽层接地结构及其加工工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126651A (ja) 1997-07-04 1999-01-29 Citizen Electron Co Ltd 電子回路のパッケージ構造
JPH1174752A (ja) 1997-08-29 1999-03-16 Kyocera Corp 弾性表面波装置
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
KR20020073409A (ko) * 2001-03-16 2002-09-26 마쯔시다덴기산교 가부시키가이샤 고주파 모듈 및 그 제조 방법
JP2004207352A (ja) 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
KR20050001485A (ko) * 2003-06-25 2005-01-07 한국 고덴시 주식회사 리모콘 수신모듈의 차폐구조

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831210A (en) * 1987-12-02 1989-05-16 Macdermid, Incorporated Shields for electromagnetic radiation
JPH03218088A (ja) 1990-01-23 1991-09-25 Toshiba Corp 熱応力緩和形ハイブリッド集積回路
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
US6566596B1 (en) * 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
JP3758397B2 (ja) * 1999-01-12 2006-03-22 株式会社日立製作所 高周波送受信装置および車載レーダシステム
SE513352C2 (sv) * 1998-10-26 2000-08-28 Ericsson Telefon Ab L M Kretskort och förfarande för framställning av kretskortet
JP2002027638A (ja) * 2000-07-11 2002-01-25 Unisia Jecs Corp 電子部品用取付ベース及びその製造方法
US6417747B1 (en) * 2001-08-23 2002-07-09 Raytheon Company Low cost, large scale RF hybrid package for simple assembly onto mixed signal printed wiring boards
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4195975B2 (ja) * 2002-10-16 2008-12-17 パナソニック株式会社 高周波装置
JP4163098B2 (ja) * 2003-12-24 2008-10-08 日本メクトロン株式会社 電磁シールド型可撓性回路基板
US7198987B1 (en) * 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
US7701728B2 (en) * 2004-10-28 2010-04-20 Kyocera Corporation Electronic component module and radio comunications equipment
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US20070163802A1 (en) * 2006-01-19 2007-07-19 Triquint Semiconductors, Inc. Electronic package including an electromagnetic shield

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126651A (ja) 1997-07-04 1999-01-29 Citizen Electron Co Ltd 電子回路のパッケージ構造
JPH1174752A (ja) 1997-08-29 1999-03-16 Kyocera Corp 弾性表面波装置
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
KR20020073409A (ko) * 2001-03-16 2002-09-26 마쯔시다덴기산교 가부시키가이샤 고주파 모듈 및 그 제조 방법
JP2004207352A (ja) 2002-12-24 2004-07-22 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
KR20050001485A (ko) * 2003-06-25 2005-01-07 한국 고덴시 주식회사 리모콘 수신모듈의 차폐구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101741648B1 (ko) * 2016-01-22 2017-05-31 하나 마이크론(주) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
CN101401499B (zh) 2012-01-25
EP1994814A1 (en) 2008-11-26
US20090086461A1 (en) 2009-04-02
CN101401499A (zh) 2009-04-01
EP1994814A4 (en) 2010-02-17
WO2007105855A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US7649499B2 (en) High-frequency module
US8067814B2 (en) Semiconductor device and method of manufacturing the same
KR100737098B1 (ko) 전자파 차폐장치 및 그 제조 공정
TWI725426B (zh) 半導體裝置
US20130250528A1 (en) Circuit module
US20220264748A1 (en) Electronic component module and method for manufacturing electronic component module
US20050133240A1 (en) Electronic component
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
CN116828698B (zh) 电磁屏蔽膜、电磁屏蔽封装体及其制备方法
KR102517689B1 (ko) 전자파 차폐 장치 및 이의 제조 방법
US20220310317A1 (en) Electronic component module
KR20060089564A (ko) 쉴드캔 표면실장 구조 및 표면실장 공정
CN101404277A (zh) 多芯片模块
CN114270506A (zh) 无电极无源嵌入式衬底
JP7704310B2 (ja) Ｒｆｉｄモジュール
KR20080046864A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR100844791B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
CN219998479U (zh) 电子器件
CN221531866U (zh) 具有内埋元件的电路板
US12243858B2 (en) Electronic component module, and method of manufacturing electronic component module
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
KR20080046049A (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR20060100169A (ko) 표면실장 구조 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060316

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070611

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070702

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070702

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100623

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110613

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120605

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130605

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140609

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140609

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150605

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160607

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170605

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190413