[go: up one dir, main page]

KR100734708B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR100734708B1
KR100734708B1 KR1020050083592A KR20050083592A KR100734708B1 KR 100734708 B1 KR100734708 B1 KR 100734708B1 KR 1020050083592 A KR1020050083592 A KR 1020050083592A KR 20050083592 A KR20050083592 A KR 20050083592A KR 100734708 B1 KR100734708 B1 KR 100734708B1
Authority
KR
South Korea
Prior art keywords
wiring
substrate
chip
pedestal
electronic device
Prior art date
Application number
KR1020050083592A
Other languages
English (en)
Other versions
KR20060051105A (ko
Inventor
노부아키 하시모토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051105A publication Critical patent/KR20060051105A/ko
Application granted granted Critical
Publication of KR100734708B1 publication Critical patent/KR100734708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Pressure Sensors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 기판 상에 형성된 배선과, 이 기판에 단차를 통해 접속하는 것과 같은 배선을 형성할 때에, 이들 배선의 접속 부분의 단선을 방지하고, 그 접속 신뢰성을 향상시킨 전자 장치 및 그 제조 방법을 제공하기 위한 것으로, 제 1 배선(20)이 형성된 기판(5) 상에 대좌(臺座)(10)가 마련되고, 대좌(10) 상에 제 2 배선(25)이 형성되며, 제 2 배선(25)은 제 1 배선(20)과 기판(5) 상에서 접속되어 있다. 그리고, 대좌(10) 단면의 적어도 일부는 상기 기판(5)의 상면에 대하여 예각을 이루는 경사면(10a)으로 되어있다. 또한, 대좌(臺座)(10) 상에는, 다른 부품(30)이 마련되어 있고, 다른 부품(30)은 제 2 배선(25)에 접속되어 이루어진다.

Description

전자 장치{ELECTRONIC DEVICE}
도 1은 실시예 1에 있어서의 전자 장치의 측단면도,
도 2는 실시예 1에 있어서의 전자 장치의 평면도,
도 3은 실시예 1에 있어서의 전자 장치의 제조 공정 설명도,
도 4는 실시예 2에 있어서의 전자 장치의 측단면도,
도 5는 실시예 2에 있어서의 전자 장치의 평면도,
도 6은 실시예 2에 있어서의 전자 장치의 제조 공정 설명도,
도 7은 실시예 3에 있어서의 전자 장치의 측단면도,
도 8은 절연부의 다른 형상에 의한 측단면도,
도 9는 절연부의 다른 형상에 의한 측단면도,
도 10은 절연부의 다른 형상에 의한 측단면도,
도 11은 절연부의 다른 형상에 의한 측단면도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 전자 장치 2 : 전자 장치
5 : 기판 10 : 대좌
10a : 경사면 17 : 다른 대좌(대좌)
20 : 제 1 배선 25 : 제 2 배선
30 : IC칩(다른 부품) 40 : 절연부
40a : 경사면
본 발명은 전자 장치 및 그 제조 방법에 관한 것이다.
최근, MEMS(Micro Electro Mechanical System) 기술을 이용하여 초소형·초고성능의 전자 부품(MEMS 소자)을 제조하는 연구·개발이 활발하게 행해지고 있다. MEMS 기술을 이용한 전자 부품은 다방면에 걸쳐 사용되지만, 그 일종으로서, 예컨대, 잉크젯 프린터를 구성하는 잉크젯 헤드 등이 알려져 있다. 그런데, MEMS 기술로 제조된 전자 부품(전자 장치) 및 MEMS 기술 이외로 제조된 전자 부품에서는, 전자 부품을 구성하는 기판의 면적상의 제약이나 그 외의 다른 이유에 의해, 기판 상에 형성되어 있는 기판 배선과, 기판 상에 실장하는 반도체 칩 등의 부품의 단자부를, 기판면 상에서 직접 접속할 수 없는 경우가 있다.
예컨대, 측면에 접속 단자의 단부가 노출되는 반도체 칩을, 기판 상에 실장하는 경우, 접속 단자를 이 기판의 배선과 직접 접촉시키는 것은 어렵다.
그래서, 반도체 칩의 측면 상에, 상기 접속 단자와 접속하는 배선을 반도체 칩의 상면까지 레이아웃하고, 이 배선과 기판 상에 마련되어 있는 기판 배선을 접속하는 것에 의해, 반도체 칩의 접속 단자와 기판의 기판 배선을, 배선을 통해 도통하는 기술이 있다(예컨대, 특허 문헌 1 참조).
(특허 문헌 1) 미국 특허 제6646289호 명세서
그러나, 반도체 칩의 측면에 노출되어 있는 접속 단자와, 이 측면상에 형성된 배선과의 접속 부분은 선 형상으로 되고, 따라서 상기 접속 단자와 배선은 선 접촉한 상태로 된다. 따라서, 외부 응력이나 휨 등의 힘이 가해졌을 때에, 상기 접속 단자부와 기판 배선과의 접속부에 단선이 발생하기 쉽게 되는 등, 접속 신뢰성에 문제가 있었다.
그런데, 기판 상에 직접 반도체 칩 등을 실장할 수 없는 경우에는, 기판 상에 대좌 등에 의한 단차를 마련하여, 이 단차상에 반도체 칩을 마련하는 방법이 생각된다.
본 발명은 상기 사정에 감안해서 이루어진 것으로, 기판 상에 형성된 배선과, 이 기판에 단차를 통해 접속되는 것과 같은 배선을 형성할 때에, 이들 배선의 접속 부분의 단선을 방지하고, 그 접속 신뢰성을 향상시키며, 또한 배선 사이의 접속 공정을 간략화한 전자 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 전자 장치에서는, 제 1 배선이 형성된 기판 상에 대좌가 마련되고, 상기 대좌 상에 제 2 배선이 형성되며, 상기 제 2 배선은 상기 제 1 배선과 상기 기판면 상에서 접속되어 있는 것을 특징으로 한다.
이러한 전자 장치에 의하면, 대좌 상에 형성된 제 2 배선과 기판 상에 형성된 제 1 배선은 기판 상에서 접속되어 있고, 상기 제 1 배선과 상기 제 2 배선의 접속부는 기판면 상에서 면 접촉에 의해 접속되므로, 제 1 배선과 제 2 배선을 확실하게 도통시킬 수 있다. 또한, 제 1 배선과 제 2 배선의 접속부가 면으로 접속되므로, 접속부의 강도를 증가시킬 수 있고, 예컨대, 휨이나 낙하 등에 의해, 접합부에 외부로부터 힘이 가해진 경우에 접합부의 단선을 방지하고, 제 1 배선과 제 2 배선의 접속 신뢰성을 향상시킬 수 있어, 이 접합부를 구비한 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 상기 대좌의 단면의 적어도 일부는 상기 기판의 상면에 대하여 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, 특히 상기 경사면 상에 제 2 배선을 레이아웃하는 것에 의해, 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 방지할 수 있어, 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 상기 경사면은 예각을 이루는 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, 대좌의 단면과 기판 상면의 구배가 완만하게 되어, 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 보다 확실하게 방지할 수 있다.
또한, 상기 대좌 상에는, 다른 부품이 마련되어 있고, 해당 다른 부품은 상기 제 2 배선에 접속되어 이루어지는 것이 바람직하다.
이와 같이 하면, 대좌 상에 마련된 다른 부품이 제 2 배선에 접속되어 있으므로, 제 2 배선을 통해 기판 상의 제 1 배선과 도통하게 된다. 따라서, 예컨대, 기판의 제약으로부터 다른 부품을 기판에 단차를 마련한 위치에 배치해야 하는 경우에, 본 발명을 채용하면, 기판 상의 제 1 배선과, 대좌 상의 제 2 배선을 통해 다른 부품과 기판을 도통시킬 수 있다.
또한, 상기 제 2 배선은 상기 다른 부품의 상면에 접속되어 있어도 좋다.
이와 같이 하면, 대좌 위에 다른 부품을 마련한 후에, 제 2 배선을 형성하고, 또한 다른 부품과 제 2 배선과의 접합을 할 수 있으므로, 전자 장치의 제조 공정을 간략화할 수 있다.
또한, 상기 다른 부품은 IC칩인 것이 바람직하다.
이와 같이 하면, 기판의 제약이 있는 경우에도, 기판과 IC칩 사이에 단차를 마련하여 IC칩을 실장할 수 있으므로, IC칩을 고밀도 실장할 수 있어, 전자 장치를 소형화할 수 있다.
또한, 상기 전자 장치에 있어서, 상기 대좌는 복수의 대좌가 적층되어 이루어지는 것이 바람직하다.
이와 같이 하면, 대좌가 복수단의 구조로 되어 있으므로, 전자 장치 자체를 다단 구조로 할 수 있다.
본 발명의 전자 장치에서는, 제 1 배선이 형성된 기판 상에 다른 부품이 마 련되고, 해당 다른 부품의 상면에는 제 2 배선이 형성되며, 해당 제 2 배선은 상기 제 1 배선과 상기 기판면 상에서 접속되어 있는 것을 특징으로 한다.
본 발명의 전자 장치에 의하면, 다른 부품 상에 형성된 제 2 배선과 기판 상에 형성된 제 1 배선은 기판 상에 접속되어 있고, 상기 제 1 배선과 상기 제 2 배선의 접속부는 기판면 상에서 면 접촉에 의해 접속되어 있으므로, 제 1 배선과 제 2 배선을 확실하게 도통시킬 수 있다. 따라서, 상기 제 1 배선과 상기 제 2 배선과의 접속부가 면에서 접속하고 있으므로, 접속부의 강도를 증가시킬 수 있고, 접속 신뢰성이 높은 접합부를 구비하는 것에 의해 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 예컨대, 상기 다른 부품이 반도체 장치인 경우, 상기 제 2 배선을 형성하는 것에 의해, 반도체 장치의 단자면(상면)과의 배선 접속 및 상기 제 1 배선과의 접속을 동일 공정에서 행하고 있으므로, 반도체 장치에 접속하는 배선 형성 공정을 간략화할 수 있다.
상기 전자 장치에 있어서는, 상기 다른 부품은 IC칩인 것이 바람직하다.
이와 같이 하면, 기판의 제약이 있는 경우에도, IC칩과 기판 사이에 단차를 마련하여 IC칩을 실장할 수 있으므로 IC칩을 고밀도 실장할 수 있어, 전자 장치를 소형화할 수 있다.
본 발명의 전자 장치의 제조 방법에서는, 기판 상에 제 1 배선과 대좌를 형성하는 공정과, 상기 기판 상에, 해당 기판 상에서 상기 제 1 배선과 접속하고, 또한 상기 대좌 상에까지 레이아웃한 상태로 제 2 배선을 형성하는 공정을 구비한 것 을 특징으로 한다.
이러한 전자 장치의 제조 방법에 의하면, 기판 상에 제 1 배선을 형성한 후에 제 2 배선을 제 1 배선 상에 형성하고, 제 1 배선과 제 2 배선은 확실히 도통된다. 또한, 상기 제 1 배선과 제 2 배선의 접합부는 기판 상에서 면 접속하고 있으므로, 접속부의 강도를 증가시킬 수 있다.
따라서, 예컨대, 휨이나 낙하 등에 의한 접합부에 외부로부터 힘이 가해진 경우에, 접합부의 단선을 방지하는 것에 의해 접속 신뢰성을 향상시킨 전자 장치를 얻을 수 있다.
또한, 상기 대좌 단면의 적어도 일부는 상기 기판의 상면에 대하여 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, 특히 상기 경사면 상에 제 2 배선을 레이아웃하는 것에 의해, 대좌와 기판 사이에 발생하는 단차를 작게 할 수 있으므로, 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 방지할 수 있어, 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 예컨대, 스퍼터링에 의해 도전 재료를 도포하고, 포토레지스트를 노광하여 제 2 배선을 형성하는 경우에는, 상기 대좌 상의 단면이 경사면으로 되어있음으로써, 노광의 핀트 조절을 쉽게 할 수 있다. 따라서, 기판 상과 대좌의 상면을 확실히 접속한 제 2 배선을 형성할 수 있다.
또한, 상기 경사면은 예각을 이루는 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, 대좌와 기판의 상면 사이의 구배가 완만하게 되기 때문에, 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 확실히 방지할 수 있어, 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 상기 대좌 상에는, 다른 부품이 마련되어 있고, 해당 다른 부품은 상기 제 2 배선에 접속되어 있는 것이 바람직하다.
이와 같이 하면, 대좌 상에 마련된 다른 부품은 제 2 배선에 접속되어 있으므로, 제 2 배선을 통해 기판 상의 제 1 배선과 확실히 도통할 수 있다. 따라서, 기판과 다른 부품 사이에 단차를 마련하여 도통시킬 때에, 본 발명을 채용하면, 제 2 배선을 거쳐 기판 상의 제 1 배선과 다른 부품을 도통시킬 수 있다.
또한, 기판 상에 제 1 배선과 대좌를 형성하고, 상기 대좌 상에 다른 부품을 마련하고, 상기 기판 상에, 해당 기판에 상기 제 1 배선과 접속하고, 또한 상기 다른 부품의 상면에 접속하는 제 2 배선을 형성하는 것이 바람직하다.
이와 같이 하면, 대좌 상에 다른 부품을 마련한 후에, 다른 부품의 상면과 접속하는 제 2 배선을 형성하게 된다. 따라서, 제 2 배선의 형성과, 다른 부품과의 접합을 동시에 실행할 수 있어, 전자 장치의 제조 공정을 간략화할 수 있다.
또한, 상기 다른 부품은 IC칩인 것이 바람직하다.
이와 같이 하면, 기판의 제약이 있는 경우에도, 기판과 IC칩 사이에 단차를 마련하여 IC칩을 실장할 수 있으므로, IC칩을 고밀도 실장할 수 있어, 전자 장치를 소형화할 수 있다.
또한, 상기 IC칩의 사이드의 적어도 일부에는 절연부가 마련되고, 해당 절연부의 단면은 대좌의 상면에 대하여 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, IC칩의 측부에는 절연부가 형성되어 있으므로, 제 2 배선이 IC칩의 단자 부분 이외에는 절연된 상태로 되어, IC칩의 사이드에서의 쇼트를 방지할 수 있다.
또한, 상기 절연부는 경사면을 구비하고 있으므로, 특히, 제 2 배선을 상기 경사면상에 레이아웃하는 것에 의해, 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 방지할 수 있다. 따라서, 제 2 배선을 거쳐 기판 상의 제 1 배선과 IC칩을 확실히 접속하는 것에 의해, 전자 장치의 신뢰성을 향상시킬 수 있다.
또한, 예컨대, 상술한 바와 같이, 스퍼터링나 포토레지스트를 노광하여 제 2 배선을 형성하는 경우에는 경사면상에서 노광의 핀트 조절이 용이하게 되어 제 2 배선을 형성하는 것이 용이해진다.
또한, 상기 경사면은 예각을 이루는 경사면으로 되어있는 것이 바람직하다.
이와 같이 하면, 경사면의 구배가 완만하게 되어 제 2 배선의 단선을 보다 확실히 방지할 수 있다.
(전자 장치)
이하, 본 발명에 대하여 자세히 설명한다.
도 1은 본 발명의 전자 장치의 제조 방법을 이용하여 제조된 전자 장치를 설명하는 도면으로서, 도 2의 A-A선 측단면도이다. 도 1 중 참조 부호 1은 본 발명의 전자 장치이다. 도 2는 본 발명의 전자 장치(1)를 설명하기 위한, 일부(후술하는 수지(35))를 투시한 평면도이다.
도 1에 나타내는 바와 같이, 전자 장치(1)는, 예컨대, Si로 이루어지는 기판(5)과, 이 기판의 위에 형성된 대좌(10)를 구비하고 있다. 상기 대좌(10)는, 예컨대, Si, 세라믹 등의 재료로 이루어지는 판 형상의 것이다. 또한, 상기 대좌(10)는 유기 기판, 전자 부품 등으로 이루어지는 다른 부품이더라도 좋다.
본 실시예에 있어서는, 상기 대좌(10)는 기판(5)과 같은 재료인 Si로 형성되는 것이 바람직하다. 왜냐하면, 상기 기판(5)과 대좌(10)로 재료가 다른 것을 이용한 경우에, 열팽창 계수의 차이에 따른 응력 등의 영향을 적게 하기 위함이다. 또한, 대좌(10)의 높이로는, 400㎛의 것을 이용했다. 그리고, 상기 대좌(10)는 접착제 등으로 이루어지는 접착층(12)에 의해 기판(5) 상에 접착되는 것으로 되어 있다. 또, 기판(5) 상에 대좌(10)를 접착하는 방법으로는, 접착제로 이루어지는 접착층(12)을 사용하지 않는다, 예컨대, 상온 접합 또는 원자간 접합 등에 의해 접합하는 것도 가능하다. 또한, 본 발명의 전자 장치(1)는, 기판(5) 상에 다른 부품을 마련할 때에, 기판(5)과 다른 부품 사이에 높이의 차가 필요한 경우에 이용하는 것을 상정하고 있다.
상기 기판(5) 상에는, 주변 회로(도시하지 않음) 등에 접속되어 있고, 예컨대, 도금 등으로 이루어지는 배선 패턴을 구성하는 제 1 배선(20)이 형성되어 있다. 상기 대좌(10) 상에는, 상기 제 1 배선(20)에 전기적으로 접속되는 제 2 배선(25)이 형성되어 있고, 상기 기판(5) 상에서 제 1 배선(20)과 제 2 배선(25)이 전기적으로 접속된 것으로 되어 있다. 상기 제 2 배선(25)은 도금 처리, 스퍼터링법, 스퍼터 마스크법, CVD 법 또는 잉크젯법 등에 의해 형성된 것이다.
대좌(10)의 단면은 기판(5)의 상면에 대하여 경사면(10a)으로 되어 있고, 상기 경사면(10a)은 상기 기판(5)의 상면에 대하여 예각(0도보다 크고 90도 미만의 각도)으로 되어있다.
상세하게는, 면 방위가 110인 Si를 이용하여 이방성 에칭 처리에 의해 대좌(10)를 형성한 경우, 대좌(10)의 경사면(10a)은 기판(5)의 상면에 대하여 54.3도로 된다.
또, 본 발명에 있어서 대좌(10)의 단면이란, 대좌(10)의 외주면 및 대좌(10) 상에 개구부가 형성되어 있는 경우에는, 상기 개구부의 내측의 면을 포함하는 것이다.
그리고, 기판(5) 상의 제 1 배선(20)에 접속된 제 2 배선(25)은 상기 경사면(10a) 상을 통해, 대좌(10)의 상면 측에까지 레이아웃되도록 형성되어 있다. 접착층(12)의 아래에도 제 1 배선 패턴(20)이 형성되어 있어도 좋다. 또한, 상기 경사면(10a)은 그 경사 각도가 작은 것이 바람직하다. 또, 상기 경사면(10a) 상에 배선을 형성할 수 있으면 좋으므로, 스퍼터 조건이나 포토 조건에 따라서는, 경사면(10a)의 경사 각도는 수직에 가깝더라도 좋고, 대좌(10)가 얇으면, 수직(90도)이라도 상관없다. 또한, 제 2 배선(25)을, 예컨대, CVD 법에 의해 형성하는 경우에는 대좌(10)의 경사면(10a)을 기판(5)의 상면에 대하여 둔각(90도보다 크고 180도보다 작은 각도)으로 형성하는 것도 가능하다.
상기 대좌(10) 상에는, IC칩(30)(다른 부품)이 마련되어 있다.
또, 대좌(10) 상에 형성되는 다른 부품은 본 실시예와 같이 IC칩(30)인 경우 에, 전자 장치(1)를 반도체 장치라고 할 수 있다.
상기 IC칩(30)의 제 1 면(32) 상에는, 도 2에 나타내는 바와 같이, 복수의 전극(34)이 형성되어 있다. 제 1 면(32)은 사변형(예컨대, 직사각형)이더라도 좋다. 복수의 전극(34)은 제 1 면(32)의 가장자리부(단부)에 형성되어 있어도 좋다. 예컨대, 복수의 전극(34)은 제 1 면(32)의 네 변을 따라 배열되어 있어도 좋고, 두 변에 따라 배열되어 있어도 좋다.
적어도 하나의 전극(34)이 제 1 면(32)의 중앙부에 배치되어 있어도 좋다.
도 1에 나타내는 바와 같이, 제 1 면(32)에는, 적어도 1층으로 이루어지는 전기적 절연막인 패시베이션막(16)이 형성되어 있다. 패시베이션막(16)은 수지가 아닌 재료(예컨대, SiO2 또는 SiN)만으로 형성하여도 좋고, 그 위에 수지(예컨대, 폴리이미드 수지)로 이루어지는 막을 더 포함하여도 좋고, 수지층 단독으로 형성하여도 좋다. 패시베이션막(16)에는, 전극(34)의 적어도 일부(예컨대, 중앙부)를 노출시키는 개구가 형성되어 있다. 즉, 패시베이션막(16)은 전극(34)의 적어도 중앙부(제 2 배선(25)과 접속되는 부분)를 피하여 형성되어 있다. 또한, 전극(34)의 단부에 패시베이션막(16)이 마련되어 있어도 좋고, 패시베이션막(16)이 제 1 면(32)의 전면을 덮고 있어도 좋다.
도 2에 나타내는 바와 같이, 상기 전극(34)과 상기 제 2 배선(25)이 접촉되는 것에 의해 전기적으로 접속된 것으로 되어 있다. 또한, 상기 제 1 배선(20)과 상기 제 2 배선(25)의 접속부는 면에서 접속한 상태로 되어있다.
도 1에 나타내는 바와 같이, 제 1 배선(20)과 제 2 배선(25)의 접속부 및 IC칩(30) 상에는, 예컨대, 에폭시, 실리콘 수지 등으로 이루어지는 수지(35)에 의해서 덮여져 있어, 외부의 충격이나 습기 등으로부터 보호되어 있다.
또한, 본 실시예에서는 대좌(10) 및 기판(5)은 절연성을 갖고 있는 것을 전제로 하여 기재되어 있지만, 그들의 표면 절연성이 부족한 경우, 또는 절연성이 없는 경우에는 대좌(10) 및 기판(5) 상에서 배선 형성면에 미리 절연층을 형성해 놓는 것이 바람직하다. 구체적으로는, 산화막, 질화막, 수지 등을 바람직한 방법(예컨대, 스퍼터, 스핀 코트 등)으로 형성하도록 하여도 좋다.
또, 도 1, 및 도 2 중에 있어서는, IC칩(30)의 전극(34) 측을 하측(페이스 다운)을 향해 대좌(10) 상에 실장한, 소위 페이스 다운 방식에 의한 경우를 나타내고 있지만, 상기 전극(34) 측을 상측을 향해, 이 전극(34)과 제 2 배선(25)을 Au, Al 등의 와이어에 의해 접속하는 와이어 본딩 방식을 채용하여도 좋다.
(전자 장치의 제조 방법)
다음에, 도 3(a)∼(d)를 이용하여, 본 발명의 전자 장치(1)의 제조 방법에 대하여 설명한다.
도 3(a)에 나타내는 바와 같이, 상술한 바와 같은 Si로 이루어지는 대좌(10)에, 후술하는 제 2 배선(25)의 형성을 쉽게 하기 위한 V 홈(11)을 형성한다. 상기 V 홈(11)의 형성 방법으로는, 이방성 에칭이나, 기계적으로 다이싱의 기욺 형상(bevel cut)의 블레이드를 사용하여 형성한다. 상기 대좌(10)를 V 홈(11)의 바닥 부에서 두 개로 분리한 후, 한쪽 경사면(10a)을 구비한 대좌(10)를 이용한다. 또, 수지 등이 수축하는 것에 의해 형성된 테이퍼면을 이용하여도 좋다. 또한, 필요에 따라 전술한 절연막 형성 처리를 실시하여도 좋다. 또한, 대좌(10)의 단부는 수직 또는 예각의 경사면(10a)이 아니라, 둔각의 경사면(10a)이 되도록 형성하여도 좋다.
다음에, 도 3(b)에 나타내는 바와 같이, 상기 기판(5) 상에, Cu, Ni-p 또는 Au 등의 재료을 이용하여, 도금 처리, 스퍼터링법, 스퍼터 마스크법, CVD 법 또는 잉크젯법에 의해 제 1 배선(20)을 형성한다. 또, 상기 제 1 배선(20)은 미리 기판(5) 상에 형성되어 있어도 좋다. 또한, 상기 제 1 배선(20)은 스퍼터링이나, 기판(5) 상에 접합된 금속박을 에칭함으로써 형성하여도 좋다. 배선 형성 전에 기판 상에도 필요에 따라, 미리 전술한 절연막 형성 처리를 실시하여도 좋다.
기판(5) 상에 상기 대좌(10)를 위치 정렬하여, 접착층(12)을 통해 접착한다. 또한, 접착층(12) 대신, 대좌(10) 상에 미리 접착된 시트 형상 접착제를 이용하여도 좋고, 합금 등에 의한 금속 확산 접합, 용융, 납땜 등에 의한 접착 이외의 고정 방법을 이용하여도 좋다.
다음에, 도 3(c)에 나타내는 바와 같이, 기판(5) 상에, 상기 제 1 배선(20)과 접속하고, 또한 대좌(10) 상에까지 레이아웃된 제 2 배선(25)을 형성한다.
처음에, 스퍼터링에 의해, 제 1 배선(20) 및 대좌(10) 상을 피복하도록 하여, 제 2 배선의 재료로 되는 금속막을 형성한다. 금속막으로는, 도전성이 우수한 여러 가지의 재료를 이용할 수 있다. 예컨대, 금속막으로 2층의 것을 이용하는 경 우는, 1층 째는 밀착 강도가 우수한 Ti, W, Ti-W, Ni, Cr 등을 이용하고, 2층 째는 저항율이 낮은 Cu, Al, Au 등을 이용한다. 또한, Al을 이용함으로써 단층의 금속막을 형성하도록 하여도 좋다. 기판(5)이나 대좌(10)에 실리콘을 이용하는 경우에는, 특히 전술한 금속류와의 매칭이 우수하다.
또, 스퍼터링을 하기 전에, 플라즈마 처리를 하는 것으로 금속막의 밀착성을 증가시키도록 하여도 좋다.
다음에, 금속막상의 전면에 포토레지스트를 도포한다. 포토레지스트를 도포할 때는, 기판(5)과 대좌(10)의 접속부 상에도 포토레지스트를 도포해야 해서, 요철이 커진다. 그래서, 본 발명에 있어서는 스프레이 코팅법을 이용하는 것에 의해 포토레지스트를 도포하는 것이 바람직하다. 물론, 공지의 다른 방법이라도 상관없다.
그 후, 포토레지스트를 열 처리에 의해 경화시키고, 또한 노광 처리 및 현상 처리를 행함으로써 소망 패턴의 제 2 배선(25)을 형성한다. 이 때, 상기 제 2 배선(25)은 기판(5) 상의 제 1 배선(20)과 기판(5) 상에서 겹치도록 형성되어 있으므로, 상기 제 1 배선(20)과, 상기 제 2 배선(25)은 면에서 접촉하게 되어 있다. 또한, 대좌(10)의 단면에는, 경사면(10a)이 형성되어 있으면, 상기 경사면(10a)이 스퍼터링 타겟 방향을 향하고, 스퍼터링의 강화 능력(enhance ability)이 향상되므로 막 두께가 안정하고, 도포된 포토레지스트가 전면에 노광되므로 안정적으로 노광할 수 있다.
따라서, 제 2 배선(25)은 상기 경사부(10a)에 의해 기판(5) 상과 대좌(10) 상의 사이를 안정하게 접속할 수 있다.
이와 같이 하여, 상기 제 1 배선(20)과 접속하고, 또한 대좌(10) 상에까지 레이아웃시킨 제 2 배선(25)이 형성된다.
다음에, 도 3(d)에 나타내는 바와 같이, 제 2 배선(25) 상에, IC칩(30)을 실장한다. 상기 IC칩(30)에 형성되어 있는 전극(34)과, 제 2 배선(25)에 접속하기 위해, 상기 전극(34) 측 하측(페이스 다운)을 향해, IC칩(30)을 실장하고, 전극(34)과 제 2 배선(25)을, 예컨대, 땜납을 거쳐 접속한다. 도시하지 않지만, IC칩(30)과 대좌(10) 사이에는, 접속 신뢰성을 향상시키기 위한 수지가 충전되는 것이 바람직하다. 또한, 페이스 다운 실장 방식에서는, 땜납 이외에도 금 범프를 이용한 각종의 금속 접합 방식이나 수지 압접 방식이 제안되어 있으므로, 그들을 이용하여도 물론 상관없다.
또한, IC칩(30)을 페이스 업의 상태(상기 전극(34) 측을 상측으로 향한 상태)로 제 2 배선(25) 상에 실장하여, Au, Al 등의 와이어에 의해 접속하는 와이어 본딩 접합을 이용하여도 좋다.
IC칩(30)을 실장한 후, 제 1 배선(20)과 제 2 배선(25)의 접속부, 및 IC칩(30)과 제 2 배선(25)의 접속부를 보호하도록, 상술한 에폭시, 실리콘 수지 등으로 이루어지는 수지(35)에 의해 몰딩한다.
이 때, 배선 접속부에 몰딩한 수지(35)에 의한 잔류 응력이 발생하기 어렵도록, 수지(35)는 저응력 수지를 이용하는 것이 바람직하다. 이렇게 하는 것에 의해, 기판으로부터 배선 접합 부분, 배선 부분, IC칩 실장 부분은 수지로 덮어지기 때문에, 특히 내습도 신뢰성을 향상시킬 수 있다.
이상의 공정에 의해, 본 발명의 전자 장치(1)가 제조된다.
이러한 전자 장치(1)에 의하면, 기판(5) 상에 형성되어 있는 제 1 배선(20)과, 대좌(10) 상에 형성되어 있는 제 2 배선(25)은 기판(5) 상에서 접속되어 있는 구조를 얻을 수 있다. 여기서, 제 1 배선(20)과 제 2 배선(25)의 접속부는, 도 2에 나타내는 바와 같이, 기판(5)면 상에서 선이 아니라 면적을 갖는 면에 의해 접속하고 있으므로, 선 접촉의 경우와 비교하여 접속부의 강도를 증가시키는 것에 의해 단선을 방지하여 제 1 배선(20)과 제 2 배선(25)을 확실하게 도통시킬 수 있다. 따라서, 제 1 배선(20)과 제 2 배선(25)의 접속부의 신뢰성을 향상시키고, 특히, 내온도 사이클, 휨이나 낙하 등의 신뢰성 시험에서의 접속 신뢰를 향상시킬 수 있다.
또한, 대좌(10)를 기판(5) 상에 마련한 것으로, 대좌(10) 상에 제 2 배선(25)을 레이아웃함으로써 기판(5)에 대하여 높은 위치에서의 도통을 취할 수 있다.
또한, 상기 대좌(10)의 단면은 상기 기판(5)의 상면에 대하여 경사면(10a)으로 되도록 하면, 기판(5) 상의 접속 부분에서 제 2 배선(25)이 예리하게 구부려지는 것을 방지하고, 제 2 배선(25)의 단선을 방지한다. 또한, 상기 경사면(10a)이 상기 기판(5)의 상면에 대하여 예각을 이루는 경사면으로 되어있으므로, 경사면(10a)의 구배가 완만하게 되어, 제 2 배선(25)의 단선이 발생하기 어렵게 하는 것에 의해, 제 2 배선(25)의 단선을 보다 확실하게 방지하여 전자 장치(1)의 신뢰성을 향상시킬 수 있다. 또, 제 2 배선(25)을, 예컨대, CVD 법에 의해 형성하는 경 우에는, 대좌(10)의 경사면(10a)을 기판(5)의 상면에 대하여 둔각으로 형성하는 것도 가능하다.
또한, 상기 대좌(10) 상에는, IC칩(30)이 마련되어 있고, 해당 IC칩(30)은 상기 제 2 배선(25)에 접속되어 있다.
따라서, 대좌(10) 상에 마련된 IC칩(30)의 전극(34)은 제 2 배선(25)에 접속되어 있으므로, 제 2 배선(25)을 통해 기판(5) 상의 제 1 배선(20)과 도통할 수 있다. 따라서, 기판(5) 상에 IC칩(30)을 마련하는 경우에, 예컨대, 기판(5)의 제약으로부터 IC칩(30)을 기판(5)과 비교해서 높은 위치에 마련한 경우에, 본 발명을 적용하면, 대좌(10) 상의 제 2 배선(25)을 통해, 기판(5)의 제 1 배선(20)과, IC칩(30)을 도통시킬 수 있다.
이러한 전자 장치(1)의 제조 방법에 의하면, 제 1 배선(20) 상에 제 2 배선(25)이 겹쳐져 형성되므로, 제 1 배선(20)과 제 2 배선(25)을 확실히 도통시킬 수 있고, 상기 제 1 배선(20)과 제 2 배선(25)의 접합부가 기판(5) 상에서 면에 의해 접속하여, 접속부의 강도를 증가시킬 수 있다.
따라서, 특히, 내온도 사이클, 휨이나 낙하 등의 신뢰성 시험에서의 접속 신뢰성을 향상시킬 수 있다. 또한, 접합부의 단선을 방지하는 것으로 접속 신뢰성을 향상시킬 수 있다. 또한, 제 2 배선(25)의 형성과 제 1 배선(20)의 접속을 동시에 실행할 수 있으므로 전자 장치(1)의 제조 공정을 적게 할 수 있다.
또한, 상기 대좌(10)의 단면은, 상술한 바와 같이, 경사면(10a)으로 되어있어, 제 2 배선(25)이 상기 경사면(10a) 상을 레이아웃됨으로써 제 2 배선(25)이 예 리하게 구부려지는 것을 방지한다. 또한, 상기 경사면(10a)이 예각으로 되어있는 것에 의해 제 2 배선(25)의 단선의 발생이 일어나기 어렵게 하는 것에 의해, 제 2 배선(25)의 단선을 보다 확실하게 방지하여 전자 장치(1)의 신뢰성을 향상시킬 수 있다.
또한, 상기 대좌(10) 상에는, IC칩(30)이 마련되어 있고, 해당 IC칩(30)은 상기 제 2 배선(25)에 접속되어 있다.
따라서, 대좌(10) 상에 마련된 IC칩(30)은 제 2 배선(25)에 접속되어 있으므로, 기판(5)에 대하여 높은 위치에 IC칩(30)을 마련하는 경우에, 제 2 배선(25)을 통해 기판(5) 상의 제 1 배선(20)과 도통할 수 있다. 이렇게 하는 것에 의해, 적극적으로 기판(5)의 표면으로부터 위쪽으로 분리하여 배치하고자 하는 경우에도, IC칩(30)을 배치할 수 있다. 또한, 기판(5)의 설계상의 제약 등으로, 기판(5) 상에 직접 IC칩(30)을 실장할 수 없는 경우에도, 본 발명을 채용하면, 기판(5)과 IC칩(30) 사이에 대좌(10)를 마련하여 IC칩(30)을 실장할 수 있으므로, IC칩(30)을 기판(5) 상에 고밀도로 실장할 수 있어, 전자 장치(1)를 소형화할 수 있다.
다음에, 본 발명의 전자 장치의 실시예 2에 대하여 설명한다.
도 4, 도 5는 실시예 2에 있어서의 전자 장치를 설명하는 도면으로서, 도 5의 A-A선 측단면도이다. 도 4 중 참조 부호 2는 전자 장치이다. 도 5는 본 발명의 전자 장치(2)를 설명하기 위한, 일부(후술하는 수지(35))를 투시한 평면도이다.
또, 본 실시예의 전자 장치(2)는 상기 실시예의 전자 장치(1)의 제 2 배선(25)이 IC칩(30)의 제 1 면(상면)(32)에 형성된 전극(34)을 피복하도록 접속되고, IC칩(30)의 외주부에 후술하는 절연부가 형성되어 있다. 또, 전극(34)의 산화를 방지하기 위해, Ni 등의 도금에 의해 전극(34)의 전면을 피복하는 것도 바람직하다. 또한, 전극(34) 상에, Al, Ni-Cr, Cu, Ni, Au 또는 Ag 등의 금속 재료로 이루어지는 돌기(범프)를 형성하고, 제 2 배선(25)과 전극(34)과의 도통을 도모하는 것도 바람직하다. 상술한 도금 및 돌기는 무전해 도금 처리에 의해 형성된다. 그 밖의 전자 장치(1)의 구성은 상기 실시예 1의 전자 장치(1)의 구성과 동일한 것으로 되어있다.
도 4에 나타내는 바와 같이, 전자 장치(2)는 기판(5)과 이 기판의 위에 형성된 대좌(10)를 구비하고 있다. 상기 대좌(10)는 접착층(12)에 의해 기판(5) 상에 접착된 것으로 되어 있다. 또한, 기판(5) 상에는, 도금, 스퍼터링법, 스퍼터 마스크법, CVD 법 또는 잉크젯법에 의해 제 1 배선(20)이 형성되어 있다.
상기 대좌(10)의 단면은 기판(5)의 상면에 대하여 경사면(10a)을 구비하고 있다. 또, 이 경사면(10a)은 기판(5)의 상면에 대하여 예각으로 되어있는 것이 바람직하다. 또한, 상기 대좌(10) 상에는, IC칩(30)이 마련되어 있다. 상기 IC칩(30)은 대좌(10) 상에 접착층(39)을 통해 접착된 것으로 되어 있다. 또한, 상기 IC칩(30)의 가장자리 쪽에는, IC칩(30)의 측면부를 피복하도록 절연부(40)가 마련되어 있다. 상기 절연부(40)는 대좌의 면을 향하여 점차 외측으로 경사지는 경사면(40a)을 구비한 것으로 되어 있다. 따라서, 절연부(40)의 가장 두꺼운 부분이 IC칩(30)에 접하도록 형성되고, 가장 얇은 부분이 IC칩(30)으로부터 가장 멀어지도록 경사면을 이루어 형성되어 있다.
상기 절연부(40)는 전기적으로 절연성을 갖는 재료(예컨대, 수지)에 의해 형성되어 있다. 또, 상기 절연부(40)는 접착층(39)과는 다른 재료 혹은 같은 재료로 형성되어 있어도 좋다. 또한, 본 실시예와 같이, 절연부(40)는 IC칩(30)의 측면에 접촉하고 있어도 좋다. 즉, 절연부(40)와 IC칩(30) 사이에 극간이 형성되지 않게 되어 있어도 좋다. 도 4에 나타내는 예에서는, IC칩(30)의 높이를 넘지 않도록 절연부(40)가 마련되어 있다.
따라서, 절연부(40)의 상단이 IC칩(30)의 상면(패시베이션막(16)의 표면)과 같은 높이로 되어있다. 이 경우, 절연부(40)와 IC칩(30)의 단차가 없어지는 것으로 제 2 배선(25)과 절연부(40)의 접속부에서 원활하게 접속된다. IC칩(30)의 측면중 반도체 또는 도체로 이루어지는 부분만을 절연부(40)로 덮고 있어도 좋다. 그 경우, 절연부(40)의 상단은 패시베이션막(16)의 상면과 같은 높이인 것이 바람직하다. 또한, 제 2 배선(25)이 형성되는 부분에만 절연부(40)를 마련하도록 하여도 좋다. 절연부의 일부는 패시베이션막(16)의 상면에 실장되어 형성되어 있어도 좋다.
전자 장치(2)에 있어서, 상기 전자 장치(1)와 마찬가지로 하여, 스퍼터링 및 포토리소그래피법에 의해 형성된 제 2 배선(25)은, 도 5에 나타내는 바와 같이, 기판(5) 상에서 제 1 배선(20)에 접속하고, 도 4에 나타내는 상기 경사부(10a) 상을 레이아웃하는 것에 의해 대좌(10) 상에 형성되고, 또한 상기 절연부(40)의 경사면(40a) 상을 레이아웃하여 IC칩(30)의 상면(제 1 면(32)) 측에 형성되어 있는 전극(34)에 접속되는 것으로 되어 있다.
따라서, 상기 제 1 배선(20)과 상기 제 2 배선(25)의 접속부 및 전극(34)과 제 2 배선(25)의 접속부는 면으로 접속한 상태로 되어있다.
상기 제 1 배선(20)과 제 2 배선(25)의 접속부 및 상기 IC칩(30) 상을 피복하도록 하여 수지(35)에 의해 몰딩하여 보호되어 있다. 이렇게 하는 것에 의해, 기판으로부터 배선 접합 부분, 배선 부분, IC칩 실장 부분은 수지로 덮여지기 때문에, 특히 내습도 신뢰성을 향상시킬 수 있다.
다음에 도 6(a)∼(f)를 이용하여, 본 실시예의 전자 장치(2)의 제조 방법에 대하여 설명한다. 또, 본 실시예에 있어서는, 도 6(a)에 나타내는 대좌(10)의 제조 공정과, 도 6(b)에 나타내는 상기 대좌(10)와 기판(5)의 접합 공정은 동일하므로, 설명은 생략한다.
기판(5) 상에 대좌(10)를 접합한 후, 도 6(c)에 나타내는 바와 같이, IC칩(30)을 접착층(39)을 이용해서 상기 대좌(10) 상에 접합한다. 또, 도 6(c) 중에 있어서는, IC칩(30)은 모식적으로 나타내고 있다. 다음에, 도 6(d)에 나타내는 바와 같이, IC칩(30)의 측면에 절연부(40)를 형성한다. 이 때, 절연부(40)는 대좌(10)의 저면을 향하여 외측을 향하도록 경사지는 경사면(40a)을 갖도록 형성한다.
또한, 상기 절연부(40)는 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB : benzocyclobutene), 폴리벤족사졸(PBO : polybenzoxazole) 등의 수지로 형성하여도 좋다. 또한, 상기 절연부(40)는 액상 수지를 포팅(potting)에 의해 형성하여도 좋고, 드라이 필름을 고착함으로써 형성하여도 좋다. 또, 상기 절연부(40)는 접착층(39)을 형성하는 접 착제와는 별도로, 재료를 마련하여 형성하여도 좋고, 동일 재료를 이용하여도 좋다.
또한, IC칩(30)의 전극(34) 상의 전면에 Ni 등의 도금을 피복하는 것도 바람직하다. 이에 따라, 전극(34) 상에 산화막이 형성되는 것을 방지할 수 있다. 또한, 전극(34) 상에, Al, Ni-Cr, Cu, Ni, Au 또는 Ag 등의 금속 재료로 이루어지는 돌기(범프)를 형성하고, 제 2 배선(25)과 전극(34)의 도통을 도모하는 것도 바람직하다.
다음에, 도 6(e)에 나타내는 바와 같이, 상기 제 1 배선과 접속하고, 또한 IC칩(30)의 상면 측, 즉, 제 1 면(32) 측에 마련된 전극(34)에 접속하는 제 2 배선(25)을 기판(5) 상에 형성한다.
상기 제 2 배선(25)의 형성 방법에서는, 상기 실시예와 마찬가지로, 스퍼터링 및 포토리소그래피법에 의해, 제 1 배선(20) 및 대좌(10) 상을 피복하도록, 금속막을 도포한다. 금속막으로는, 도전성이 우수한 여러 가지의 재료를 이용할 수 있다. 또한, 스퍼터링을 하기 전에, 플라즈마 처리를 하는 것으로 금속막의 밀착성을 증가시키도록 하여도 좋다. 또, 상기 제 2 배선(25)은 도금 처리, 스퍼터링법, 스퍼터 마스크법, CVD법, 또는 잉크젯법에 의해 형성하여도 좋다.
그리고, 상기 금속막의 전면에 포토레지스트를 스프레이 코팅 등에 의해 도포하고, 포토레지스트를 열 처리에 의해 경화시켜, 노광 처리 및 현상 처리를 함으로써 소망하는 패턴의 제 2 배선(25)을 형성한다.
이 때, 도 5에 나타내는 바와 같이, 상기 제 2 배선(25)은 기판(5) 상에서 제 1 배선(20)에 접속하고 있고, 제 2 배선(25)과 제 1 배선(20)이 면 접촉한 상태로 접속한 것으로 되어 있다. 또한, 상기 제 2 배선(25)은 IC칩(30)의 전극(34)과도 면 접촉한 상태로 되어있다. 또, IC칩(30)의 전극(34) 표면이 산화되기 어렵도록 범프를 마련하거나, 배리어 금속을 마련하도록 하는 것이 바람직하다.
그 후, 도 6(f)에 나타내는 바와 같이, 상기 제 1 배선(20)과 제 2 배선(25)의 접속부 및 상기 IC칩(30) 상을 피복하도록 하여 수지(35)에 의해 몰딩한다.
이상의 공정에 의해, 본 발명의 전자 장치(2)가 제조된다.
이러한 전자 장치(2)에 의하면, 상기 실시예에 있어서의 전자 장치(1)와 마찬가지로, 제 1 배선(20) 상에 제 2 배선(25)이 겹쳐져 형성되고, 제 1 배선(20)과 제 2 배선(25)을 확실히 도통시킬 수 있고, 상기 제 1 배선(20)과 제 2 배선(25)의 접합부는 기판(5)면 상에서 면 접촉한 상태로 된다. 따라서, 제 1 배선(20)과 제 2 배선(25)의 접속부의 강도를 증가시킬 수 있어, 특히 내온도 사이클, 휨이나 낙하 등에 의한 신뢰성 시험에서의 접속 신뢰성을 향상시킬 수 있어, 접합부의 강도를 증가시켜 단선을 방지할 수 있다.
또한, 상기 대좌(10)의 단면의 적어도 일부를 상기 기판(5)의 상면에 대하여 예각을 이루는 경사면(10a)으로 하면, 대좌(10)와 기판(5)의 접합부에서 제 2 배선(25)이 예리하게 구부러지는 것에 의한 단선을 방지할 수 있어, 전자 장치(2)의 신뢰성을 향상시킬 수 있다. 또한, 대좌(10)를 이용하지 않고서, 기판(5) 상에 경사면을 갖는 IC칩(30)을 직접 실장한 경우에도, 대좌(10)와 마찬가지로, 제 2 배선(25)의 단선을 방지할 수 있어, 전자 장치의 신뢰성의 향상을 도모할 수 있다.
또한, 상기 대좌(10) 상에는, IC칩(30)이 마련되고, 해당 IC칩(30)은 상기 제 2 배선(25)에 접속되어 있으므로, 대좌(10) 상에 마련된 IC칩(30)은 제 2 배선(25)에 접속되어, 제 2 배선(25)을 통해 기판(5) 상의 제 1 배선(20)과 도통하게 된다.
또한, 상기 제 2 배선(25)은 상기 IC칩(30)의 상면 측에 형성된 전극(34)에 접속되어 있기 때문에 대좌(10)의 위에 IC칩(30)을 마련한 후에, 제 2 배선(25)을 형성한다. 따라서, 제 2 배선(25)의 형성과, IC칩(30)의 접속을 동시에 실행할 수 있어, 전자 장치(2)의 제조 공정의 대폭적인 간략화를 도모할 수 있다. 또한, 포토리소그래피 처리에 의해, 포토레지스트를 제 2 배선(25)에 대응시켜 패터닝할 수 있으므로, 미세 피치로 제 2 배선(25)을 형성할 수 있다.
이러한 전자 장치(2)의 제조 방법에 의하면, 상기 제 1 배선(20)과 제 2 배선(25)의 접합부는 기판(5) 상에서 선이 아니라 면으로 접속하므로, 접속부의 강도를 증가시킬 수 있다.
따라서, 예컨대, 휨이나 낙하 등에 의한 접합부에 외부로부터 힘이 가해진 경우의 접합부의 단선을 방지하는 것으로 접속 신뢰성을 향상시킬 수 있다. 또한, 제 2 배선(25)의 형성과 제 1 배선(20)의 접속을 동시에 실행할 수 있으므로 제조 공정을 적게 할 수 있다. 이것은 특히 접속 수가 많은 구조가 되면 과연 공정부하의 삭감에 유리하게 작용하는 것을 나타내고 있다.
또한, 상기 대좌(10)의 단면의 경사면(10a) 상에 제 2 배선(25)을 레이아웃하는 것에 의해, 대좌(10)와 기판(5)의 접합부에서 제 2 배선(25)이 예리하게 구부 러지는 것에 의한 단선을 방지할 수 있다.
또한, 상기 대좌(10) 상에 IC칩(30)을 마련한 후에, 상기 IC칩(30)의 상면 측에 형성되어 있는 전극(34)에 접속하도록 제 2 배선(25)을 형성하므로, 제 2 배선(25)의 제조와 IC칩(30)과 제 2 배선(25)의 접합을 동시에 실행할 수 있어, 전자 장치(2)의 제조 공정의 간략화를 도모할 수 있다.
또한, 해당 IC칩(30)의 측부에는 절연부(40)가 마련되어 있으므로, 제 2 배선(25)이 IC칩(30)의 상면에 형성되어 있는 전극(34) 부분 이외에서는 절연되게 된다. 따라서, 절연부(40) 상에 형성되는 제 2 배선(25)과 IC칩(30)의 단면의 쇼트를 방지할 수 있다. 또한, IC칩(30) 표면은 패시베이션막(16)으로 피복되어 있으므로, IC칩(30)과 제 2 배선(25)의 쇼트를 방지할 수 있다.
또한, 상기 절연부(40)는 경사면(40a)을 구비하고 있으므로, 제 2 배선(25)을 IC칩(30)의 전극(34) 측에 레이아웃하는 경우에 상기 경사면(40a)을 이용하는 것에 의해 제 2 배선이 예리하게 구부러지는 것에 의한 단선을 일어나기 어렵게 할 수 있다. 또한, 상기 경사면(40a)은 대좌(10)의 상면에 대하여 예각을 이루므로, 제 2 배선(25)의 대좌(10)에 대한 구배가 완만하게 되어, 제 2 배선(25)이 단선되는 것을 방지할 수 있다.
또한, 대좌(10)의 단부의 경사부(10a)와 마찬가지로, 스퍼터링 등에 의해 상기 경사면(40a) 상에 제 2 배선(25)을 형성하는 경우에, 상기 절연부(40) 상의 단면이 경사면(40a)으로 되어있음으로써 상기 경사면(40a)이 스퍼터링 타겟 방향을 향하여, 스퍼터링의 강화 능력이 향상되므로 막 두께가 안정하게 되고, 도포된 포 토레지스트가 전면(全面)에 노광되므로 안정적으로 노광할 수 있어, 제 2 배선(25)의 형성을 쉽게 할 수 있다. 따라서, 상기 절연부(40)와 대좌(10) 사이에서 확실하게 접속된 제 2 배선(25)을 형성할 수 있다. 마찬가지로, 스퍼터링법, 스퍼터 마스크법, CVD 법 또는 잉크젯법에 의해 제 2 배선(25)을 형성한 경우에도, 절연부(40)와 대좌(10) 사이에서 확실하게 접속할 수 있다.
다음에, 본 발명의 전자 장치의 실시예 4에 대하여 설명한다.
도 7은 실시예 4에 있어서의 전자 장치를 모식적으로 나타내는 측단면도이다. 또, 상기 실시예 1과 공통의 구성 요소에는 동일한 부호를 부여하고, 상세한 설명은 생략한다.
도 7에 나타내는 바와 같이, 본 실시예에서는, 기판(5) 상에 배치된 대좌(10) 상에, 또 다른 대좌(17)가 배치되어 있다. 즉, 기판(5) 상에 대좌(10, 17)가 2단 구조로 배치되어 있다. 또, 기판(5) 상에 배치하는 대좌는 2단으로 한정되는 것이 아니라, 복수단 배치하는 것도 가능하다.
또한, 대좌(10) 상에 다른 대좌(17)를 접합하는 방법으로는, 접착제 등으로 이루어지는 접착층(12)에 의해 접합하는 것으로 할 수도 있고, 접착재를 사용하지 않는, 예컨대 상온 접합 또는 원자간 접합 등에 의해 접합하는 것도 가능하다. 대좌(17)의 단면은, 상기 실시예와 마찬가지로, 기판(5)에 대하여 예각으로 되는 경사면을 갖고 있다.
상기 제 2 배선(25)은, 상기 실시예 1 및 실시예 2에서 설명한 바와 같이, 스퍼터링 및 포토리소그래피법에 의해 형성된다. 또한, 제 2 배선(25)은, 도 7에 나타내는 바와 같이, 제 1 배선(20) 상으로부터 대좌(10)의 경사면, 대좌(17)의 경사면 및 절연부(40)의 경사면(40a)을 따라 IC칩(30)의 상면(제 1 면(32))까지 레이아웃되어, IC칩(30)의 상면(제 1 면(32))의 전극(34)에 접속된다. 이에 따라, 제 1 배선(20)과 IC칩(30)의 전극(34)이 제 2 배선(25)을 통해 전기적으로 접속된다. 또, 제 2 배선(25)은 스퍼터링법, 스퍼터 마스크법, CVD 법 또는 잉크젯법에 의해 형성하는 것도 가능하다.
본 실시예의 전자 장치에 의하면, 상기 실시예와 마찬가지의 작용 효과를 나타낼 수 있다. 즉, 기판(5) 상에 복수단의 대좌(10, 17)를 적층한 경우에도, 도금 처리 등에 의해 제 2 배선(25)을 형성하기 때문에, 확실하게 제 1 배선(20)과 제 2 배선(25)을 면 접합시켜 전기적으로 접속시킬 수 있다. 따라서, 전자 장치를 다단 구조로 할 수 있다.
상술한 실시예에 있어서는, IC칩(30)의 주위에 형성한 절연부(40)가 경사면(40a)을 구비한 것에 대해 설명했지만, 상기 절연부(40)의 형상을 아래와 같이 하여도 좋다.
예컨대, 도 8에 나타내는 바와 같이, 절연부(40)는 그 일부가 IC칩(30)의 제 1 면(32)(자세하게는 패시베이션막(16))에 마련되도록 형성되어 있다. 절연부(40)의 일부는 IC칩(30)의 전극(34)보다 가장자리부 측의 부분에 실장되고 있다.
또한, 전극(34)이 절연부(40)에 의해 덮여지는 것을 방지하기 위해, 전극(34)으로부터 떨어진 위치(전극보다도 가장자리 측의 위치)까지 절연부(40)를 이르 도록 하여도 좋다. 또는, 전극(34)의 패시베이션막(16)으로부터의 노출부에 인접하도록 절연부(40)를 형성하여도 좋다. 그 경우, 제 2 배선(25)은 그것과의 밀착성이 낮은 패시베이션막(16)에 실장되지 않는 것으로 한다. 절연부(40)는 IC칩(30)에 인접하여 제 1 면(32)보다 높은 부분을 갖는다. 그 밖의 구성은 도 1에 나타내는 IC칩(30)과 같은 내용이 해당된다.
또한, 도 9에 나타내는 바와 같이, 절연부(40)는 그 일부가 IC칩(30)의 제 1 면(32)에 실장되지 않도록 형성되어 있다. 절연부(40)는 IC칩(30)에 인접하여 제 1 면(32)으로부터 돌출하는 돌출부를 갖는다. 절연부(40)는 IC칩(30)과는 반대측에, 계단 형상의 부분을 갖는다. 그 밖의 구성은 도 1에 나타내는 IC칩(30)과 같은 내용이 해당된다.
또한, 도 10에 나타내는 바와 같이, 절연부(40)와 접착층(52)이 일체화하여 형성되도록 하여도 좋다. 접착층(52)은 절연부(40)와 같은 재료로 형성되어 이루어진다. 이 때, 절연성의 접착제를 대좌(10) 및 IC칩(30) 사이에 마련하고, 대좌(10) 및 IC칩(30) 사이에 가압함으로써 상기 접착제를 IC칩(30)의 부근으로 압출하고, 이 접착제로부터 절연부(40) 및 접착층(52)을 형성하도록 하여도 좋다.
상기 절연부(40)의 경사면(54)은 오목면(예컨대, 제 1 면(32)에 수직인 단면에 있어서 곡선을 그리는 오목면)이다. 그 밖의 구성은 도 1에 나타내는 IC칩(30)과 같은 내용이 해당된다.
또한, 도 11에 나타내는 바와 같이, 절연부(40)와 접착층(62)을 일체화하여 형성되도록 하여도 좋다. 접착층(62)은 절연부(40)와 같은 재료로 형성되어 이루 어진다. 절연성의 접착제를 대좌(10) 및 IC칩(30) 사이에 마련하고, 대좌(10) 및 IC칩(30) 사이에 가압하여, 접착제를 IC칩(30)의 부근으로 압출하고, 접착제로부터 절연부(40) 및 접착층(62)을 형성하여도 좋다. 절연부(40)의 경사면(64)은 볼록면(예컨대, 제 1 면(32)에 수직인 단면에 있어서 곡선을 그리는 볼록면)이다. 그 밖의 구성은 도 1에 나타내는 IC칩(30)과 같은 내용이 해당된다.
본 발명은 상술한 실시예에 한정되는 것이 아니라, 여러 가지의 변경이 가능하다. 예컨대, 제 2 배선(25)은 대좌(10)의 외주면 상에 형성되어 있지만, 대좌(10)에 마련된 개구부가 형성되어 있는 경우에 있어서도, 이 개구부의 내측면(단면) 상을 레이아웃하는 것에 의해, 이 개구부 내에 형성된 배선 등과 접속하여 도통시키도록 하여도 좋다. 또한, 본 실시예에 있어서는, 대좌(10) 상에 형성된 다른 부품을 IC칩(30)으로서 설명했지만, IC칩(30) 대신에 수동 부품(저항기, 캐패시터, 인덕터 등)이더라도 좋다. 그들이 이종, 복수 배치되어 있어도 좋다.
본 발명에 의하면, 기판 상에 형성된 배선과, 이 기판에 단차를 통해 접속되는 것과 같은 배선을 형성할 때에, 이들 배선의 접속 부분의 단선을 방지하고, 그 접속 신뢰성을 향상시키며, 또한 배선 사이의 접속 공정을 간략화한 전자 장치 및 그 제조 방법을 제공할 수 있다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 배선이 형성된 기판 상에 다른 부품이 마련되고,
    상기 다른 부품의 표면에는, 산화막, 질화막, 수지 등으로 이루어지는 절연막이 형성되고,
    상기 다른 부품의 측면에는 절연부가 형성되고,
    상기 절연막 및 절연부의 상면에는 제 2 배선이 형성되며,
    상기 제 2 배선은, 상기 제 1 배선과 상기 기판면 상에서 접속되어 있고,
    상기 절연부는, 상기 다른 부품에 인접하여 상기 다른 부품의 상면으로부터 돌출하는 돌출부(protruding section)가 마련되고, 상기 다른 부품과는 반대쪽에는 단차부(step-like section)가 마련되는
    것을 특징으로 하는 전자 장치.
  9. 제 8 항에 있어서,
    상기 다른 부품은 IC 칩인 것을 특징으로 하는 전자 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020050083592A 2004-09-09 2005-09-08 전자 장치 KR100734708B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004262271 2004-09-09
JPJP-P-2004-00262271 2004-09-09
JP2005089524 2005-03-25
JPJP-P-2005-00089524 2005-03-25
JPJP-P-2005-00212858 2005-07-22
JP2005212858A JP2006303408A (ja) 2004-09-09 2005-07-22 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20060051105A KR20060051105A (ko) 2006-05-19
KR100734708B1 true KR100734708B1 (ko) 2007-07-02

Family

ID=35431212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050083592A KR100734708B1 (ko) 2004-09-09 2005-09-08 전자 장치

Country Status (5)

Country Link
US (1) US20060049527A1 (ko)
EP (1) EP1635387A1 (ko)
JP (1) JP2006303408A (ko)
KR (1) KR100734708B1 (ko)
TW (1) TW200610080A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006005419B4 (de) * 2006-02-03 2019-05-02 Infineon Technologies Ag Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
JP5018024B2 (ja) * 2006-11-08 2012-09-05 セイコーエプソン株式会社 電子部品の実装方法、電子基板、及び電子機器
JP5230952B2 (ja) * 2007-02-13 2013-07-10 オリンパス株式会社 内視鏡用可変分光素子、分光装置および内視鏡システム
DE102007035902A1 (de) * 2007-07-31 2009-02-05 Siemens Ag Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE102008058003B4 (de) * 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
JP2011009653A (ja) * 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
KR20130110966A (ko) * 2012-03-30 2013-10-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6161411B2 (ja) * 2012-06-22 2017-07-12 キヤノン株式会社 液体吐出装置の製造方法
DE102017203432B4 (de) 2017-03-02 2019-09-05 Robert Bosch Gmbh 4Verfahren zum Herstellen eines MEMS-Bauelements und entsprechendes MEMS-Bauelement
EP3422827B1 (en) * 2017-06-30 2024-04-24 LG Display Co., Ltd. Display device and method for fabricating the same
US11233030B1 (en) * 2017-06-30 2022-01-25 Rockwell Collins, Inc. Microfluidic manufactured mesoscopic microelectronics interconnect
KR102495537B1 (ko) * 2017-06-30 2023-02-02 엘지디스플레이 주식회사 발광 표시 장치
US11373954B2 (en) 2019-08-21 2022-06-28 Samsung Electronics Co., Ltd. Semiconductor package
US20220285309A1 (en) * 2019-08-26 2022-09-08 X-Celeprint Limited Variable stiffness modules
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080484A (ko) * 2000-03-15 2002-10-23 띤 필름 일렉트로닉스 에이에스에이 스택 내의 수직의 전기적 상호 접속
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
US4598308A (en) * 1984-04-02 1986-07-01 Burroughs Corporation Easily repairable, low cost, high speed electromechanical assembly of integrated circuit die
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4992847A (en) * 1988-06-06 1991-02-12 Regents Of The University Of California Thin-film chip-to-substrate interconnect and methods for making same
JP3190057B2 (ja) * 1990-07-02 2001-07-16 株式会社東芝 複合集積回路装置
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
DE69830883T2 (de) * 1997-03-10 2006-04-20 Seiko Epson Corp. Halbleiterbauelement und mit diesem Bauelement bestückte Leiterplatte
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
EP1116180B1 (de) * 1998-09-03 2002-10-02 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Verfahren zur kontaktierung eines schaltungschips
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
US6501663B1 (en) * 2000-02-28 2002-12-31 Hewlett Packard Company Three-dimensional interconnect system
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020080484A (ko) * 2000-03-15 2002-10-23 띤 필름 일렉트로닉스 에이에스에이 스택 내의 수직의 전기적 상호 접속
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200610080A (en) 2006-03-16
KR20060051105A (ko) 2006-05-19
US20060049527A1 (en) 2006-03-09
JP2006303408A (ja) 2006-11-02
EP1635387A1 (en) 2006-03-15

Similar Documents

Publication Publication Date Title
KR100203030B1 (ko) 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막
KR100734708B1 (ko) 전자 장치
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US6780673B2 (en) Method of forming a semiconductor device package using a plate layer surrounding contact pads
US9258899B2 (en) Method of fabricating a wiring board
US5925931A (en) Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer
KR100419813B1 (ko) 반도체 장치 및 그 제조 방법
KR100754557B1 (ko) 전자 장치의 제조 방법
JP4389471B2 (ja) 電子回路の接続構造とその接続方法
CN101897013B (zh) 互连结构及其制造方法
US6958527B2 (en) Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same
WO2000077843A1 (en) Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2008545263A (ja) パッケージ、部分組立品、及びその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US20030089868A1 (en) Semiconductor device manufacturing method and semiconductor device
US20070013064A1 (en) Semiconductor device and electronic apparatus
US7768140B2 (en) Semiconductor device
JP2009516369A (ja) チップアセンブリ及びそのチップアセンブリの製造方法
JP3394696B2 (ja) 半導体装置及びその製造方法
CN100385657C (zh) 电子装置及其制造方法
JP5006026B2 (ja) 半導体装置
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
US20220301996A1 (en) Spacers formed on a substrate with etched micro-springs
JP3733077B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050908

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061026

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070626

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070626

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
FPAY Annual fee payment

Payment date: 20100625

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20100625

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee