KR100726301B1 - 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼 - Google Patents

Abstract

본 발명의 단결정 실리콘 웨이퍼는 그 후면이 산화물로 실드되어 있지 않고 실질적으로 화학적 기상 증착 처리에 의해 도입된 헤일로를 포함하지 않으며, 그 전면 상에 에피택셜 실리콘층을 갖고, 상기 에피택셜층은 웨이퍼의 중심축으로부터 웨이퍼의 원주 에지쪽으로 외부 방사상으로 연장하는 축방향 대칭 영역으로 특징지어지며, 상기 축방향 대칭 영역의 비저항은 실질적으로 균일하고, 그 반경은 적어도 웨이퍼의 반경 길이의 80% 정도이다.

단결정 실리콘 웨이퍼, 에피택셜층, 화학적 기상 증착, 포토리소그래피, 헤일로

Description

자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼{EPITAXIAL SILICON WAFER FREE FROM AUTODOPING AND BACKSIDE HALO}

본 발명은 일반적으로 반도체 재료 기판의 준비에 관한 것이며, 특히 전자 부품의 제조시 사용되는 실리콘 웨이퍼에 관련된 것이다. 보다 구체적으로, 본 발명은 자동도핑(autodoping)을 억제하고 후면(back surface)에 헤일로(halo)를 포함하지 않는 에피택셜 실리콘층을 포함하는 실리콘 단결정 웨이퍼에 관련된 것이다.

초크랄스키(Czochralski) 방법으로 성장시키는 실리콘 단결정 제조에 있어서는, 먼저 도펀트를 첨가하거나 첨가하지 않은 채로 다결정 실리콘을 석영 도가니(quartz crucible)내에서 용해시킨다. 다결정 실리콘이 용해되고 온도 평형을 찾으면, 시드(seed) 결정을 그 용액에 담근 뒤, 석영 도가니가 회전하면서 단결정 실리콘 잉곳(ingot)을 형성하도록 시드 결정을 인상한다. 그 다음 실리콘 단결정 잉곳은 개별 실리콘 웨이퍼로 슬라이스되고, 래핑(lapping)/그라인딩(grinding), 에칭(etching), 폴리싱(polishing)을 포함하는 몇가지 처리 단계를 거친 후 전면(front surface)이 거울 광택을 갖는 최종 실리콘 웨이퍼가 된다. 전면을 폴리싱하는 것 외에도, 많은 소자 공정에서는 후면도 거울 광택을 갖도록 폴리싱할 것을 요구한다(이러한 웨이퍼를 흔히 "양면 폴리싱된(duble-side polished)" 웨이퍼라고 한다). 소자 공정을 위한 최종 웨이퍼를 준비하기 위하여, 에피택셜 증착 과정과 같은 CVD(chemical vapor deposition) 과정을 거쳐 에피택셜층에 직접 소자를 만들 수 있도록 상기 웨이퍼 표면에 약 0.1㎛ 내지 200㎛ 두께의 실리콘 박막을 성장시킨다. 종래의 에피택셜 증착 과정은 미국 특허 번호 제5,904,769호 및 제5,769,942호에 개시되어 있다.

에피택셜 증착 과정은 일반적으로 두 단계로 이루어 진다. 제1 단계에서는 실리콘 웨이퍼를 증착 챔버에 로드하여 서셉터(susceptor) 위로 하강시킨 후에, 약 1150℃의 온도에서 웨이퍼 표면에 수소 또는 수소/염화 수소 산 혼합물과 같은 세정 가스(cleaning gas)를 가하여 "프리베이크(pre-bake)"하고 실리콘 웨이퍼 전면을 세정함으로써, 그 표면 상의 모든 네이티브 옥사이드를 제거하여 표면에 연속적이고 고르게 에피택셜 실리콘층이 성장하도록 한다. 에피택셜 증착 과정의 제2 단계에서는, 약 800℃ 혹은 그 이상의 온도에서 웨이퍼 표면에 실란(silane)이나 트리크롤로실란(trichlorosilane)과 같은 실리콘 기상 소스를 가해서 그 표면에 실리콘층을 증착하고 에피택셜 성장시키는 것이다. 에피택셜 증착의 두 단계 동안 실리콘 웨이퍼는 에피택셜 증착 챔버 내에서 서셉터에 의해 지지되는데, 일반적으로 그 과정 동안 서셉터는 회전하면서 에피택셜층이 고르게 성장하는 것을 보장한다. 서셉터는 대개 고순도의 흑연(graphite)으로 구성되며, 흑연을 완전히 덮는 실리콘 카바이드 층을 가지므로, 고온 처리 동안 흑연으로부터 주변으로 방출되는 철 등의 불순물의 양을 감소시킨다. 에피택셜 성장 과정에 사용되는 종래의 서셉터는 본 기술분야에서 널리 알려져 있으며 미국 특허 번호 제4,322,592호, 제4,496,609호, 제5,200,157호 및 제5,242,501호에 기술되어 있다.

로딩 공정 동안, 웨이퍼가 통상의 서셉터 상으로 하강하여 웨이퍼가 의도되지 않은 위치(예를 들어, 부분적으로 리세스(recess)된 "포켓" 외부)의 서셉터 상으로 미끄러져 플로팅된 경우에, 가스는 서셉터와 웨이퍼 사이에 트랩될 수 있다. 이는 불균일한 에피택셜 성장을 초래할 수 있다. 또한, 프리베이크 단계 동안, 소량의 수소와 같은 세정 가스가 웨이퍼와 서셉터 사이의 웨이퍼 에지 주위로 방출되어, 웨이퍼와 서셉터 사이의 공간으로 흘러들 수 있다. 웨이퍼 후면이 (전형적으로 약 3000Å 내지 5500Å 두께의) 산화물층으로 밀봉되어 있다면, 방출된 수소는 층 내에 핀홀(pinhole)을 생성하거나 산화물층을 완전히 제거할 정도로 산화물층과 충분히 반응하지는 않을 것이다. 많은 소자 제조자들이 바라는 바와 같이 후면이 에칭되거나 폴리싱된 표면이고, (통상적으로 약 15Å 내지 약 30Å의 두께의) 얇은 자연 산화물층(native oxide layer)을 갖는다면, 통상적으로 수소 또는 수소/염산 혼합물은 후면의 외측 에지 근처의 자연 산화물층을 완전히 제거하는데, 여기서 에칭이 웨이퍼의 외측 에지로부터 내측으로 이동함에 따라 세정 가스는 웨이퍼 주위로 방출되어 자연 산화물층에 핀홀 개구(opening)들을 생상하고, 실리콘 표면을 노출시킬 것이다. 통상적으로 이 핀홀 개구들은 웨이퍼의 주변 에지의 내측의 환형 영역(annular region)에 형성된다.

에피택셜 증착 공정 동안, 소스 가스를 함유한 소량의 실리콘이 웨이퍼와 서셉터 사이의 웨이퍼 에지 주위로 방출되어, 웨이퍼와 서셉터 사이의 공간으로 흘러들 수 있다. 웨이퍼의 후면이 산화물로 밀봉되었다면, 핵 형성과 실리콘 막의 성장은 거의 억제된다. 자연 산화물층이 세정 가스에 의해 완전히 에칭된 영역에서는, 매끄럽고 연속적인 실리콘층이 성장될 것이다. 그러나, 세정 가스가 자연 산화물층을 완전히 제거하지 않은 영역에서는, 자연 산화물층 내의 핀홀들이 실리콘 웨이퍼를 노출시키고, 에픽텍셜 증착 동안 소스 가스를 포함한 실리콘이 핀홀 내에 증착되어 웨이퍼 후면에 불균일한 실리콘막이 생성되도록 한다. 따라서, 자연 산화물층만을 포함하는 에칭 및 폴리상된 후면을 갖는 웨이퍼에 대해, 프리베이크 단계 동안 자연 산화물층 내에 생성된 핀홀들은 후면상에 불연속적인 실리콘 성장을 야기할 수 있는데, 이러한 불연속적인 실리콘 성장은 밝은 불빛 아래 흐리게(hazy) 보인다. 웨이퍼의 후면상의 이러한 흐림이나 "헤일로(halo)"는 직경이 약 0.5㎛이고 높이가 약 10㎚인 실리콘 성장물이나 범프로 구성된다. 이러한 실리콘 범프들은 빛을 산란하여 흐림을 유발하고, 디바이스 프로세싱 동안 웨이퍼의 후면을 관찰하는 머신 비젼과 광 파이로메트리 시스템(optical pyrometry systems)을 간섭할 수 있으므로 바람직하지 않은 것으로 여겨진다. 특히 양면 폴리싱 웨이퍼의 반사성 광택 후면상의 헤일로는 밝은 빛 아래 육안으로 그리고 레이저 표면 스캐너로 관찰 가능하다 (도 12a 참조). 반면에, 단면 폴리싱된 웨이퍼의 상대적으로 거친 후면은 반사광의 산란을 상당 정도 분산시켜 헤일로의 관찰이 어렵다.

에피택셜 실리콘층의 고온 성장 동안 일어나는 또 다른 문제는 고온의 프리베이크와 에피택셜 성장 단계들 동안 실리콘 웨이퍼의 후면을 통해 붕소나 인과 같은 도펀트 원자들이 방출되는 것이다. 종래의 서셉터에 있어서, 후면으로부터 확산되는 도펀트 분자는 웨이퍼 에지와 서셉터 사이에서 웨이퍼의 전면을 향하여 방출될 수 있다. 이들 도펀트 분자는 성장하는 증착층에 합체되어 이 증착층을 오염시킬 수 있으며, 웨이퍼 에지 근처의 저항 균일성을 저하시킨다. 실리콘 웨이퍼의 후면이 산화 밀봉된 경우, 도펀트 분자는 후면으로부터 거의 확산되지 않을 것이다. 그러나, 에칭 또는 폴리싱된 후면을 갖는 실리콘 웨이퍼에는, 에피택셜 증착 처리 동안 후면으로부터 도펀트 원자가 외부 확산되기 쉬워지는데, 이로 인해 전면의 원치않는 자동도핑이 발생하게 된다.

후면 헤일로 및 자동도핑을 제거하기 위한 시도로서 몇몇 방법들이 제안되었다. 후면 헤일로를 제거하기 위해 나카무라(Nakamura)(일본의 무심사 특허 출원 번호 JP11-16844)는, 웨이퍼가 에피택셜 반응기에 로드되기 전 10일까지 후면의 수소 플로오르화물 스트립 및/또는 고온 수소 어닐링 단계를 수행하는 것에 대해 개시하였다. 이 처리에는 증착 공정의 복잡성과 비용을 크게 증가시키는 부가적인 처리 단계가 포함되어 있다. 디톤(Deaton) 등(미국 특허 제5,960,555호)은, 퍼지(purge) 가스 흐름을 웨이퍼의 에지로 향하게 하기 위해 웨이퍼 에지를 따라 빌트 인 채널을 갖는 서셉터를 사용함으로써, 전면 반응성 소스 가스가 웨이퍼 후면으로 방출되는 것을 방지하는 방법을 개시하였다. 이 처리에서는 기존의 에피택셜 증착 챔버에 대한 실질적인 변경을 필요로 하며, 증가된 퍼지 가스 흐름을 이용하는데, 이로 인해 퍼지 가스가 전면에 흘러 소스 가스와 혼합되어 결과적인 에피택셜막을 저하시키게 된다.

자동도핑을 감소시키기 위해, 호시(Hoshi)(일본의 무심사 특허 출원 번호 JP11-87250)는 서셉터의 에지에 대한 진공 서킹(sucking)을 이용하여 서셉터의 에지 상의 붕소 도펀트를 제거하여 자동도핑을 방지하는 구성에 대해 개시하였다. 이 처리는 웨이퍼 에지 균일성 및 두께에 영향을 미칠 수도 있으며 기존의 에피택셜 증착 시스템에 대한 실질적인 변경을 필요로 할 수도 있다. 나카무라(일본의 무심사 특허 출원 JP10-223545)는, 외부 확산된 도펀트 분자가 슬롯을 통해 배기구로 배출되도록 서셉터의 에지상에 슬롯들을 갖는 변경된 서셉터에 대해 개시하였다. 이 방법에서는 상당한 양의 증착 가스가 웨이퍼의 후면 아래로 제거되도록 하는데, 이는 배기 시스템의 때이른 부식 및 안전성 문제 뿐만 아니라 이전에 논의되었던 헤일로 효과를 야기할 수도 있다.

따라서, 현재까지는, 실리콘 웨이퍼의 후면상의 헤일로 효과 및 에피택셜 증착 공정 동안 후면으로부터 확산되는 도펀트와 관련된 자동도핑 문제를 제어하는 만족할 만한 방법이 존재하지 않았다. 그러므로, 헤일로 효과 및 에피택셜 공정 동안의 실리콘 웨이퍼의 전면의 원하지 않는 자동도핑 문제를 해결하기 위한 간단하고 경제적인 방안에 대한 필요성이 반도체 산업 분야에 존재한다.

따라서, 본 발명의 목적중 하나는, (a) 가스-상(gas-phase)의 자동도핑에 의해 실질적으로 영향받지 않는 에피택셜 표면을 가지며, (b) 헤일로가 없는 후면을 갖는 단결정 실리콘 웨이퍼를 제공하는 것이다.

따라서, 간단히 말하면, 본 발명은, 중심축을 갖는 실리콘 웨이퍼 기판, 중심축에 대해 통상적으로 수직인 전면 및 후면, 원주 에지 및 중심축으로부터 웨이퍼의 원주 에지로 연장하는 반경을 포함하는 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼의 후면은 산화물 밀봉(seal)을 포함하지 않고, 화학 기상 증착으로 유도된 헤일로를 포함하지 않는다. 또한, 실리콘 웨이퍼 기판은 p형 또는 n형 도펀트 원자를 포함한다. 단결정 실리콘 웨이퍼는, 실리콘 웨이퍼 기판의 전면상에 에피택셜 실리콘층을 더 포함한다. 에피택셜 실리콘층은, 중심축으로부터 저항이 실질적으로 균일한 원주 에지를 향해 외부로 방사상으로 확장하는 축대칭 영역에 의해 특징지워진다. 축대칭 영역의 반경은 기판 반경 길이의 적어도 80%이다. 또한, 에피택셜 실리콘층은 p형 또는 n형 도펀트 원자도 포함한다.

본 발명은 또한, 화학 기상 증착 챔버내에서 실리콘 웨이퍼 기판상에 에피택셜 실리콘층을 성장시키는 공정에 관한 것이다. 이 공정은, 실리콘 웨이퍼 기판의 전면 및 실리콘 웨이퍼 기판의 실질적인 전체 후면을 세정 가스에 접촉시켜, 실리콘 웨이퍼 기판의 전면 및 후면에서 산화물층을 제거하는 단계를 포함한다. 산화물층이 제거된 후에는, 에피택셜층이 실리콘 웨이퍼 기판상의 전면에 성장된다. 에피택셜층의 성장중에는, 퍼지 가스가 화학 기상 증착 챔버내로 도입되어, 에피택셜 실리콘층 내에 포함된, 실리콘 웨이퍼 기판의 후면으로부터 외부로 확산되는 도펀트 원자수를 감소시킨다.

본 발명은 또한, 화학 기상 증착 공정을 통한 에피택셜 실리콘층의 성장중에 실리콘 웨이퍼를 지지하는 장치에 관한 것이다. 이 장치는, 실리콘 웨이퍼를 지지하도록 크기 및 구성이 결정된 서셉터를 포함한다. 서셉터는, 대체로 실리콘 웨이퍼와 평행으로 대향이고, 약 0.2 개구/㎠ 내지 4 개구/㎠사이의 개구 밀도를 갖는 표면을 갖는다. 이 개구는, 실리콘 웨이퍼의 후면과의 유체 접촉을 위해 표면을 통해 유체가 흐르도록 한다.

또한, 본 발명은, 전면 및 후면을 갖는 실리콘 웨이퍼 기판상에 에피택셜 실리콘층을 성장시키는 에피택셜 증착 공정에 사용되는 장치에 관한 것이다. 이 장치는, 챔버, 실리콘 웨이퍼 기판을 지지하는 웨이퍼 지지 장치 및 웨이퍼 지지 장치 및 실리콘 웨이퍼 기판을 지지하는 회전 수단을 포함한다. 웨이퍼 지지 장치는 실리콘 웨이퍼 기판의 전면 및 실리콘 웨이퍼 기판의 실질적인 전체 후면과 유체 접촉을 허용한다. 이 장치는 또한, 가열 소자, 세정 가스, 소스 가스 및 퍼지 가스가 장치내로 도입되도록 하는 가스 주입구 및 전술한 가스들이 장치 외부로 방출되도록 하는 가스 방출구를 포함한다.

본 발명의 다른 목적 및 특징들이 다음에서 부분적으로 명백하게 설명된다.

도 1은 본 발명에 따라 시작 재료로 사용될 수 있는 단결정 실리콘 웨이퍼의 구조를 나타내는 도면.

도 2는 도 3의 26-26 라인의 면을 따라 취한 본 발명의 웨이퍼 지지 장치의 실시예의 단면도.

도 3은 본 발명의 웨이퍼 지지 장치의 실시예의 평면도.

도 4는 도 3의 26-26 라인의 면을 따라 취한 단면도에서 본 발명의 웨이퍼 지지 장치의 실시예를 나타내는 에피택셜 반응 챔버.

도 5는 본 발명의 웨이퍼 지지 장치의 일 실시예의 단면도.

도 6은 본 발명의 웨이퍼 지지 장치의 일 실시예의 단면도.

도 7은 웨이퍼 지지 장치의 일 실시예를 나타내는 본 발명의 에피택셜 반응 챔버.

도 8은 웨이퍼 지지 장치의 일 실시예를 나타내는 본 발명의 에피택셜 반응 챔버.

도 9는 웨이퍼 지지 장치의 일 실시예를 나타내는 본 발명의 에피택셜 반응 챔버.

도 10은 웨이퍼 지지 장치의 일 실시예를 나타내는 본 발명의 에피택셜 반응 챔버.

도 11은 본 발명 및 종래 기술에 따라 성장시킨 실리콘 웨이퍼 상에 증착된 에피택셜층의 저항 프로파일을 비교한 그래프.

도 12는 에피택셜 웨이퍼의 후면 상의 헤일로의 정도를 비교한 2개의 헤이즈 맵(haze maps)으로서, 도 12a는 종래 기술을 이용하여 에피택시를 행한 후 후면 밀봉을 하지 않은 웨이퍼의 맵이고, 도 12b는 본 발명에 따라 에피택시를 행한 후 후면 밀봉을 한 웨이퍼의 맵임.

도 13은 에피택셜 웨이퍼의 전면의 나노토포그래피를 비교하는 표면 나노토포그래피 맵으로서, 도 13a는 종래의 서셉터를 이용하여 생산된 웨이퍼의 맵이고, 도 13b는 천공 서셉터를 이용하여 생산된 웨이퍼의 맵임.

도 14는 본 발명의 바람직한 실시예에 따라 준비될 수 있는 웨이퍼의 산소 침전 프로파일.

도 15는 반응기 안에 웨이퍼를 배치하기 위해 EPI CENTURA

반응기(Applied Materials, Santa Clara, CA)에 이용되는 메카니즘의 개략도로서, 서셉터는 샤프트(105)를 지지하고, 웨이퍼 리프트 샤프트(107)는 교환 위치에 있음.

도 16은 반응기 안에 웨이퍼를 배치하기 위해 EPI CENTURA

반응기에 이용되는 메카니즘의 개략도로서, 서셉터는 샤프트(105)를 지지하고, 웨이퍼 리프트 샤프트(107)는 홈 위치에 있음.

도 17은 반응기 안에 웨이퍼를 배치하기 위해 EPI CENTURA

반응기에 이용되는 메카니즘의 개략도로서, 서셉터는 샤프트(105)를 지지하고, 웨이퍼 리프트 샤프트(107)는 프로세스 위치에 있음.

도 18은 EPI CENTURA

반응기 내에 웨이퍼를 배치하기 위하여 상기 반응기에서 사용되는 매커니즘의 개략도이다. 이 도면은 웨이퍼 내의 결정 격자 공극 프로파일(crystal lattice vacancy profile)에 영향을 미치기 위하여 본 발명에 따라서 웨이퍼를 급속 냉각할 때의 서셉터 지지축(susceptor support shaft)(105) 및 웨이퍼 리프트 축(107)의 바람직한 위치를 나타냄.

도 19는 도 15의 EPI CENTURA

반응기 내에 웨이퍼를 배치하기 위하여 상기 반응기에서 사용되는 매커니즘의 상면도.

대응하는 참조 부호는 전 도면에 걸쳐서 대응하는 부분을 나타낸다.

본 발명서는, 전면 상에 증착되어 실질적으로 자동도핑을 포함하지 않는 에피택셜 실리콘층을 갖는 전면과 산화물 밀봉 및 헤일로(oxide seal and halo)를 포함하지 않는 후면을 포함하는 단결정 실리콘 웨이퍼가 개발되었다.

A. 실리콘 웨이퍼 기판

본 발명의 시작 재료는 초크랄스키 결정 성장 방법의 종래 변형예 중 어느 하나에 따라서 성장된 단결정 잉곳(single crystal ingot)으로부터 슬라이스된 단결정 실리콘 웨이퍼 기판인 것이 바람직하다. 만일 산소를 포함하지 않는 웨이퍼 기판이 소망된다면, 출발 재료는 플로트-존(float-zone) 결정 성장 방법의 종래 변형예 중 어느 하나에 따라서 성장된 단결정 잉곳으로부터 슬라이스되는 것이 바람직하다. 표준적인 실리콘 슬라이싱, 래핑(lapping), 에칭 및 폴리싱 기술과 더불어 단결정 잉곳을 성장시키는 것은 당 기술 분야에 잘 알려져 있으며, 예를 들면, F. Shimura의 Semiconductor Silicon Crystal Technology (Academic Press, 1989), 및 Silicon Chemical Etching (J. Grabmaier, ed., Springer-Verlag, New York, 1982)에 개시되어 있다.

도 1을 참조하면, 단결정 실리콘 웨이퍼(1)는 바람직하게는 중심축(8), 이 중심축에 대하여 일반적으로 수직인 전면(3)과 후면(5)을 갖는 웨이퍼 기판(4)과, 상기 전면과 후면 사이의 가상 중앙면(7), 상기 전면(3)과 후면(5)을 연결하는 주변 에지(2) 및 상기 중심축으로부터 상기 주변 에지(2)로 연장하는 반경(9)을 포함한다. 상기 후면은 산화물 밀봉을 포함하지 않는다. 주의할 것은, 실리콘 웨이퍼는 전형적으로 얼마간의 전체 두께 변화(TTV : total thickness variation), 휨(warp)과 굽음(bow)이 있기 때문에, 전면 상의 모든 점과 후면 상의 모든 점간의 중심점은 정확하게 평면 안에 있지 않을 수도 있다는 것이다. 그러나, 실제로는, 상기 전체 두께 변화, 휨, 굽음은 통상적으로 경미하여 근사하게는 상기 중심점들이 전면과 후면 사이에 대략 등거리에 있는 가상 중앙면에 있다고 말할 수 있다.

웨이퍼는 다양한 소망의 특성을 갖도록 하나 이상의 도펀트를 함유할 수 있다. 예를 들면, 웨이퍼는 P형 웨이퍼(즉, 붕소, 알루미늄, 갈륨 및 인듐과 같은 주기표의 3족으로부터의 원소(대개는 붕소)로 도핑된 웨이퍼)이거나 또는 N형 웨이퍼(즉, 인, 비소, 안티몬과 같은 주기표의 5족으로부터의 원소(대개는 인)로 도핑된 웨이퍼)일 수 있다. 바람직하게는, 웨이퍼는 약 100 Ω-㎝ 내지 약 0.005 Ω-㎝의 저항율을 갖는 P형 웨이퍼이다. 붕소 도핑된 실리콘에 있어서는, 전술한 저항율 값은 각각 약 1.33×10¹⁴ atoms/㎤ 내지 약 2×10¹⁹ atoms/㎤의 도펀트 농도에 대응한다. 특히 바람직한 실시예에서는, 웨이퍼는 약 20 Ω-㎝ 내지 약 1 Ω-㎝의 저항율을 갖는 P형 웨이퍼이다(일반적으로 P^--실리콘이라 함). 다른 특히 바람직한 실시예에서는, 웨이퍼는 약 0.01 Ω-㎝ 내지 약 0.005 Ω-㎝의 저항율을 갖는 P형 웨이퍼이다(일반적으로 P⁺⁺-실리콘이라 함). 다른 특히 바람직한 실시예에서는, 웨이퍼는 약 0.03 Ω-㎝ 내지 약 0.01 Ω-㎝의 저항율을 갖는 P형 웨이퍼이다(일반적으로 P⁺-실리콘이라 함).

초크랄스키 방법을 이용하여 준비된 웨이퍼는 전형적으로 약 5×10¹⁷ atoms/㎤ 내지 약 9×10¹⁷ atoms/㎤의 산소 농도를 가지며(환언하면, 약 10ppm 내지 약 18ppm 즉, 웨이퍼 내의 1,000,000개의 총 원자수에 대해 약 10개 내지 약 18개의 산소 원자수임)(ASTM 표준 F-121-80), 보다 일반적으로는, 약 6×10¹⁷ atoms/㎤ 내지 약 8.5×10¹⁷ atoms/㎤의 산소 농도를 갖는다(즉, 약 12 ppm 내지 약 17 ppm).

B. 에피택셜 실리콘층

본 발명에 따라 준비된 단결정 실리콘 웨이퍼는 그 위에 에피택셜 실리콘층이 증착된 표면으로 구성된다. 에피택셜층은 전체 웨이퍼 상에 증착될 수도 있고, 또는 그 대신, 웨이퍼의 일부 위에만 증착될 수도 있다. 도 1에 따르면, 에피택셜층(10)은 웨이퍼의 전면(front surface; 3)에 증착되고, 보다 바람직하게는 웨이퍼 전면(3) 전체에 증착된다. 웨이퍼의 어떤 부분에 에피택셜층이 증착되는 것이 바람직한지의 여부는 웨이퍼의 사용 용도에 의존할 것이다. 대부분의 응용에서, 웨이퍼의 어떤 부분에 대한 에피택셜층의 존재 또는 비존재는 중요하지 않다.

초크랄스키 방법에 의해 준비된 잉곳으로부터 슬라이스된 단결정 실리콘 웨이퍼는 그 표면들 상에 종종 COP(crystal originated pits)들을 갖는다. 그러나, 집적 회로 제작용으로 사용된 웨이퍼는 반드시 COP를 포함하지 않도록 구성된 표면을 갖도록 일반적으로 요구된다. 본래 COP를 포함하지 않는 표면을 갖는 웨이퍼는 웨이퍼의 표면에 에피택셜 실리콘층을 증착함으로써 준비될 수 있다. 그러한 에피택셜층은 COP들을 채우고, 궁극적으로 평탄한 웨이퍼 표면을 생산한다. 이는 최근 과학적 연구에 있어 토픽이 되어 왔다. Schmolke 등의 The Electrochem. Soc. Proc., vol. PV98-1, p. 855 (1998)과, Hirofumi 등의 Jpn. J. Appl. Phys. vol. 36, p. 2565 (1997)을 참조한다. 통상적으로, 웨이퍼 표면 상의 COPs는 최소한 약 0.1㎛의 에피택셜 실리콘 막 두께를 사용함으로써 제거된다. 바람직하게, 에피택셜층은 최소한 약 0.1㎛ 및 약 2㎛ 미만의 두께를 갖는다. 보다 바람직하게, 에피택셜층은 약 0.25㎛ 내지 약 1㎛의 두께를 갖고, 가장 바람직하게는 0.5㎛ 내지 1㎛의 두께를 갖는다.

COP들을 제거하는 것 이외에 의도적으로 에피택셜층을 사용하는 경우에, 에피택셜층의 두께는 COP들을 제거하기 위해 사용될 때의 바람직한 두께보다 더 크도록 요구된다. 예를 들어, COP들을 제거하기 위한 것 외에 웨이퍼 표면에 전기적 특성을 부여하기 위해 에피택셜층을 사용한다면, 에피택셜층의 두께는 약 200㎛에 이를 수도 있다. 통상적으로, 전기적 특성을 부여하기 위해 증착된 에피택셜층의 두께는 약 1㎛ 내지 약 100㎛이고, 바람직하게는 약 2㎛ 내지 약 30㎛이다. 보다 바람직하게, 부가적인 원하는 효과는 최소 두께(예컨대, 약 3㎛)에서 달성된다.

에피택셜층의 두께는 균일한 것이 바람직하다. 웨이퍼 전체 표면에 걸친 두께의 균일성은 타겟 두께의 약 1% 내지 약 5%보다 작은 것이 바람직하다. 따라서, 타겟 두께가 약 3㎛인 경우, 전체 웨이퍼 표면에 대한 두께 편차(variation)는 약 30nm 내지 약 150nm보다 작은 것이 바람직하다. 보다 바람직하게는, 전체 웨이펴 표면에 대한 두께 편차는 약 30㎚ 내지 약 100㎚보다 작은 것이다. 에피택셜층의 두께는 통상적으로 웨이퍼 표면에 걸쳐 여러 지점에서 FTIR(Fourier Transform Infra-Red spectrometry)를 사용하여 특정된다. 예를 들어, FTIR은 웨이퍼 중심 근처의 에피택셜층의 두께 및 원주 가장자리 근처 4 지점(예컨대, 약 90°떨어진 원주 가장자리에서 약 5-10㎜ 안쪽 지점들)에서의 에피택셜층 두께를 측정하는데 사용될 수 있다.

본 발명의 웨이퍼를 특징짓는 제2 방법은, 일반적으로 "나노토포그래피(nanotopography)"라고 칭해지는 웨이퍼의 표면 높이 편차(variation)로, 이는 국부화된 표면 영역 상에서의 두께 편차이다 (예를 들어 0.5㎜ ×0.5㎜, 2㎜ ×2㎜, 또는 10㎜ ×10㎜ 크기를 갖는 가상의 정사각형으로 웨이퍼 표면을 분할함). 나노토포그래피는 주로 랩핑, 에칭 및 폴리싱과 같은 웨이퍼 가공으로 인한 것이지만, 에피택셜층 두께의 편차도 그 중요한 원인이 된다. 포토리소그래피의 임계 최소 배선폭이 감소할수록, 실리콘 웨이퍼는 보다 엄격한 나노토포그래피 표준을 만족시켜야만 한다 (현재, 해당 기술 분야의 임계 최소 배선폭은 약 0.15㎛ 내지 약 0.18㎛임). 에피택셜층의 나노토포그래피에서의 편차는, 대부분 에피택셜 증착 공정 동안 웨이퍼를 불균일하게 가열함으로써 야기된 웨이퍼 내의 열 경사에 기인한다. 불균일한 가열의 중요한 요인은 서셉터 내의 비교적 큰 리프트 핀홀인데, 이는 리프트 핀홀의 바로 위에 있는 웨이퍼 영역이 주변 재료와는 다른 온도로 가열되게 하기 때문이다. 또한, 리프트 핀을 구성하는 재료(예를 들어, 흑연, 실리콘 카바이드 및 석영 등)도, 리프트 핀 바로 위의 웨이퍼 영역이 다른 온도로 가열되게 하는 원인이 된다. 온도 차이로 인해 에피택셜층이 상이한 속도로 성장하게 되고, 그 결과 일반적으로 핀마크(pinmark)라고 알려진 국부화된 두께 편차(예를 들면, 40㎚, 60㎚ 또는 그 이상)가 나타난다.

본 발명의 일 실시예에서, 0.5㎜ ×0.5㎜ 영역의 나노토포그래피는 에피택셜층의 타겟 두께의 약 1％ 미만인 것이 바람직하고, 타겟 두께의 약 0.7％ 미만이면 더 바람직하며, 타겟 두께의 약 0.3％ 미만이면 더더욱 바람직하다. 따라서, 3㎛ 에피택셜층에 대하여, 0.5㎜ ×0.5㎜ 영역의 나노토포그래피는 약 30㎚ 미만인 것이 바람직하고, 약 20㎚ 미만이면 더 바람직며, 약 10㎚ 미만이면 더더욱 바람직하다. 본 발명의 다른 실시예에서, 2㎜ ×2㎜ 영역의 나노토포그래피는 에피택셜층의 타겟 두께의 약 1％ 미만인 것이 바람직하고, 타겟 두께의 약 0.7％ 미만이면 더 바람직하며, 타겟 두께의 약 0.3％ 미만이면 더더욱 바람직하다. 본 발명의 또 다른 실시예에서, 10㎜ ×10㎜ 영역의 나노토포그래피는 에피택셜층의 타겟 두께의 약 3％ 미만인 것이 바람직하다.

C. 에피택셜 성장 공정

전술한 바와 같이, 에칭된 후면을 갖는 단면 폴리싱 웨이퍼와 양면 폴리싱 웨이퍼는 전면 및 후면에 자연 산화물층을 갖는다. 본 발명에 따르면, 에피택셜 증착 공정은, 전면에 에피택셜층을 증착하기 전에 웨이퍼의 전면 및 실질적으로 전체 후면으로부터 자연 산화물층을 제거하는 공정을 포함한다. 실리콘 산화층의 제거는, 본질적으로 산화체를 포함하지 않는 분위기(산화체를 전혀 포함하지 않는 분위기가 가장 좋음) 내에서 실리콘 산화층이 제거될 때까지 웨이퍼의 표면을 가열하는 것에 의해 행해지는 것이 바람직하다. 특히 바람직한 실시예에서, 웨이퍼의 표면은 적어도 약 1100℃ 온도까지 가열되며, 적어도 약 1150℃ 온도까지 가열되면 더 바람직하다. 이와 같은 가열은, 웨이퍼의 전면 전체 및 실질적으로 전체 후면을, 희가스(noble gas)(예를 들어 He, Ne 또는 Ar), H₂, HF 가스, HCl 가스 또는 그들의 조합을 포함하는 세정 가스에 노출시킨 채로 행해지는 것이 바람직하다. 세정 가스는 본질적으로 H₂로 이루어지는 것이 더 바람직하다. N₂를 함유하는 분위기도 이용될 수 있긴 하지만, 이들은 표면 상에 질화물을 형성하여 그에 후속하는 에피택셜 증착에 영향을 줄 수 있으므로, 그다지 바람직하지 않다는 점에 유의해야 한다. 세정 가스의 유속은 전형적으로 약 1 ℓ/min 내지 약 50 ℓ/min이며, 적어도 10초 동안은 약 10 ℓ/min 내지 약 20 ℓ/min인 것이 바람직하다.

자연 산화물층을 제거하기 위해 웨이퍼의 후면을 세정 가스에 노출시킴으로써 자연 산화물층 내의 핀홀로부터 기인하는 헤일로 효과를 실질적으로 감소시키거나 제거시킨다. 환언하면, 에피택셜 실리콘층을 성장시키기 전에 자연 산화물을 제거하는 것은 웨이퍼 검사용의 밝은 조명에 의한 검사 또는 레이저 표면 스캐너의 검사를 받을 때 헤일로가 사람 눈에 띄지 않게 되는 웨이퍼 후면을 얻게 한다.

자연 산화물층의 제거 전에 또는 제거 동안에 본 웨이퍼는 양호하게는 슬립(slip)을 야기하지 않는 비율로 가열된다. 보다 구체적으로, 웨이퍼가 급속히 가열되면 열 경사가 생겨서 웨이퍼 내의 서로 다른 평면들이 서로에 대해 시프트하도록(즉, 어긋나도록) 하는 데에 충분한 내부 스트레스가 발생하게 된다. 약 750℃ 내지 약 800℃ 이하에서는 웨이퍼의 급속 가열이 슬립의 중요한 원인이 되지 않지만, 약 800-900℃ 사이에서부터 약 1150-1200℃ 사이에서까지는 웨이퍼의 급속 가열이 슬립을 야기할 수 있다. 저농도 도핑된 웨이퍼(예로, 붕소로 도핑되고 약 1 Ω-cm 에서 약 100 Ω-cm까지의 저항율을 갖는 웨이퍼)가 특히 슬립에 민감하다는 점이 발견되었다. 이 문제를 회피하기 위해 웨이퍼는 바람직하게는 약 20 ℃/sec 내지 약 35℃/sec의 평균 속도로 약 800-900℃ 에서부터 실리콘 산화물 제거 온도까지 가열된다.

웨이퍼의 전면 및 후면으로부터 자연 산화물층을 제거한 것에 뒤이어, 세정 가스의 흐름이 단절되고 반응기 챔버의 온도는 약 600℃에서 1200℃ 사이, 양호하게는 적어도 약 1100℃, 더 양호하게는 적어도 약 1150℃ 사이가 되도록 조절된다. 그후 웨이퍼의 전면은 에피택셜층을 전면 표면에 증착하기 위해 소스 가스를 함유한 실리콘과 접촉된다. 바람직하게는 이 표면은 자연 산화물이 제거된 후에 약 30 초 이내의 시간 동안에, 더 바람직하게는 자연 산화물이 제거된 후에 약 20초 이내의 시간 동안에, 가장 바람직하게는 자연 산화물이 제거된 후에 약 10 초 이내의 시간 동안에 소스 가스와 접촉된다. 실리콘 산화물 층의 제거 후에 약 10 초 동안 실리콘 증착을 개시하기 위해 대기함으로써 웨이퍼의 온도가 안정화되고 균일하게 된다.

에피택셜 증착은 바람직하게는 화학적 기상 증착(chemical vapor deposition)에 의해 실행된다. 일반적으로, 화학적 기상 증착은 웨이퍼의 표면을 에피택셜 증착 반응기, 예로 EPI CENTURA

반응기(산타클라라, 캘리포니아 소재 어플라이드 머티리얼사가 제작) 내의 실리콘을 포함하는 분위기에 노출시키는 것과 관련된다. 본 발명의 바람직한 실시예에 있어서, 웨이퍼의 표면은 실리콘을 포함하는 휘발성 가스(예로, SiCl₄, SiHCl₃, SiH₂Cl₂, SiH₃Cl, SiH₄ )를 함유한 분위기에 노출된다. 분위기는 또한 바람직하게는 수송 가스(예로 H₂)를 포함한다. 일 실시예에서, 에피택셜 증착동안의 실리콘의 소스는 SiH₂Cl₂, 또는 SiH₄ 이다. SiH₂Cl₂ 가 사용된다면 증착 동안의 반응기 압력은 양호하게는 약 500 내지 약 760 토르(torr)인 것이 바람직하다. 반면에 SiH₄가 사용된다면 반응기 압력은 약 100토르인 것이 바람직하다. 가장 바람직하게는 증착 동안의 실리콘 소스는 SiHCl₃이다. 이는 다른 소스보다 훨씬 저렴한 가격에 제공될 수 있다. 또한 SiHCl₃ 를 이용한 에피택셜 증착은 분위기압에서 실행될 수 있다. 이는 어떤 진공 펌프도 요구되지 않고, 반응기 챔버도 붕괴를 방지하기 위한 견고한 구조를 갖지 않아도 된다는 점에서 유리하다. 또한, 안전 문제도 거의 제기되지 않고 반응기로의 공기 누설 가능성도 감소된다.

에피택셜 증착 동안에 웨이퍼 표면의 온도는, 실리콘을 포함한 분위기가 웨이퍼 표면 상으로 다결정 실리콘을 증착시키는 것을 방지하기에 충분한 온도로 유지된다. 일반적으로, 이 기간 동안의 표면의 온도는 적어도 900℃이다. 더 바람직하게는 표면의 온도는 약 1050℃ 내지 약 1150℃ 까지의 온도로 유지되는 것이다. 가장 바람직하게는 표면의 온도가 실리콘 산화물 제거 온도로 유지되는 것이다.

에피택셜층의 성장 속도는, 증착이 분위기압하에서 수행되는 경우, 대략 3.5㎛/min 내지 4.0㎛/min이 되는 것이 바람직하다. 이러한 성장은 예를 들어, 대략 1050℃ 내지 1150℃의 온도에서 대략 1 liter/min 내지 대략 20 liters/min의 유속으로 대략 2.5 mole% SiHCl₃와 대략 97.5 mole% H₂로 이루어지는 분위기 (atmosphere)를 이용하여 달성될 수도 있다.

의도적인 웨이퍼의 사용으로 인해 에피택셜층이 도펀트를 포함할 것이 요구된다면, 실리콘을 포함하는 분위기는 도펀트를 함유하는 것이 바람직하다. 예를 들어, 에피택셜층이 붕소를 함유하는 것이 바람직한 경우가 가끔 있다. 이러한 층은 예를 들어, 증착을 수행하는 동안 분위기 중에 B₂H₆를 포함시킴으로써 형성될 수도 있다. 원하는 특성 (예를 들어, 비저항)을 얻는데 요구되는 분위기압내 B₂H₆의 몰분율(mole fraction)은, 몇몇 요인, 예를 들어, 에피택셜 증착 동안 특정 기판으로부터 확산되는 붕소의 양과, 오염 물질로서 반응기와 기판에 존재하는 P형 도펀트 및 N형 도펀트의 양과, 반응기 압력 및 온도와 같은 요인에 좌우될 것이다. 웨이퍼 기판과 마찬가지로, 에피택셜층내 도펀트의 농도는 넓은 범위의 비저항을 발생시키도록 제어될 수도 있다. 예를 들어, 대략 10Ω-cm의 비저항을 갖는 에피택셜층을 획득하는데 대략 1125℃의 온도와 대략 1 atm의 압력에서 대략 0.03 ppm의 B₂H₆(예를 들어, 전체 가스의 1,000,000 몰 당 대략 0.03 mole의 B₂H₆)를 함유하고 있는 분위기가 사용되고 있다.

실리콘 웨이퍼의 전면이 소스 가스를 함유하고 있는 실리콘과 접촉함과 동시에, 퍼지 가스가 CVD 챔버에 도입되어, 웨이퍼의 전면에서 성장한 에피택셜층에 통합된 웨이퍼 후면으로부터의 외부 확산 도펀트 원자들의 수를 감소시키게 된다. 퍼지 가스는 질소, 아르곤, 수소, 트리크롤로실란과 같은 실리콘을 포함하는 가스, 또는 이들의 혼합 가스를 포함할 수 있다. 예를 들어, ASM에 의해 제조되는 Epsilon

에피택셜 반응기를 사용하는 경우, 퍼지 가스는 에피택셜 증착 가스(예를 들어, 트리크롤로실란과 수소의 혼합물)와 동일한 조성을 갖는 것이 바람직하다. 통상적으로, 퍼지 가스의 흐름은 대략 1 liter/min 내지 대략 50 liters/min 사이이며, 대략 10 liters/min 내지 대략 20 liters/min 사이가 바람직하다.

실질적으로 웨이퍼의 전체 후면은 퍼지 가스에 노출되고, 후면으로부터의 외부 확산 원자들은 전면으로부터 멀어지는 방향을 향하게 되므로 감소 또는 제거되며, 에피택셜층에서의 원자들은 기판의 주변 에지 부근의 환형 영역에서 증착된다. 따라서, 에피택셜층의 비저항은 자동도핑에 의해서는 실질적으로 영향받지 않는 상태를 유지하는데, 자동도핑으로 인한 비저항의 감소는 대략 10% 미만이며, 바람직하게는 5% 미만, 보다 바람직하게는 2% 미만이 된다. 도 1을 참조하면, 자동도핑에 의해 실질적으로 영향받지 않는 에피택셜층(10)의 영역은, 기판(9)의 반경의 적어도 대략 80%의 반경(11)을 갖는, 주변 에지(2)를 향해 중앙축(8)으로부터 방사상으로 외측으로 연장되는 축 대칭 영역(6)으로 특정할 수 있다. 바람직하게는, 축 대칭 영역(11)의 반경은 기판(9)의 반경의 적어도 대략 85%, 90%, 95% 또는 100% 이다.

일단 원하는 두께의 에피택셜층이 형성되면, 실리콘을 포함하고 있는 분위기는 희가스, H₂ 또는 그 조합으로 반응 챔버로부터 퍼지되며, 보다 바람직하게는 H₂ 만으로 퍼지된다. 그 후, 웨이퍼는 손상을 가하지 않고도 취급할 수 있는 온도 (통상 800 - 900℃ 이지만, 일부 몇몇 장치는 거의 900℃ 이상의 온도에서 웨이퍼를 취급할 수도 있음)로 냉각되며 그후 에피택셜 증착 반응기로부터 제거된다.

D. 에피택셜 증착 반응기(Epitaxial Deposition Reactor)

상술한 바와 같이, 본 발명의 웨이퍼는 몇가지 개별의 단계들: (a) 웨이퍼의 전면 및 후면 모두로부터 자연 산화층을 제거하는 단계; (b) 웨이퍼의 전면을 실리콘 함유 소스 가스에 노출시켜 웨이퍼의 전면 상에 에피택셜 실리콘층을 성장시키는 단계; 및 (c) 웨이퍼의 후면을 퍼지 가스에 노출시키는 단계을 포함하는 에피택셜 증착 공정에 의해 제조된다. 단일 에피택셜 증착 공정으로 상술한 공정을 달성하기 위하여, 본 발명의 에피택셜 증착 반응기는 공정 가스의 유동적인 흐름이 웨이퍼의 전면 및 후면에 가해지도록 변형된다.

통상적으로, 에피택셜 증착 반응기는 통상적으로 석영으로 구성된 챔버, 반응기에 공정 가스를 주입하기 위한 가스 주입구, 반응기로부터 공정 가스를 제거하기 위한 가스 방출구, 실리콘 웨이퍼를 가열하기 위한 가열 소자, 웨이퍼를 지지하기 위한 서셉터 및 서셉터 및 웨이퍼를 지지하기 위한 회전 수단을 포함한다. 본 발명에서, 서셉터는 웨이퍼의 전면 그리고 실질적으로 웨이퍼의 전체 후면과 유체가 접하도록 하는 웨이퍼 지지 장치로 대치된다. 웨이퍼의 전면 및 후면과 유체가 접하게 됨으로써 실질적으로 로딩 동안 "플로팅(floating)"되는 것을 제거하는 이점이 존재한다. 또한, 웨이퍼 지지 장치는 에피택셜 증착 공정의 프리베이크 단계에서 활용된 세정 가스가 실질적으로 실리콘 웨이퍼의 전체 후면에 접하도록 하고, 실질적으로 전체 자연 산화물층을 화학적으로 제거하여 에피택셜층의 성장 동안 실리콘 웨이퍼의 후면과 소스 가스가 접할 때 실리콘의 매끄러운 연속층이 성장되고 후면 상의 헤일로 영향이 현저하게 감소 및 제거되도록 한다. 게다가, 웨이퍼 지지 장치는 에피택셜 증착 공정 동안 웨이퍼의 후면으로부터 외부로 확산하는 실리콘 웨이퍼 내에 포함된 도펀트 원자들이 웨이퍼의 전면으로부터 퍼지 가스 흐름에 따라 이동하여 배출되도록 한다. 도펀트 원자들을 외부 확산시키는 배출은, 상당한 양의 도펀트가 웨이퍼와 서셉터 에지 사이에서 확산되고 웨이퍼의 전면과 접촉하는 것을 방지하는데, 도펀트와 웨이퍼 전면의 접촉은 전면의 우너치 않는 자동 도핑을 초래한다.

웨이퍼 지지 장치는 공정 가스, 특히 세정 가스 및 퍼지 가스가 실리콘 웨이퍼 기판의 후면과 접하도록 구성될 수도 있다. 웨이퍼 지지 장치는 예를 들면, 150mm, 200mm 및 300mm 웨이퍼 또는 그 이상의 웨이퍼를 포함하는 임의의 직경의 실리콘 웨이퍼를 수용하도록 크기를 조절할 수 있다. 웨이퍼 지지 장치는 고온 에피택셜 증착 공정 동안 주변 분위기에서 그라파이트(graphite)로부터 배출되는 오염 물질의 양을 감소시키기 위하여, 그라파이트를 피복하는 실리콘 탄화물 또는 글래시 카본(glassy carbon)을 갖는 고순도 그라파이트와 같은 종래의 재료로 구성될 수 있다. 웨이퍼 지지 장치를 구성하는데 이용하는 그라파이트는 통상적으로 적어도 약 99％이며, 보다 바람직하기로는 약 99.9％이며, 가장 바람직하기로는 적어도 약 99.99％ 순도의 그라파이트이다. 또한, 그라파이트는 약 20ppm 이하의 금속, 특히 철, 몰리브덴, 구리 및 니켈을 포함하는 것이 바람직하며, 보다 바람직하게는 약 5 ppm 이하의 금속, 특히 철, 몰리브덴, 구리 및 니켈을 포함한다. 그라파이트를 피복하는 실리콘 탄화물 또는 글래시 카본 코팅은 약 75 ㎛ 내지 약 150 ㎛의 두께를 가지며, 바람직하게는 약 100 ㎛ 내지 약 125 ㎛이다. 그라파이트와 유사하게, 실리콘 탄화물 또는 글래시 카본 코팅은 약 20 ppm 이하인 전체 금속 농도를 가져야 하며, 바람직하기로는 약 5 ppm 이하이다.

본 발명의 에피택셜 증착 반응기는 추가적인 장치를 포함하여 웨이퍼의 품질을 향상시키고 처리량을 개선할 수 있다. 예를 들면, 에지 링은 실리콘 웨이퍼 및/또는 웨이퍼 지지 장치의 주변 바깥쪽에 위치하여 이들과 웨이퍼 표면이 접촉되기 전에 웨이퍼의 에지를 절연하고/또는 챔버내로 유입되는 공정 가스를 예열함으로써 웨이퍼 전체의 온도 균일성을 향상시킨다. 또한, 반응기가 소스 가스 흐름 및 퍼지 가스 흐름을 포함하는 실리콘의 분리를 향상시키는 챔버 분할기(chamber divider)를 포함함으로써 증착 공정의 효율을 증가시킨다. 서셉터와 유사하게, 에지 링 및 챔버 분할기들은 통상적으로 실리콘 탄화물 또는 글래시 카본으로 코팅된 그라파이트로 구성된다.

E. 관통 서셉터(Perforated Susceptor)

1. 웨이퍼가 내부 환형 선반 상에 위치하는 관통 서셉터

특정 구성 또는 실시예에 있어서는, 웨이퍼 지지 장치로서 관통 서셉터를 사용한다. 도 2는 관통 서셉터(12)의 단면도를 나타낸다. 이 관통 서셉터(12)는 내부 환형 선반(annular ledge;13)을 포함하여, 전면(3) 및 후면(5)을 갖는 실리콘 웨이퍼 기판(4)을 지지하도록 구성된다. 관통 서셉터(12)는 다수의 홀 또는 개구(15, 16, 17, 18, 19, 20, 21 및 22)를 갖는 다공성의 표면(14)을 갖는다. 후측 로봇 처리(backside robotic handling) 방식의 단일 웨이퍼 반응기(예컨대, 어플라이드 머티리얼사의 CENTURA

반응기)에 사용되는 관통 서셉터에서도 리프트 핀홀(23, 24 및 25; 미도시, 도 3 참조)을 필요로한다. 이와 대조적으로, ASM사의 단일 웨이퍼 Epsilon

반응기 또는 수동 로딩 방식의 배럴(barrel) 반응기에 사용되는 관통 서셉터에서는 리프트 핀홀이 필요하지 않다. 여기서, 개구 및 홀이라 함은 다공성의 표면(14)에 있는 열린 통로를 지칭하며, 양자는 동일한 것을 지칭하는데 사용된다. 개구들을 갖는 다공성 표면(14)은 실리콘 웨이퍼 기판(4)의 바로 아래에 위치한다. 또한, "다수의" 홀이라 함은 2개 또는 그 이상의 홀을 의미한다. 홀(15, 16, 17, 18, 19, 20, 21 및 22)은 코팅이 도포되기 전에 관통 서셉터(12)에 구멍을 뚫어 형성된다. 에피택셜 증착 공정의 프리베이크 단계 동안, 홀(15, 16, 17, 18, 19, 20, 21 및 22)을 통해 세정 가스가 실질적으로 실리콘 웨이퍼 기판(4)의 후면(5) 전체와 접촉하여 세정 가스와 반응하도록 하여, 실리콘 웨이퍼 기판(4)의 후면(5) 상에 존재하고 있는 산화물을 제거한다. 세정 가스가 실리콘 웨이퍼 기판(4)과 서셉터(12) 사이에서 방출되게 되므로, 서셉터(12)의 내부의 환형 선반(13)과 접촉하는 실리콘 웨이퍼 기판(4)의 후면(5) 부분도 세정 가스에 의해 실질적으로 에칭되어, 결과적으로 후면 상에 존재하고 있는 산화물층이 실질적으로 완전히 제거되게 된다. 이와 같이, 에피택셜 성장 공정 동안에 웨이퍼와 서셉터 사이에서 방출되어 후면(5)과 접촉하게 되는 소스 가스가 실리콘 웨이퍼 상에서 서서히 연속하여 성장함에 따라, 후면(5) 상에 존재하는 산화물이 제거됨으로써 실리콘 웨이퍼의 후면에서의 헤일로 영향을 현저하게 저감 또는 제어할 수 있다. 또한, 홀(15, 16, 17, 18, 19, 20, 21 및 22)은 애피택셜 증착 공정의 에피택셜 증착 단계 및 고온 세정 단계 동안 실리콘 웨이퍼 기판(4)의 후면(5)으로부터 외부 확산된 도펀트 원자가, 홀을 통하여 세정 가스 또는 수소 흐름으로 흘러 들어가 실리콘 웨이퍼 기판(4)의 전면(3)을 이탈하여 배출 시스템으로 배출시킨다. 따라서, 에피택셜 증착 공정 동안에 전면에서의 자동도핑(autodoping)을 현저하게 저감할 수 있다.

도 3은 다수의 홀을 갖는 다공성 표면(14) 및 내부의 환형 선반(13)을 갖는 관통 서셉터(12)의 평면도를 나타낸다. 후측 웨이퍼 처리 방식의 반응기에 사용되는 관통 서셉터의 경우에도, 관통 서셉터(12) 아래의 리프트 핀(도시되지 않음)을 사용하여 에피택셜 증착 공정 동안이나 공정 이후에 실리콘 웨이퍼를 관통 서셉터(12) 상으로 인상시키거나 서셉터(12)로부터 하강시키기 위하여, 다공성 표면(14) 상에 웨이퍼 리프트 핀홀(23, 24 및 25)을 형성할 필요가 있다. 관통 서셉터(12)의 테두리에는 에지 링(도 4; 27)이 둘러져 있어, 실리콘 웨이퍼에서의 온도를 일정하게 유지시킨다. 통상, 에지 링(27)의 직경은 관통 서셉터(12)의 직경에 비해 대략 4 내지 10㎝ 더 크다.

실리콘 웨이퍼의 바로 아래에 위치하는 관통 서셉터의 다공성 표면에 있는 홀의 직경은, 서셉터 내에 홀이 형성된 후에 실리콘 카바이드 또는 유리제 카본 코팅이 서셉터에 도포되는 경우에, 도포된 실리콘 카바이드 또는 유리제 카본 코팅이 홀을 실질적으로 폐쇄 또는 차단하여 그를 통한 유체의 흐름을 방해하지 않을 정도의 크기를 갖는 것이 바람직하다. 본 기술분야의 당업자라면, 일반적으로 홀로 통칭되는 개구의 형태는 사각형, 슬롯형, 마름모형 또는 유체의 흐름이 가능한 임의의 형태를 가질 수 있음을 알 수 있을 것이다. 바람직하게는 개구가 대략 0.1㎜와 대략 3㎜ 사이의 폭을 가지고, 더 바람직하게는 대략 0.1㎜와 대략 1㎜ 사이의 폭을 가지며, 가장 바람직하게는 대략 0.5㎜와 대략 1㎜ 사이의 폭을 가진다. 개구의 폭은 개구의 두 코너간의 가장 짧은 거리 또는 개구가 원인 경우에 개구의 직경으로 정의된다. 홀은 관통 서셉터상에 위치하여 에피택셜 증착 공정의 프리베이크 단계 동안 이용되는 세정 가스가 실리콘 웨이퍼의 전체 후면에 실질적으로 접촉하여 에칭하게 한다. 대략 0.5㎜와 대략 4㎝ 사이의 간격으로 관통 서셉터의 홀을 이격시키는 것, 보다 바람직하게는 대략 2㎜와 대략 2㎝ 사이의 간격으로, 가장 바람직하게는 대략 6㎜와 대략 1.5㎝ 사이의 간격으로 이격시킴으로써, 세정 가스가 실리콘 웨이퍼의 전체 후면에 실질적으로 접촉하여, 모든 본래의 산화물을 후면으로부터 실질적으로 에칭할 수 있다. 서셉터의 관통된 표면에서의 오픈 영역(open area)의 전체 백분율은 관통된 표면의 전체 표면 영역의 대략 0.5%에서 대략 4% 사이이며, 보다 바람직하게는 관통된 표면의 전체 표면 영역의 대략 1%에서 대략 3% 사이이다. 바람직하게는 관통된 표면의 전체 표면 영역은 대략 0.2 홀/㎠에서 대략 4홀/㎠ 사이의 밀도를 가지고, 보다 바람직하게는 0.8홀/㎠에서 1.75홀/㎠ 사이의 밀도를 가진다. 여기서 사용되는 밀도는 균일 밀도 또는 불균일 밀도를 의미한다.

일반적으로 관통 서셉터에서의 홀은 실리콘 카바이드 또는 글래시 카본 코팅이 실리콘 웨이퍼의 후면으로 홀을 통한 유동성 흐름을 제한하지 않을 만큼 실제적으로 작은 직경을 가지는 것이 바람직하다. 서셉터에서의 홀이 너무 크게 드릴링되면, 후면에서의 국지적인 온도 불균일에 의해 야기되는 웨이퍼의 전면에서의 나노토포그래피 문제점이 발생할 수 있다. 관통 서셉터에서의 큰 직경의 홀은 실리콘 웨이퍼의 아래에 위치한 가열 램프에 의한 후면의 직접 조사(irradiation)를 통하여 실리콘 웨이퍼의 후면에 핫 스폿(hot spot) 또는 콜드 스폿(cold spot)의 발생을 야기할 수 있다. 이러한 핫 또는 콜드 스폿은 실리콘 웨이퍼의 전면을 가로지르며 형성되는 온도 증감을 야기하고, 실리콘 웨이퍼의 전면 상에 불균일 에피택셜 실리콘 성장을 야기할 수 있다. 에피택셜층의 불균일 성장은 웨이퍼 질을 상당히 격감시킨다. 가열 램프에 의한 후면의 직접 주사 및 전면의 불균일 에피택셜 성장으로 인해 가스가 서셉터를 관통하여 후면을 접촉하도록 야기하는 핫 또는 콜드 스폿이 형성되는 가능성을 더욱 줄이고, 외부로 확산된(out-diffusing) 도펀트 원자가 후면으로부터 떨어져 나가도록 관통 서셉터의 홀은 경사진 각도로 서셉터에 드릴링(drill)될 수 있다. 핫 또는 콜드 스폿의 형성에 대한 잠재성 및 홀을 통한 웨이퍼의 직접 조사에 의한 실리콘 웨이퍼의 온도 증감의 발생을 더 감소시키고, 리프트 핀홀에 의한 임의의 핫 또는 콜드 스폿을 감소시키거나 제거하기 위해서, 실리콘 웨이퍼 위 또는 아래의 가열 램프의 램프 전력비는 램프로부터의 균형적인 가열이 이루어지도록 조정 및 튜닝될 수 있다.

도 4에는 본 발명의 관통 서셉터(12)를 이용하는 에피택셜 성장 공정 동안에 사용되는 에피택셜 반응 챔버(30)가 도시되어 있다. 관통 서셉터(12)는 회전가능한 지지대(31 및 32)에 부착되고 크기가 조절되어, 에피택셜 증착 공정 동안에 내부 환형 선반(13) 상의 실리콘 웨이퍼 기판(4)을 지지하도록 구성된다. 실리콘 웨이퍼 기판(4)은 관통 서셉터(12)의 다공성 표면에서 홀(15, 16, 17, 18, 19, 20, 21 및 22)과 이격된 관계로 존재한다. 리프트 핀홀(23)은 리프트 핀(도시되지 않음)이 관통 서셉터(12)의 다공성 표면(14)을 통해 실리콘 웨이퍼 기판에 액세스하도록 하여, 실리콘 웨이퍼 기판(4)이 에피택셜 증착 공정 전에 또한 그 후에 관통 서셉터상으로 및 관통 서셉터에서 떨어지도록 리프팅될 수 있다. 또한, 에피택셜 증착 챔버(30)는 에피택셜 증착 공정 동안의 가열을 위해 관통 서셉터(12) 상하에 위치된 가열 램프 어레이(33 및 34)를 포함한다. 가스 주입구(35, 36)는 에피택셜 증착 공정의 프리베이크 단계 동안에 세정 가스를 도입케 하여, 그 세정 가스가 실리콘 웨이퍼 기판(4)의 상방과 하방으로 도입되어, 실리콘 웨이퍼 기판(4)의 전면(3)과 후면(5)에서의 자연 산화물의 제거를 향상시킨다. 에피택셜 성장 단계 동안에, 가스 주입구(35)는 실리콘 웨이퍼 기판(4)의 상방을 흐르게 되는 실리콘 함유 소스 가스를 도입하고, 가스 주입구(36)는 실리콘 웨이퍼 기판(4)의 하방을 흐르게 되는 수소 또는 불활성 가스를 도입하여, 실리콘 웨이퍼 기판(4)의 후면(5)을 플러시(flush)하고 전면으로부터 외부 확산 도펀트 원자를 제거하게 된다. 도 4에 도시된 바와 같이, 에피택셜 증착 챔버내로 주입된 가스는 웨이퍼 실리콘의 전면과 후면에 평행하게 흐르는 것이 바람직하다(즉, 평행 흐름 패턴; 하지만, 반드시 요구되는 것은 아님). 이러한, 흐름 패턴으로 인해, 주입 가스가 전면에 접촉되고, 서셉터 표면의 구멍을 통하여 서셉터를 투과하여, 웨이퍼의 후면에 접촉하게 된다. 가스가 실리콘 표면에 수직이 아닌 평행으로 흐르기 때문에, 실리콘 웨이퍼가 웨이퍼 에지와 환형 선반의 에지 사이에 분출하는 가스에 의해 환형 선반으로부터 분리되고 변형될 가능성이 크게 감소 또는 제거된다. 가스 주입구(35, 36)로부터 챔버(30)로 도입된 가스는 배출구(37)를 통해 에피택셜 증착 챔버(30)로부터 제거된다.

관통 서셉터내의 구멍에 의해, 세정 가스는 세정 단계 동안에 그 관통 서셉터를 통과하여 실리콘 웨이퍼의 후면 전체에 실질적으로 접촉하게 되어, 후면 상에 존재하는 어떠한 자연 산화물이라도 그 세정 가스에 의해 제게될 것이다. 이러한 후면으로부터 자연 산화물의 제거에 의해, 에피택셜층의 성장 동안에 소스 가스에 접해 있는 실리콘 웨이퍼의 후면의 어느 부분에서도 평탄하고 연속적인 에피택셜 실리콘층이 성장할 수 있게 되며, 이로 인해 후면 사이의 어떠한 헤일로의 형성이라도 실질적으로 제거할 수 있게 된다. 또한, 관통 서셉터의 구멍에 의해, 불활성 가스 또는 수소가 웨이퍼의 후면에 접촉하게 되어, 세정 단계와 에피택셜 성장 단계 동안에 후면으로부터 외부 확산하는 도펀트 원자가 실리콘 웨이퍼로부터 배출부로 제거되도록 하여, 웨이퍼 전면에서의 자동도핑의 가능성을 감소시키게 된다.

2. 웨이퍼가 다공성 표면 상에 놓여 있는 관통 서셉터

본 발명의 대체 실시예에 있어서, 관통 서셉터는 도 4에 도시된 바와 같이 웨이퍼가 다공성 표면에 직접 놓여 있어 내부 환형 선반이 없도록 크기 조절 및 구성될 수 있다. 도 5에는, 실리콘 웨이퍼가 다공성 표면의 바로 위에 놓여 있는 관통 서셉터의 단면이 도시되어 있다. 실리콘 웨이퍼 기판(4)의 후면(5)은 관통 서셉터(40)의 다공성 표면의 바로 위에 놓여 있다. 웨이퍼 기판(4)의 후면(5)이 다공성 표면(41)과 직접 접촉되어 있지만, 관통 서셉터(40)의 아래로 흐르는 가스는 홀(42, 43, 44, 45, 46, 47, 48 및 49)을 통해 다공성 표면(41)을 통과하여, 웨이퍼 기판(4)의 후면(5) 전체에 실질적으로 접할 수 있다.

3. 웨이퍼가 오목한 다공성 표면 상에 놓여 있는 관통 서셉터

본 발명의 다른 대체 실시예에 있어서, 관통 서셉터는 도 5에 도시된 바와 같이 좀더 변형되어 있는데, 다공성 표면이 접시 형상으로 구성되어 있어, 실리콘 웨이퍼의 외부 에지만이 관통 서셉터에 접촉하도록 되어 있다. 도 6에는, 실리콘 웨이퍼가 서셉터(50)의 다공성 표면(51)의 바로 위에 놓여 있는 관통 서셉터(50)의 단면이 도시되어 있다. 실리콘 웨이퍼 기판(4)의 후면(5)은 관통 서셉터(50)의 다공성 표면(51)의 바로 위에 놓여 있다. 다공성 표면(51)은 접시와 유사한 형상이어서, 실리콘 웨이퍼 기판(4)의 외부 에지(2)가 다공성 표면(51)과 직접 접촉하고, 웨이퍼 기판(4)의 후면(5)의 나머지 부분은 다공성 표면(51)과는 직접 접촉하지 않도록 되어 있다. 사용 중에, 구멍(52, 53, 54, 55, 56, 57 및 58)은, 유체가 이를 통하여 웨이퍼 기판의 후면으로 흐르도록 하게 한다.

당업자라면, 본 발명의 관통 서셉터가 그 이용된 서셉터의 형상에 불구하고 배럴형, 팬케익형, 미니 배치(batch)형 반응기를 포함한 여러 종류의 반응기에 이용될 수 있다는 점을 인식할 것이다.

F. 연장된 리프트 핀을 갖는 서셉터

도 7을 참조하면, 본 발명의 대체 실시예에 있어서, 웨이퍼 지지 장치는 종래의 서셉터일 수도 있는데, 이 서셉터에서는 적어도 3개의 리프트 핀(61 내지 63)이, 전체 에피택셜 증착 공정 동안(즉, 프리베이크와 에픽택셜 성장 동안) 그 연장된 또는 업 위치에 남아 있다. 서셉터(60) 상방으로 실리콘 웨이퍼를 상승시킴으로써, 프리베이크 동안에 에피택셜 증착 챔버(30) 내로 도입된 세정 가스가 웨이퍼 기판(4)의 후면(5)과 접촉하여 자연 산화물층이 웨이퍼 기판(4)의 후면(5)로부터 제거되어, 화학적 기상 증착에서 야기되는 헤일로의 형성을 방지하게 한다. 유사하게, 에피택셜 실리콘층의 성장 동안 에피택셜 증착 챔버(30) 내에 유입되는 퍼지 가스는 후면(5)으로부터 방출된 도펀트 전자를 전면(3)으로부터 멀어지는 방향으로 유도하여 에피택셜 실리콘층의 자동도핑을 방지할 수 있다.

G. 개방 웨이퍼 지지 장치

본 발명의 대안적인 실시예에서, 웨이퍼의 전체 후면을 히터 소자로부터의 직접적인 방사에 실질적으로 노출시키는 방식으로 웨이퍼가 지지된다(즉, 개방 웨이퍼 지지 장치). 에피택셜 증착 챔버에서의 개방 웨이퍼 지지 장치의 사용은 특정 응용에 따라 바람직할 수 있다. 예를 들어, 개방 웨이퍼 지지는 웨이퍼가 보다 빨리 소정의 증착 온도에 도달하도록 하여 생산량을 증가시킬 수 있다. 또한, 개방 웨이퍼 지지 장치는 보다 균일한 에피택셜층을 가능(즉, 감소된 나노토포그래피)하게 하는 관통 서셉터보다 웨이퍼가 더 균일하게 가열되도록 할 수 있다.

1. 핀 지지

개방 지지 장치의 일 실시예는 회전가능한 지지부로부터 연장되는 적어도 세개의 핀을 포함하는데, 이들 핀은 Steag

SHS3000 급속 열처리기에서 사용되는 장치와 유사한 에피택셜 성장 공정 동안 웨이퍼를 지지하기 위해 웨이퍼의 주변 에지로부터 안쪽 방향으로 웨이퍼 후면에 접촉한다. 도 8을 참조하면, 본 발명의 핀 지지부를 이용한, 에피택셜 성장 공정 동안 사용하기 위한 에피택셜 반응 챔버(30)가 도시되어 있다. 세개의 핀(70, 71 및 72)은 회전가능 지지부(74)에 부착되어 에피택셜 증착 공정 동안 실리콘 웨이퍼 기판(4)을 지지하도록 크기가 조절되고, 구성된다. 또한, 에피택셜 증착 챔버(30)는 에피택셜 증착 공정 동안의 가열을 위해 웨이퍼 기판(4) 위 및 아래 각각에 위치하는 가열 램프 어레이(33 및 34)를 포함한다. 가스 주입구(35 및 36)는 세정 가스가 실리콘 웨이퍼 기판 위 및 아래로 유입되도록 에피택셜 증착 공정의 프리베이크 단계 동안 세정 가스의 유입을 가능하게 하여 실리콘 웨이퍼 기판(4)의 전면(3) 및 후면(5)의 자연 산화 제거를 향상시킨다. 에피택셜 성장 단계 동안, 가스 주입구(35)는 웨이퍼 기판(4) 위에 흐르는 실리콘 함유 소스 가스를 유입시키고, 가스 주입구(36)는 웨이퍼 기판(4) 아래로 수소 또는 불활성 가스를 유입시켜 실리콘 웨이퍼 기판(4)의 후면(5)에 흘려서 전면(3)으로부터 멀어지는 방향으로 외부 확산된 도펀트 원자를 운반한다. 에피택셜 증착 챔버(30)는 또한 챔버 분할기(75 및 76)를 포함하여 퍼지 가스로부터 증착 가스의 분리를 향상시킨다. 또한, 에피택셜 증착 챔버(30)는 지지부(78 및 79) 상에 에지 링(77)을 포함하여 웨이퍼 표면에 걸쳐 온도 균일성을 향상시킨다.

2. 링 지지부

도 9를 참조하면, 대안적인 실시예에서, 웨이퍼 지지 장치는 어플라이드 머티어리얼사로부터 제조된 CENTURA

급속 열처리기에 사용되는 것과 유사한 링 지지부(80)이다. 이제 도 10을 참조하면, 링 지지부(90)는 바람직하게 웨이퍼 기판(4)을 지지하기 위한 내부 환형 선반(91)과, 웨이퍼의 주변 에지를 격리하고 반응 가스를 미리 가열하여 미끄럼을 방지하기 위한 에지 링으로서 충분한 역할을 하는 외부 환형 스텝(92)을 포함한다.

H. 본 발명의 에피택셜 성장 공정의 유효성

본 발명의 단결정 웨이퍼를 생산하기 위해 본 발명의 방법 및 장치의 유효성을 평가하는 몇몇 실험이 행해졌다. 예를 들어, 통상적인 서셉터 및 관통 서셉터를 이용하여 약 0.005Ω-cm 내지 약 0.01Ω-cm까지의 저항을 갖는 200mm 직경의 보론-도핑 웨이퍼 기판 상에 약 2.75㎛ 두께의 에피택셜층이 증착되었다. 도 11을 참조하면, 후면 산화 밀봉을 갖는 웨이퍼가 웨이퍼 표면에 걸쳐 실질적으로 균일한 저항을 가진다는 것을 알 수 있다. 마찬가지로, 후면 산화 밀봉 없이 웨이퍼 상의 관통 서셉터를 이용하여 증착된 에피택셜층은 웨이퍼 표면에 걸쳐 실질적으로 균일한 저항을 가진다. 그러나, 후면 산화 밀봉 없이 표준 서셉터를 이용하여 웨이퍼 상에 증착된 에피택셜층은 웨이퍼 표면에 걸쳐 불균일 저항을 갖는데, 표면 위치의 함수로서 "W"자 형태의 저항 형태는, 허용가능 임계치 이내로 저항을 유지하도록 하기 위한, 주변 에지 근방의 자동도핑을 보상하는 온도 및 가스 흐름과 같은 가변가능한 공정의 조작에 대부분 기인한다. 이러한 조작이 없으면, 중심에서 주변 에지로부터 약 10mm까지는 저항이 실질적으로 균일하고, 마지막 10mm에서는 자동도핑이 발생하여 저항이 실질적으로 감소한다. 예를 들어, 원주 가장자리의 안쪽으로 10㎜에서의 에피택셜층의 저항은 약 10내지 약 20퍼센트 감소할 수 있고, 또는 기판과 에피택셜층의 저항 차이에 따라 약 50퍼센트 또는 그 이상 감소할 수 있다.

도 12a를 참조하면, Tencor

SPI 헤이즈 맵은, 종래의 서셉터를 사용하여 후면 산화물 밀봉이 없는 웨이퍼 상에 에피택셜 실리콘층을 증착함으로써 생기는 후면 헤일로의 위치를 명백히 나타낸다. 이와 대조적으로, 도 12b는 후면 산화물 밀봉을 사용하지 않고 본 발명의 관통 서셉터를 사용하여 헤일로를 제거하는 것을 나타낸다.

도 13a를 참조하면, ADE

CR-83 SQM 나노토포그래피 맵은 종래의 서셉터를 사용하여 약 60㎚의 나노토포그래피를 갖는 리프트 핀홀 바로 위에 에피택셜층이 생성되는 것을 명백히 나타낸다. 이와 대조적으로, 도 13b는 본 발명의 관통 서셉터를 사용하여 약 20㎚보다 작은 리프트 핀홀 위의 에피택셜층의 나노토포그래피를 실질적으로 감소시키는 것을 나타낸다.

다양한 홀 크기, 공간 및 밀도를 가진 관통 서셉터의 3가지 실시예들은 에피택셜 증착 공정 동안 직경 200㎜의 실리콘 웨이퍼를 지지하도록 조절된다. 각 실시예는 약 95밀리미터의 반경을 갖는 원통형 패턴의 홀을 형성하기 위해 바닥을 통해 수직으로 뚫린 거의 등거리의 홀을 갖는다. 홀의 크기 및 개수는 다음과 같이 변화된다: 관통 서셉터 A는 약 1.32㎜의 직경을 갖는 274개의 홀(홀 밀도 약 0.95 holes/㎠)들을 포함하고; 관통 서셉터 B는 약 1.32㎜의 직경을 갖는 548개의 홀(홀 밀도 약 1.95 holes/㎠)들을 포함하며; 관통 서셉터 C는 약 1.02㎜의 직경을 갖는 274개의 홀(홀 밀도 약 0.95 holes/㎠)들을 포함한다. 또한 각 실시예는 서셉터의 중심에서 거의 90㎜ 떨어지고 약 120˚이격되어 관통된 약 8㎜의 직경을 갖는 3개의 리프트 핀홀들을 갖는다.

실리콘 에피택셜층을 갖는 많은 실리콘 웨이퍼들은 상기의 관통 서셉터를 사용하여 생성된다. 각 웨이퍼들은 후면 헤일로 및 전면 상의 자동도핑을 포함하지 않는다. 최근의 결과는 상이한 홀 밀도들 사이에서 헤일로 또는 자동도핑에 관한 장점이 존재하지 않는다는 것을 보여준다. 그러나, 더 작은 직경의 홀을 갖는 서셉터 C를 사용하여 생성된 웨이퍼 상에서 에피택셜 실리콘 웨이퍼 표면 상의 감소된 나노토포그래피가 관측된다. 특히, 서셉터 A 및 B를 사용하여 성장된 약 3㎛ 두께의 에피택셜층을 갖는 웨이퍼는 표면 상에서 약 20㎚의 홀을 초과하는 나노토포그래피를 나타내고, 서셉터 C를 사용하여 생성된 웨이퍼들은 약 10㎚ 또는 이보다 작은 나노토포그래피를 나타낸다.

Ⅰ. 진성 게터링 단결정 실리콘 웨이퍼

상기에 설명한 바와같이, 초크랄스키 방법을 사용하여 준비된 웨이퍼는 일반적으로 약 10 내지 약 18ppm의 산소 농도를 갖는다. 게다가, 약 750℃ 내지 약 350℃의 범위에 이르는 실리콘의 융점(예를 들어, 약 1410℃)으로부터의 단결정 실리콘 잉곳의 냉각 속도에 따라, 산소 침전물 핵형성 중심이 형성될 수 있다. 또한 전자 장치의 제조에 일반적으로 사용되는 열처리 싸이클은, 산소로 과포화된 실리콘 웨이퍼에서 산소의 침전을 야기시킨다. 웨이퍼에서의 이들의 위치에 따라, 침전물은 해로울수도 있고 이익이 될 수도 있다. 웨이퍼의 활성 장치 영역(예를 들어, 표면 근방)에 위치된 산소 침전은 장치의 동작에 손상을 줄 수 있다. 그러나, 웨이퍼의 벌크내에 위치된 산소 침전은 웨이퍼와 접촉할 수 있는 원하지 않는 금속 불순물들을 트랩할 수 있다. 금속을 트랩하기 위한 웨이퍼의 벌크에 위치된 산소 침전의 사용은 보통 내부 또는 진성 게터링("IG")으로 언급된다.

역사적으로, 전자 장비 제조 공정은 IG 효과를 위해 충분한 양의 산소 침전을 갖는 웨이퍼의 밸런스로 산소 침전이 없는 웨이퍼의 표면 근방 영역(보통 "디누드 존(denuded zone)" 또는 "무침전 영역"으로 언급됨)을 갖는 실리콘을 생성하기 위하여 설계되는 일련의 단계들을 포함한다. 예를들어, (a) 적어도 4시간 동안 비활성 기체에서 고온(>1100℃)으로 산소 확산 열 처리, (b) 저온(600 내지 750℃)에서의 산소 침전 핵 형성, 및 (c) 고온(1000 내지 1150℃)에서 산소(SiO₂) 침전물의 성장과 같은 고온-저온-고온 열 시퀀스로 디누드 존이 형성된다. 예를들어, F. Shimura의, Semiconductor Silicon Crystal Technology(Academic Press, Inc., San Diego CA, 1989)(본 명세서에 참조로 인용됨) 361-367쪽을 참조한다.

그러나, 좀더 최근에는, DRAM 제조 공정 등의 진보된 전자 장치 제조 공정들은 고온 공정 단계의 사용을 최소화하기 시작했다. 비록 이들 공정중의 일부는 디누드 존 및 충분한 농도의 벌크 침전물을 생성하기 위하여 많은 고온 공정 단계를 포함하지만, 재료 상의 한계가 너무 엄격하여 상업적으로 실용적인 제품을 만들 수 없다. 다른 현재의 고도로 진보된 전자 장치 제조 공정은 어떤 외부 확산 단계도 포함하지 않는다. 활성 장치 영역내의 산소 침전물과 관련된 문제때문에, 전자 장치 제조자들은 이들의 공정 조건중 웨이퍼 어디에도 산소 침전을 형성할 수 없는 실리콘 웨이퍼를 사용해야만 한다. 그 결과로, IG 포텐셜이 손실된다.

그러나. 본 발명은 웨이퍼 내의 결정 격자 베이컨시(vacancy)들의 템플릿(template)을 형성하게 하고, 웨이퍼가 열처리되는 경우에 산소 침전물의 이상적인 불균일한 깊이 분포가 웨이퍼 내에 형성되도록 한다(모든 목적으로 본 명세서에 포함된 2000, 6, 15에 공개된 WO 00/34999를 참조한다). 일반적으로, 결정 격자 베이컨시들의 템플릿이 형성되는 지에 관한 결정은 웨이퍼 기판의 구성에 부분적으로 기초한다. 특히, 보론은 산소 침전을 향상시키고, 그 결과 대량으로 도핑된 P타입 기판(가령, P⁺ 및 P⁺⁺ 기판)은 일반적으로 템플릿의 형성이 불필요한 충분한 산소 침전을 형성하는 반면, 소량으로 도핑된 P타입 기판(가령, P^- 기판)은 일반적으로 IG 목적용 템플릿의 형성이 요구된다.

도 14는 본 발명에 따라 준비된 웨이퍼를 열처리하여 생성될 수 있는 이러한 산소 침전물을 도시한다. 이러한 특정 실시예에서, (전면(3)에 증착된 에피택셜층을 구비하거나 또는 구비하지 않은) 웨이퍼 기판(4)은 산소 침전물(95)이 없는 영역(93 및 93' : "디누드 존")에 의해 특징지워진다. 이러한 영역은 전면(3) 및 후면(5)으로부터 각각 깊이 t 및 t'까지 연장된다. 바람직하게는, t 및 t'는 각각 약 10 내지 약 100㎛이고, 보다 바람직하게는 약 50 내지 약 100㎛이다. 산소 침전물이 없는 영역(93, 93') 사이에는 산소 침전물의 실질적으로 균일한 농도를 함유하는 영역(94)이 존재한다. 대부분의 애플리케이션에서, 영역(94)에서의 산소 침전물 농도는 적어도 약 5×10⁸ 침전물/cm³이고, 보다 바람직하게는 약 1×10⁹ 침전물/cm³이다. 도 14의 목적은 본 발명의 하나의 실시예만을 예시함으로써 당업자가 본 발명을 이해하는데 도움이 되는 것이라는 것으로 인식되어야 한다. 본 발명은 이 실시예에 제한되지 않는다. 예를 들어, 본 발명은 (2개의 디누드 존(93, 93') 대신에) 디누드 존(93)만을 갖는 웨이퍼를 형성하는데 사용될 수 있다.

결정 격자 베이컨시의 템플릿을 형성하기 위하여, 웨이퍼는 일반적으로 먼저 가열된 후에 적어도 약 10℃/초의 비율로 냉각된다. 웨이퍼를 가열하는 목적은 (a) 웨이퍼 전체에 걸쳐 균일하게 분포되는 결정 격자에서의 셀프 인터스티셜(self-interstitial) 및 베이컨시 쌍(즉, 프렌켈 결함(Frenkel defect))을 형성하고, (b) 웨이퍼에 존재하는 안정화되지 않은 산소 침전물 핵 생성 중심을 분해하는 것이다. 일반적으로, 보다 높은 온도로 가열함으로써 상당수의 프렌켈 결함이 생성되게 된다. 냉각 단계의 목적은 불균일한 결정 격자 베이컨시의 분포를 형성하는 것이며, 상기 베이컨시의 농도는 웨이퍼의 중심 또는 중심 근처에서 최대이며, 웨이퍼의 표면 방향으로 감소된다. 이러한 불균일한 결정 격자 베이컨시의 분포는 웨이퍼의 표면에 인접한 베이컨시의 일부가 냉각 동안 웨이퍼 표면으로 확산됨으로써 소멸(annihilate)되어 웨이퍼 표면에 인접한 베이컨시의 농도가 낮아진다는 점에 의해 유래한다고 믿어진다.

대부분의 애플리케이션에서, 웨이퍼는 바람직하게는 적어도 약 1175℃의 담금질(soak) 온도로 가열된다. 보다 바람직하게는, 웨이퍼는 약 1200 내지 약 1300℃의 담금질 온도로 가열되며, 가장 바람직하게는 약 1225 내지 약 1250℃의 담금질 온도로 가열된다. 웨이퍼의 온도가 목표한 담금질 온도에 도달할 때, 웨이퍼의 온도는 바람직하게는 하나의 시간 주기 동안 담금질 온도로 유지된다. 바람직한 시간 길이는 일반적으로 약 10 내지 약 15초이다. 통상적으로, 현재 상업용으로 이용 가능한 에피택셜 증착 반응기에서, 웨이퍼는 바람직하게는 약 12 내지 약 15초 동안 상기 담금질 온도로 유지된다. 반면에, 통상적으로 현재 상업용으로 이용 가능한 RTA 퍼니스(furnace)에서, 웨이퍼는 바람직하게는 약 10초 동안 상기 담금질 온도로 유지된다.

통상적으로, 웨이퍼는 분위기에 노출되는 동안 가열된다. 본 발명의 하나의 실시예에서, 분위기는 H₂O 및 H₂를 함유하는 산화 분위기이다. 그러나, 보다 바람직하게는, 산화 분위기에서의 산화체는 산소 가스이며, 이것은 적어도 약 300ppm의 농도(1,000,000몰의 전체 가스 당 300몰의 O₂) 분위기로 존재한다. 보다 바람직하게는, 산소 농도는 약 300 내지 약 2000ppm이고, 가장 바람직하게는 약 300 내지 약 500ppm이다. 바람직하게는 산화 분위기의 잔류물은 기본적으로 실리콘 표면 또는 산화체와 반응하지 않는 가스로 구성된다. 보다 바람직하게는, 가스의 잔류물은 기본적으로 희가스 또는 N₂, 보다 바람직하게는 희가스, 가장 바람직하게는 Ar으로 구성된다. 바람직하게는 산화 분위기는 가열 동안 적어도 에피택셜 표면에 노출된다. 보다 바람직하게는, 산화 분위기는 기본적으로 웨이퍼 전체 표면에 노출된다.

본 발명의 다른 실시예에서, 상기 분위기는 기본적으로 산화체를 포함하지 않는다. 에피택셜 반응기(이하에서 기술됨)에서 결정 격자 베이컨시의 템플릿을 형성할 때, 웨이퍼 상에 표면 헤이즈를 형성하는 경향에도 불구하고, 기본적으로 산화체를 포함하지 않는 분위기가 바람직한데, 이는 안정성 고려(폭발 방지), 및 산화체 및 비반응성 클로로실란이 접촉하게 되는 경우 발생되는 입자의 생성 때문이다. 기본적으로 산화체를 포함하는 분위기는 환원 가스(예를 들어, H₂) 및/또는 불활성 가스(예를 들어, He, Ne, Ar, Kr 및 Xe와 같은 희가스)를 포함할 수 있다. 바람직하게는, 상기 분위기는 기본적으로 H₂, Ar 및 그 혼합물로 구성된다.

산화 분위기에서 웨이퍼를 열 처리한 후에, 웨이퍼는 급속 냉각된다. 이 냉각 단계는 편의상 열 처리가 수행되는 분위기와 동일한 분위기에서 수행될 수 있다. 대안으로, 상기 냉각 단계는 웨이퍼 표면과 반응하지 않는 분위기에서 수행되는 것이 바람직하다. 웨이퍼는 적어도 약 10℃/초의 비율로 냉각되는 것이 바람직하다. 웨이퍼는 적어도 약 15℃/초의 비율로 냉각되는 것이 보다 바람직하며, 적어도 약 20℃/초의 비율로 냉각되는 것이 훨씬 더 바람직하며, 적어도 약 50℃/초로 냉각되는 것이 가장 바람직하다. 이러한 급속 냉각 비율이 사용되는 것이 바람직한데, 이는 결정 격자 베이컨시가 단결정 실리콘을 통해 확산되는 온도의 범위에서 웨이퍼의 온도가 감소되기 때문이다. 일단 결정 격자 베이컨시의 이동이 비교적 용이한 온도 범위를 벗어난 온도로 웨이퍼가 냉각되면, 냉각 비율은 웨이퍼의 침전 특성에 크게 영향을 주지 않아, 크게 중요하지는 않다. 일반적으로, 결정 격자 베이컨시는 약 1000℃ 이상의 온도에서 비교적 이동이 용이하다.

특별히 바람직한 실시예에서, 웨이퍼의 평균 냉각 비율은 적어도 약 10℃/초(보다 바람직하게는 적어도 약 15℃/초, 더욱 바람직하게는 적어도 약 20℃/초, 가장 바람직하게는 적어도 약 50℃/초)인데, 이는 담금질 온도로부터 담금질 온도 미만인 약 150℃의 온도로 이 온도가 낮아지기 때문이다. 다른 특별히 바람직한 실시예에서, 웨이퍼의 평균 냉각 비율은 적어도 약 10℃/초(보다 바람직하게는 적어도 약 15℃/초, 더욱 바람직하게는 적어도 약 20℃/초, 가장 바람직하게는 적어도 약 50℃/초)인데, 이는 담금질 온도로부터 담금질 온도 미만인 약 250℃의 온도로 이 온도가 낮아지기 때문이다.

예를 들어, 고전력 램프의 뱅크(bank)에 의해 웨이퍼가 가열되는 상업적으로 이용 가능한 다수의 급속 열 처리("RTA") 퍼니스 중 임의의 퍼니스에서 가열 및 급속 냉각이 수행될 수 있다. RTA 퍼니스는 실리콘 웨이퍼를 급속하게 가열할 수 있다. 예를 들어, 다수의 퍼니스는 수초 만에 실온으로부터 1200℃로 웨이퍼를 가열할 수 있다. 상업적으로 이용 가능한 로의 적절한 예는 AG Associates사(Mountain View, CA 소재)의 모델 610 퍼니스 및 Applied Materials사(Santa Clara, CA 소재)의 CENTURA

RTP를 포함한다.

선택적으로, 목표한 냉각 비율이 반응기에서 달성될 수 있는 경우, 에피택셜 증착 반응기에서 가열 및 급속 냉각이 수행될 수 있다. 출원인은 가열 및 냉각 단계가 EPI CENTURA

반응기에서 수행될 수 있다고 판단했다. 도 15 및 도 19를 참조하면, 이러한 반응기는 웨이퍼를 지지하기 위한 서셉터(101)를 포함한다. 서셉터(101)는 웨이퍼 리프트 축(107)의 구멍(bore;106) 내에 미끄러지도록 장착된 서셉터 지지 축(105)의 암(arm;103) 상에 고정 장착된다. 웨이퍼 리프트 축은 반응기의 하부 돔(lower dome;도시되지 않음)이 원통형 개구 내에서 수직으로 이동하도록 장착된다. 공기식(pneumatic) 메카니즘(도시되지 않음)은 목표한 대로 함께 또는 개별적으로 서셉터 지지 축(105) 및 웨이퍼 리프트 축(107)을 수직으로 이동시키도록 동작될 수 있다. 상기 메카니즘은 또한 서셉터(101) 및 웨이퍼가 회전될 수 있도록 구멍(106) 내에서 서셉터 지지 축(105)을 회전시키도록 동작될 수 있다. 서셉터는 그 하단부에서 웨이퍼 리프트 축의 정지부(stop : 111)를 포함하는 서셉터의 개구부 내에 불안정하게 장착된 고정 핀(rigid pin : 109)을 포함한다. 상기 핀(109)의 상단부는 웨이퍼를 지지할 수 있다. 통상적으로, 상기 핀(109)는 웨이퍼가 반응기로 이동되거나 반응기로부터 이동되는 동안 상기 웨이퍼를 지지하는 데에만 사용되었다.

EPI CENTURA

반응기에서의 열처리를 위해 웨이퍼를 배치하기 위해, 고정 핀(109) 사이에 맞는 크기로 된, 블레이드(blade;113) 등에 의해서, 반응기로 웨이퍼가 옮겨진다 (도 19 참조). 서셉터 지지 축(105) 및 웨이퍼 리프트 축(107)이 도 15에 도시된 교환 위치에서 도 16에 도시된 홈 위치로 상향 이동된다. 서셉터 지지 축(105)의 상향 이동에 의해 핀(109)(핀은 웨이퍼 리프트 축(107)과 결합됨)이 웨이퍼의 후면과 결합되어 웨이퍼를 블레이드(113)로부터 들어올린다. 그후, 블레이드가 반응기로부터 제거된다. 도 17을 참조하면, 웨이퍼 리프트 축(107)은 정지한 상태로 있는 반면에, 서셉터 지지 축(105)은 상향으로 더욱 더 이동한다. 이로 인해, 서셉터(101)의 상면이 웨이퍼와 접촉하게될 때까지, 핀(109)이 서셉터(101) 아래로 미끄러진다. 그후, 서셉터(101)는 웨이퍼를 지지한다. 한편, 지지 축(105)은 서셉터(101)가 링(115)과 동일면상이 될 때까지 계속해서 상향 이동한다. 이 시점에서, 서셉터는 프로세스 위치에 존재한다. 고전력 램프(도시되지 않음)의 뱅크가 활성화되어 웨이퍼를 가열하고, 웨이퍼는 프로세스 위치에서 서셉터(101)에 의해 지지되는 상태로 있는다. 웨이퍼가 보다 균일하게 가열되도록 서셉터(101)와 웨이퍼를 회전시키면서 가열하는 것이 바람직하다.

EPI CENTURA

반응기 내의 웨이퍼의 전형적인 평균 냉각 속도(즉, 약 10 내지 15℃/초)는 결정 격자 베이컨시가 비교적 이동 가능한 온도의 RTA 퍼니스에서 얻을 수 있는 전형적인 평균 냉각 속도(즉, 약 70 내지 100℃/초)보다 훨씬 못미치는 경향이 있다는 것을 발견하였다. 이는, 부분적으로, 웨이퍼와 접촉하는 서셉터(101)(도 17 참조)가 가열이 종료된 후에도 뜨거운 상태로 남아있다는 사실에 기인하는 것이다. 따라서, 냉각 속도를 증가시키기 위해서, 웨이퍼를 서셉터(101)로부터 가능한 한 먼 위치로 이동시키는 것이 바람직하다. 이는 가열이 종료한 직후에, 서셉터 지지 축(105)을 도 18에 도시된 교환 위치로 낮게 이동시킴으로써 얻어질 수 있다. 교환 위치에서는, 웨이퍼는 핀(109)에 의해서만 지지되기 때문에, 웨이퍼의 후면과 전면이 모두 실질적으로는 (핀(109) 가까이에 있는) 임의의 다른 고체의 뜨거운 표면과 접촉하지 않는다. 또한, 웨이퍼는 뜨거운 서셉터(101)로부터 가능한 한 멀리 위치되어 있다. 서셉터(101)로부터 웨이퍼를 리프트함으로써, 웨이퍼의 냉각 속도가 대략 2배가 될 수 있다 (즉, 평균 냉각 속도가 약 10 내지 15℃/초의 범위에서 약 25 내지 약 30℃/초의 범위로 증가한다).

다른 실시예에서는, 원하는 냉각 속도를, 상술한 핀 지지 장치 또는 링 지지 장치와 같은 개방 후면 웨이퍼 지지(open back side wafer support) 장치를 포함하는 에피택셜 증착 반응기에서 얻을 수 있다. 개방 후면 웨이퍼 지지 장치를 이용함으로써, 서셉터의 절연 효과가 제거되고, 웨이퍼가 보다 신속하게 가열되고 냉각될 수 있다. 특히, 전형적으로는 약 25 내지 30℃/초의 속도로 냉각을 하는 서셉터 위의 리프트 핀에 지지된 웨이퍼와는 반대로, 핀 지지 또는 링 지지 상의 웨이퍼는 전형적으로 약 70 내지 100℃/초의 속도로 냉각된다. 개방 후면 웨이퍼 지지 장치는, 침식된 부분을 생성하기 위한 열처리를, 웨이퍼의 손상을 가져올 수도 있는, 핀 상의 웨이퍼를 리프팅하는 추가적인 물리적 접촉 없이 에피택셜 증착 공정에 통합시킬 수 있기 때문에 바람직할 수 있다.

본 발명에 따라 마련된 불균일 베이컨시 프로파일은, 후속하여 웨이퍼가 가열될 때 산소 침전물의 템플릿이다. 구체적으로, 웨이퍼 기판(4)(도 14 참조)이 가열될 때, 산소는, 신속하게 집결하여 더 높은 농도의 베이컨시를 포함하는 웨이퍼 기판(4)의 영역(94) 내에 침전물(95)을 형성하지만, 더 낮은 농도의 베이컨시를 갖는 웨이퍼의 표면(3 및 5) 부근의 영역(93 및 93')에는 집결하지 않는 경향이 있을 것이다. 전형적으로, 산소는 약 500 내지 약 800℃의 온도에서 핵 형성되고, 약 700 내지 1000℃의 온도에서 침전물을 성장시킨다. 따라서, 열처리 사이클이 800℃의 온도 근방에서 행해진다면, 예를 들면, 웨이퍼 내의 불균일 분포의 산소 침전물(95)이, 전자 장치 제조 공정의 열처리 사이클 중에 형성될 수도 있다.

웨이퍼 및 산소 침전물 내의 결정 격자 베이컨시의 템플릿의 형성은, 후속 처리 공정이 산소 침전물 핵 형성 중심/산소 침전물을 소멸시키지 않는다면 (예컨대, 핵 형성 중심/산소 침전물을 실리콘 내로 용해시기에 충분히 짧은 시간 동안 충분한 온도로 웨이퍼를 가열), 웨이퍼 및/또는 장치 제조 공정 중 어느 시점에서 행해져도 된다. 본 발명의 바람직한 실시예에서는, 에피택셜층이 증착된 후에 결정 격자 베이컨시 및 핵 형성 중심/산소 침전물의 템플릿의 형성이 발생한다. 예를 들면, 상술한 바와 같이, 결정 격자 베이컨시의 템플릿은 에피택셜 증착 후에 웨이퍼의 제조 공정 중에 형성되고, 핵 형성/침전물은 전자 장치 제조 공정의 가열 온도 사이클 중에 행해진다. 다른 실시예에서는, 결정 격자 베이컨시 및 핵 형성 중심/산소 침전물의 템플릿의 형성은 에피택셜층의 증착 전에 발생한다. 핵 형성 중심/침전물은 임의의 후속 열처리를 견디기에 충분한 핵 형성 중심/침전물을 성장시키기에 충분한 기간 동안 웨이퍼를 가열함으로서 형성된다 (즉, 결정핵 생성 중심/침전물의 반경은 "임계 반경(critical radius)"보다 크다).

상기한 관점에서, 본 발명이 몇가지 목적이 성취된다는 것을 알 것이다. 상술한 바와 같이 관통 서셉터에는 본 발명의 범주로부터 벗어나지 않는 한도 내에서 다양한 변화가 있을 수 있고, 본 발명은 상기 설명에 포함되어 있는 모든 내용을 제한의 의미가 아닌 예시로서 해석되어야 한다.

Claims (87)

1. 중심축과, 상기 중심축에 직교하는 전면과 후면, 원주 에지, 및 상기 중심축에서 웨이퍼의 원주 에지로 연장하는 반경을 갖는 실리콘 웨이퍼 기판- 상기 실리콘 웨이퍼 기판은 p-형 또는 n-형 도펀트 원자를 포함하고, 상기 후면은 산화물 밀봉(oxide seal)을 포함하지 않고, 화학적 기상 증착 처리에 의해 도입된 헤일로(halo)를 포함하지 않음 -, 및

   상기 실리콘 웨이퍼 기판의 전면 상에 중심축으로부터 원주 에지쪽으로 외부 방사상으로 연장하는 축방향 대칭 영역으로 특징지어지는 에피택셜 실리콘층- 상기 에피택셜 실리콘층은 p-형 또는 N-형 도펀트 원자를 포함하고, 상기 축방향 대칭 영역의 비저항은 균일하고, 그 반경은 기판의 반경 길이의 적어도 80% 정도임- 을 포함하는 단결정 실리콘 웨이퍼.
2. 제1항에 있어서, 상기 전면과 후면은 거울 광택(specular gloss)을 갖는 단결정 실리콘 웨이퍼.
3. 제1항에 있어서, 상기 축방향 대칭 영역의 비저항이 10% 이하로 변하는 단결정 실리콘 웨이퍼.
4. 삭제
5. 제1항에 있어서, 상기 축방향 대칭 영역의 비저항이 2% 이하로 변하는 단결정 실리콘 웨이퍼.
6. 삭제
7. 제1항에 있어서, 상기 축방향 대칭 영역의 반경은 상기 실리콘 웨이퍼 기판의 반경 길이의 적어도 90% 정도인 단결정 실리콘 웨이퍼.
8. 삭제
9. 제1항에 있어서, 상기 축방향 대칭 영역의 반경은 상기 실리콘 웨이퍼 기판의 반경 길이의 100% 정도인 단결정 실리콘 웨이퍼.
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 제1항에 있어서, 상기 에피택셜 실리콘층은 0.1 ㎛ 내지 200 ㎛ 두께인 단결정 실리콘 웨이퍼.
15. 삭제
16. 제1항에 있어서, 상기 에피택셜 실리콘층은 2 ㎛ 내지 30 ㎛ 두께인 단결정 실리콘 웨이퍼.
17. 삭제
18. 제14항에 있어서, 상기 에피택셜 실리콘층은 상기 에피택셜 실리콘층 두께의 1% 미만의 0.5 ㎜ x 0.5 ㎜ 나노토포그래피(nanotopography)로 특징지어지는 단결정 실리콘 웨이퍼.
19. 삭제
20. 삭제
21. 제14항에 있어서, 상기 에피택셜 실리콘층은 상기 에피택셜 실리콘층 두께의 1% 미만의 2 ㎜ x 2 ㎜ 나노토포그래피로 특징지어지는 단결정 실리콘 웨이퍼.
22. 삭제
23. 삭제
24. 제14항에 있어서, 상기 에피택셜 실리콘층은 상기 에피택셜 실리콘층 두께의 3% 미만의 10 ㎜ x 10 ㎜ 나노토포그래피로 특징지어지는 단결정 실리콘 웨이퍼.
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 제1항에 있어서, 상기 실리콘 웨이퍼 기판과 상기 실리콘 에피택셜층은 100 Ω-㎝ 내지 0.005 Ω-㎝의 전기 저항율을 갖는 단결정 실리콘 웨이퍼.
30. 제1항에 있어서, 상기 실리콘 웨이퍼 기판은 0.01 Ω-㎝ 내지 0.03Ω-㎝의 전기 저항율을 갖고, 상기 에피택셜 실리콘층은 1 Ω-㎝ 내지 20 Ω-㎝의 전기 저항율을 갖는 단결정 실리콘 웨이퍼.
31. 제1항에 있어서, 상기 실리콘 웨이퍼 기판은 0.005 Ω-㎝ 내지 0.01 Ω-㎝의 전기 저항율을 갖고, 상기 에피택셜 실리콘층은 1 Ω-㎝ 내지 20 Ω-㎝의 전기 저항율을 갖는 단결정 실리콘 웨이퍼.
32. 제1항에 있어서, 상기 실리콘 웨이퍼 기판은

    전면과 후면 사이에 평행인 중심면;

    상기 전면으로부터 상기 중심면을 향하여 연장하는 거리 D₁이 적어도 10 ㎛ 정도인 웨이퍼 영역을 포함하는 전면층; 및

    상기 중심면으로부터 상기 전면층으로 연장하는 웨이퍼 영역을 포함하는 벌크층

    을 더 포함하고,

    상기 웨이퍼 기판은 불균일한 결정 격자 베이컨시(crystal lattice vacancy) 분포를 갖는 것으로,

    (a) 상기 벌크층은 상기 전면층에서보다 더 높은 결정 격자 베이컨시 농도를 갖고,

    (b) 상기 결정 격자 베이컨시는 중심면 또는 그 근방에서 최고 밀도의 결정 격자 베이컨시를 갖는 농도 프로파일을 가지며,

    (c) 상기 결정 격자 베이컨시 농도는 최고 밀도로부터 상기 웨이퍼 전면으로 전반적으로 감소하는

    단결정 실리콘 웨이퍼.
33. 제32항에 있어서, D₁은 50 내지 100 ㎛인 단결정 실리콘 웨이퍼.
34. 제1항에 있어서, 상기 실리콘 웨이퍼 기판은

    전면과 후면 사이에서 평행인 중심면;

    상기 전면으로부터 상기 중심면쪽으로 연장하는 거리 D₁이 적어도 10 ㎛ 정도인 웨이퍼 영역을 포함하는 전면층; 및

    상기 중심면으로부터 상기 전면층으로 연장하는 웨이퍼 영역을 포함하는 벌크층

    을 더 포함하고,

    상기 웨이퍼 기판은 불균일한 분포의 산소 침전물을 갖는 것으로,

    (a) 상기 벌크층은 상기 전면층에서보다 더 큰 산소 침전물 농도를 갖고,

    (b) 상기 산소 침전물은 상기 중심면 또는 그 근방에서 최고 밀도의 산소 침전물을 갖는 농도 프로파일을 가지며,

    (c) 상기 산소 침전물의 농도는 최고 밀도점으로부터 웨이퍼 전면으로 전반적으로 감소하는

    단결정 실리콘 웨이퍼.
35. 제34항에 있어서, D₁은 50 내지 100 ㎛인 단결정 실리콘 웨이퍼.
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제
51. 삭제
52. 삭제
53. 삭제
54. 삭제
55. 삭제
56. 삭제
57. 삭제
58. 삭제
59. 삭제
60. 삭제
61. 삭제
62. 삭제
63. 삭제
64. 삭제
65. 삭제
66. 삭제
67. 삭제
68. 삭제
69. 삭제
70. 삭제
71. 삭제
72. 삭제
73. 삭제
74. 삭제
75. 삭제
76. 삭제
77. 삭제
78. 삭제
79. 삭제
80. 삭제
81. 삭제
82. 삭제
83. 삭제
84. 삭제
85. 삭제
86. 삭제
87. 삭제

Images