[go: up one dir, main page]

KR100723419B1 - 불휘발성 메모리소자 및 그 동작방법 - Google Patents

불휘발성 메모리소자 및 그 동작방법 Download PDF

Info

Publication number
KR100723419B1
KR100723419B1 KR1020060015622A KR20060015622A KR100723419B1 KR 100723419 B1 KR100723419 B1 KR 100723419B1 KR 1020060015622 A KR1020060015622 A KR 1020060015622A KR 20060015622 A KR20060015622 A KR 20060015622A KR 100723419 B1 KR100723419 B1 KR 100723419B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
memory device
nonvolatile memory
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060015622A
Other languages
English (en)
Inventor
문창욱
이은홍
조중래
이승운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060015622A priority Critical patent/KR100723419B1/ko
Priority to CN2006101361074A priority patent/CN101026177B/zh
Priority to JP2007028104A priority patent/JP2007221123A/ja
Priority to US11/706,995 priority patent/US20070194367A1/en
Application granted granted Critical
Publication of KR100723419B1 publication Critical patent/KR100723419B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D40/00—Casings or accessories specially adapted for storing or handling solid or pasty toiletry or cosmetic substances, e.g. shaving soaps or lipsticks
    • A45D40/20—Pencil-like cosmetics; Simple holders for handling stick-shaped cosmetics or shaving soap while in use
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D40/00—Casings or accessories specially adapted for storing or handling solid or pasty toiletry or cosmetic substances, e.g. shaving soaps or lipsticks
    • A45D40/24—Casings for two or more cosmetics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B21/00—Razors of the open or knife type; Safety razors or other shaving implements of the planing type; Hair-trimming devices involving a razor-blade; Equipment therefor
    • B26B21/08—Razors of the open or knife type; Safety razors or other shaving implements of the planing type; Hair-trimming devices involving a razor-blade; Equipment therefor involving changeable blades
    • B26B21/14—Safety razors with one or more blades arranged transversely to the handle
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D40/00—Casings or accessories specially adapted for storing or handling solid or pasty toiletry or cosmetic substances, e.g. shaving soaps or lipsticks
    • A45D40/20—Pencil-like cosmetics; Simple holders for handling stick-shaped cosmetics or shaving soap while in use
    • A45D2040/201—Accessories
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D40/00—Casings or accessories specially adapted for storing or handling solid or pasty toiletry or cosmetic substances, e.g. shaving soaps or lipsticks
    • A45D40/20—Pencil-like cosmetics; Simple holders for handling stick-shaped cosmetics or shaving soap while in use
    • A45D2040/204—Pencil-like cosmetics; Simple holders for handling stick-shaped cosmetics or shaving soap while in use the cosmetic being in a cartridge
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45D—HAIRDRESSING OR SHAVING EQUIPMENT; EQUIPMENT FOR COSMETICS OR COSMETIC TREATMENTS, e.g. FOR MANICURING OR PEDICURING
    • A45D40/00—Casings or accessories specially adapted for storing or handling solid or pasty toiletry or cosmetic substances, e.g. shaving soaps or lipsticks
    • A45D40/20—Pencil-like cosmetics; Simple holders for handling stick-shaped cosmetics or shaving soap while in use
    • A45D40/205—Holders for stick-shaped cosmetics whereby the stick can move axially relative to the holder
    • A45D2040/207—Holders for stick-shaped cosmetics whereby the stick can move axially relative to the holder the relative movement being made by an axial action, e.g. by pushing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

불휘발성 메모리소자 및 그 동작방법에 관해 개시되어 있다.
이 개시된 발명은 스윗칭소자, 스윗칭 소자에 연결된 스토리지 노드를 포함하는 불휘발성 메모리 소자에 있어서, 스토리지 노드는 스윗칭 소자에 연결된 하부금속층, 하부금속층 상에 순차적으로 형성된 제 1 절연층, 중간 금속층, 제 2 절연층, 상부 금속층 및 나노층을 포함하는 것을 특징으로 한다.

Description

불휘발성 메모리소자 및 그 동작방법{Nonvolatile memory device and method of operating the same}
도 1은 본 발명의 실시예에 의한 불휘발성 메모리 소자의 단면도이다.
도 2 내지 도 4는 도 1의 불휘발성 메모리 소자의 동작특성(전류-전압특성)을 나타낸 그래프들이다.
*도면의 주요 부분에 대한 부호의 설명*
40 : 기판 42,44 : 제 1 및 제 2 불순물 영역
46 : 게이트 48 : 층간 절연층
50 : 콘택홀 52 : 도전성 플러그
60 : 하부금속층 62,66 : 제 1 및 제 2절연층
64 : 중간 금속층 68 : 상부금속층
70 : 플러렌층 100 : 스토리지 노드
GO : 베이스 그래프 G1,G2,G3 : 제 1 내지 제 3 그래프
1. 발명의 분야
본 발명은 반도체 메모리 소자에 관한 것으로서, 보다 자세하게는 불휘발성메모리 소자 및 그 동작방법에 관한 것이다.
2. 관련 기술의 설명
DRAM과 같은 휘발성 메모리 소자는 집적도를 높일 수 있고, 전력은 낮출수 있으며, 제조공정이 명확히 확립되어 있다는 이점이 있으나 전원이 오프되면서 저장된 데이터도 함께 소실되는 단점을 갖고 있다. 기존의 불휘발성 메모리 소자, 예를들면 플래시 메모리 소자는 소거전압이 높고 집적도가 낮으며, 동작속도가 낮은 단점을 갖고 있지만, 전원이 오프되더라도 저장된 데이터는 지워지지 않는 이점을 갖고 있다.
최근, 인터넷이 널리 보급되고, 인터넷 활용기술이 발전되면서 유용하고 가치있는 정보가 증가하고 있다. 이러한 정보를 안전하게 저장하기 위해서 휘발성 메모리 소자의 이점과 불휘발성 메모리소자의 이점을 모두 갖는 메모리 소자에 대한 수요가 증가하고 있다.
이러한 수요에 따라 FRAM, MRAM, PRAM, RRAM 등과 같은 불휘발성 메모리 소자가 개발되고 있고, 상용화를 위한 시도가 이루어지고 있다.
FRAM, MRAM, PRAM, RRAM과 같은 불휘발성 메모리소자는 DRAM정도의 집적도를 얻을 수 있고, DRAM과 유사한 동작특성을 가지면서 기존의 반도체 메모리소자의 제조공정을 이용할 수 있고, 기록된 데이터는 전원이 오프되더라도 지워지지 않는다.
FRAM, MRAM, PRAM, RRAM의 차이는 스토리지 노드(storage node)의 구성에서 찾을 수 있다.
FRAM의 스토리지 노드는 상하부전극과 강유전체를 포함하고, MRAM은 상하부 자성층과 그 사이에 터널링막을 포함한다. MRAM의 상기 상하부자성층중 하나는 자기분극이 주어진 방향으로 고정된 핀드층이고, 나머지 하나는 외부자기장에 따라 자기분극의 방향이 상기 핀드층의 자기분극과 같거나 반대인 자유층(free layer)이다.
PRAM은 상하부전극, 상하부전극 사이의 상변화층, 하부전극과 상변화층을 연결하는 하부전극 콘택층을 포함한다.
RRAM은 상하부 금속층을 포함하고 상하부 금속층사이의 절연층(저항층)을 포함한다. 이들 불휘발성 메모리소자의 동작특성은 스토리지 노드에 포함된, 실질적으로 데이터가 기록되는 물질층의 전류-전압특성에 기인한다.
예를들면, RRAM의 스토리지 노드의 절연층은 초기의 인가전압에 따라 저항특성이 달라진다. 그리고 달라진 저항특성은 소거전압이 인가되기전에는 전원이 오프되어도 달라지지 않는다.
이와같은 RRAM은 불휘발성 특성을 갖기는 하지만, 재연성이 낮고, 셀간 저항편차가 크고 상부전극이 쉽게 손상될 수 있으며, 무엇보다 멀티비트 데이터를 저장할 수 없다. 곧 종래의 RRAM은 1비트 데이터만 기록할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 멀티 비트 데이터를 기록할 수 있는 불휘발성 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 불휘발성 메모리 소자의 동작방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위해 본 발명은 스윗칭소자, 상기 스윗칭 소자에 연결된 스토리지 노드를 포함하는 불휘발성 메모리 소자에 있어서, 상기 스토리지 노드는 상기 스윗칭 소자에 연결된 하부금속층, 상기 하부금속층 상에 순차적으로 형성된 제 1 절연층, 중간 금속층, 제 2 절연층, 상부 금속층 및 나노층을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자를 제공한다.
상기 제 1 및 제 2 절연층은 알루미늄 산화막일 수 있다.
상기 상부 금속층은 일함수(work function)가 낮은 금속층일 수 있다. 이때, 상기 상부 금속층은 금(Au)층일 수 있다.
상기 나노층은 플러린층으로써, C60층,C70층, C76층, C86층, C116층 일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스윗칭소자와 스토리지 노드를 포함하는 불휘발성 메모리소자의 동작방법에 있어서, 상기 스토리지 노드는 상기 스위칭소자에 연결된 하부금속층, 상기 하부금속층상에 순차적으로 적층된 제1 절연층, 중간금속층, 제 2 절연층, 상부 금속층 및 나노층을 포함하고, 상기 스윗칭소자를 온 상태로 유지하는 단계; 및 상기 상부금속층과 상기 하부금속층 사이에 음전위를 인가하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법을 제공한다.
상기 동작방법에서 상기 음전위는 쓰기 전위로써 적어도 서로 다른 4개의 음전위중 어느 하나 일 수 있다.
상기 동작방법은 상기 음전위 인가후에 상기 상부금속층과 상기 하부금속층 사이에 양전위를 인가하는 단계를 더 포함할 수 있다.
상기 양전위는 읽기 전위일 수 있다. 상기 양전위를 인가하여 읽는 데이터는 00,01,10 또는 11일 수 있다.
상기 음전위를 인가한 다음, 상기 상부금속층과 하부금속층 사이에 소거전위를 인가할 수 있다.
상기 방법은 상기 양전위를 인가하여 상기 불휘발성 메모리 소자의 저항을 측정한 후, 상기 측정된 저항을 기준 저항과 비교하는 단계를 더 포함 할 수 있다.
상술한 본 발명을 이용하면, 적어도 2비트 이상의 데이터를 기록하고 읽을 수 있다.
이하, 본 발명의 실시예에 의한 불휘발성 메모리 소자 및 그 동작 방법을 첨부된 도면을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 불휘발성 메모리 소자(이하, 메모리소자)에 대해 설명한다.
도 1을 참조하면, 기판(40)에 이격된 제 1 및 제 2 불순물 영역(42,44)이 형성되어 있다. 제 1 불순물영역(42)은 P형 또는 N형 도전성 불순물이 도핑된 소오스일 수 있고, 제 2 불순물 영역(44)은 동일한 불순물이 도핑된 드레인일 수 있으며, 그 반대일 수도 있다.
제 1 및 제 2 불순물 영역(42,44)사이의 기판(40) 상에 게이트(46)가 존재한다. 게이트(46)와 제 1 및 제2 불순물 영역(42,44)은 스윗칭소자, 예컨대 트랜지스터일 수 있다. 기판(40) 상에 게이트(46)를 덮는 층간절연층(48)이 존재한다.
층간절연층(48)에 제 1 불순물 영역(42)이 노출되는 콘택홀(50)이 형성되어 있다. 콘택홀(50)은 도전성 플러그(52)로 채워져 있다.
층간절연층(48) 상에 도전성플러그(52)를 덮는 스토리지 노드(100)가 존재한다. 스토리지 노드(100)는 도전성플러그(52)와 그 둘레의 층간 절연층(48)의 일부를 덮는 하부금속층(60)을 포함한다.
또한, 스토리지 노드(100)는 하부금속층(60) 상에 순차적으로 적층된 제1절연층(62), 중간 금속층(64), 제 2 절연층(66) 및 상부 금속층(68)을 포함한다. 또한 스토리지 노드(100)는 상부 금속층(68) 상에 나노층(70)을 구비한다.
스토리지 노드(100)에서 상부금속층(68)은 일함수가 낮은 금속층 예를들면, 금(Au)층일 수 있다.
그리고, 제 1 및 제 2 절연층(62,66)은 소정두께의 알루미늄 산화막, 예를들면 수 나노미터의 Al2O3막일 수 있다.
또한, 상기 나노층(70)은 플러린층일 수 있다. 상기 플러린층은 C60층, C70층, C76층, C86층, C116층일 수 있다.
다음은 상기 스토리지 노드(100)를 구비하는 메모리 소자의 전류-전압특성을 통해서 저항특성을 살펴본다.
상기 메모리 소자의 스토리지 노드(100)의 상부 및 하부 금속층(68,60) 사이에 소정의 음전위가 인가된 후, 곧 상부 금속층(68)에 음전압을 인가하고, 하부 금속층(60)에 양전압을 인가한 후 상기 메모리 소자는 주어진 전류-전압 특성을 갖는데, 상기 전류-전압 특성은 상기 인가되는 음전위에 따라 달라진다. 따라서, 상부 및 하부금속층(68,60)사이에 인가되는 음전위가 제 1 및 제 2 음전위라 할 때, 상기 메모리 소자에 나타나는 제 1 및 제 2 전류-전압 특성도 서로 다르게 된다.
도 2 및 도 3은 이에 대한 예를 보여준다.
도 2는 3개의 서로 다른 전류-전압 특성을 보여준다.
도 2에서 제 1그래프(G1)는 상부 및 하부 금속층(68,60)사이에 제 1 음전위를 인가하였을 때, 상기 메모리 소자가 가지는 전류-전압 특성을 보여준다. 그리고 제 2 그래프(G2)는 상부 및 하부 금속층(68,60)사이에 제 2 음전위를 인가하였을때, 상기 메모리 소자가 가지는 전류-전압 특성을 보여준다.
상기 제 1 음전위는 측정되는 전류가 제 1 전류가 될 때의 음전위 값이다. 그리고 상기 제2 음전위는 측정되는 전류가 제 2 전류가 될 때의 음전위 값이다. 상기 제 1 전류는 -1.0mA 정도이고 상기 제 2 전류는 -2.0mA 정도이다.
한편, 도 2에서 베이스 그래프(GO)는 상부 및 하부 금속층(68,60) 사이에 초기의 영전위가 인가되었을 때의 전류-전압특성을 보여준다.
베이스 그래프(GO)와 제 1 및 제 2 그래프(G1,G2)를 비교하면, 주어진 양전압에서, 예를 들면 +3V에서 상기 메모리 소자가 가질 수 있는 전류값은 서로 다른 것을 알 수 있다. 이러한 사실은 상기 메모리 소자가 주어진 양전압에서 서로 다른 저항값을 가진다는 것을 의미한다. 곧, 상기 메모리 소자는 동일전압에서 서로 다른 저항 상태를 가질 수 있음을 의미한다.
이때, 상기 서로 다른 저항상태는 각각 상기 메모리 소자의 데이터 상태에 해당된다.
도 3은 상기 메모리 소자가 서로 다른 4개의 전류-전압특성을 갖는, 따라서 4개의 서로 다른 저항 상태를 갖는 경우를 보여준다.
도 3에서 제 3 그래프(G3)는 스토리지 노드(100)의 상부 및 하부 금속층(68,60)사이에 제 3 음전위를 인가하였을때 나타나는 전압-전류 특성을 나타낸다. 상기 제 3 음전위는 측정되는 전류가 제 3전류일 때, 예컨대 -1.5mA일 때의 음전위 값이다. 도 3에서 베이스그래프(GO)와 제 1 및 제 2 그래프(G2)는 도 2에서 설명한 바와 같다.
상기 메모리 소자가 도 3에 도시한 바와 같은 경우, 상기 메모리 소자는 4개의 서로 다른 저항상태를 가질 수 있고, 각 저항 상태는 하나의 데이터 상태를 나타내는 바, 결국 상기 메모리 소자는 4개의 서로 다른 데이터 상태를 가질 수 있다.
상기 4개의 서로 다른 데이터 상태는 각각 00,01,10 및 11에 대응시킬 수 있다. 따라서 상기 메모리 소자는 2비트 데이터를 저장할 수 있다.
도 2 및 도 3의 설명으로부터 상기 메모리 소자는 인가되는 음전위가 다를 때, 양의 전압 범위에서 나타나는 전류-전압 특성도 달라진다는 것을 알 수 있다. 따라서 상기 메모리 소자는 4개보다 더 많은 서로 다른 저항상태를 가질 수 있으므 로, 2비트 데이터 뿐만 아니라 3비트 데이터 이상의 데이터도 기록할 수 있다.
도 4는 상기 메모리 소자가 5개의 서로 다른 전류-전압 특성(저항특성)을 갖는 경우를 보여준다.
<동작방법>
쓰기
상기 메모리 소자에 데이터를 기록하는 것은 상기 메모리 소자를 상기한 저항상태 중 어느 한 상태를 만들어주는 과정이다. 예를 들면, 상기 메모리 소자를 도3에 도시한 4개의 서로 다른 전류-전압 특성(저항특성)중 어느 한 특성을 갖도록 만들어준다. 이를 위해서, 상기 메모리 소자의 스윗칭 소자, 곧 트랜지스터를 온(ON) 상태로 유지한 다음, 스토리지 노드(100)의 상부 및 하부 금속층(68,60)사이에 소정의 음전위가 인가되도록 한다. 이렇게 해서 상기 메모리 소자에 상기 음전위에 따라 서로 다른 4가지 저항 상태(도 3참조)를 만들 수 있는 바, 상기 메모리 소자에 2비트 데이터(00,01,10,11) 중 어느 하나를 기록할 수 있다. 상기 메모리 소자에 3비트 데이터 이상을 기록하기 위해서는 상기 메모리 소자의 상부 및 하부 금속층(68,60)사이에 8개의 서로 다른 음전위 중 하나를 인가한다. 이러한 방법으로 3비트 보다 큰 멀티 비트 데이터를 기록할 수 있다.
읽기
상기 메모리 소자의 읽기 과정은 상기 메모리 소자가 어떤 저항 상태를 갖는지 측정하는 과정이다.
상기 메모리소자가 도 3에 도시한 바와 같이 4개의 서로 다른 전류-저압특성 (저항상태)을 갖는 경우, 먼저 스윗칭 소자를 온 상태로 유지하고, 스토리지 노드(100)의 상부 및 하부 금속층(68,60)사이에 양의 읽기 전압을 인가한다.
도 3으로부터 상기 메모리 소자가 갖는 서로 다른 4가지 저항상태를 모두 읽기 위해서는 상기 인가되는 양의 읽기전압은 상기 메모리 소자의 저항 상태가 초기 상태로 돌아갈 수 있는 전압보다 낮은 전압인 것이 바람직하다.
따라서 도 3의 경우에서 상기 양의 읽기 전압은 0V보다는 크고 4V보다 작을 수 있다.
상기 양의 읽기 전압이 3V인 경우에 상기 메모리 소자로부터 읽은 저항 상태 곧 전류-전압 특성이 베이스 그래프(GO)를 따를 때, 상기 메모리 소자로부터 2비트 데이터 중 예를들면, 00을 읽은 것으로 간주할 수 있다.
그리고 같은 읽기 전압에서 상기 메모리 소자의 저항상태가 제 1 그래프(G1)를 따르는 것으로 읽혀졌을 때 상기 메모리 소자에서 2비트 데이터, 예를 들면 "01"을 읽은 것으로 간주할 수 있다.
또한, 같은 과정을 통해서 상기 메모리 소자의 저항상태가 도 3의 제 3 그래프(G3)를 따르는 것으로 읽혀졌을 때, 상기 메모리 소자에서 2비트 데이터, 예를들면 10을 읽은 것으로 간주할 수 있다.
또한, 같은 과정을 통해서 상기 메모리 소자의 저항 상태가 도 3의 제 2그래프(G2)로부터 기인한 것일 때 상기 메모리 소자로부터 2비트 데이터, 예를 들면 11을 읽은 것으로 간주할 수 있다.
소거
상기 메모리 소자의 소거과정을 도 3의 경우를 예로들면, 상기 메모리 소자의 저항상태를 초기의 저항상태로 변화시키는 과정이다. 다시 말하면, 상기 메모리 소자의 전류-전압 특성을 도 3의 베이스 그래프(G0)와 같은 상태로 변화시키는 과정이다.
따라서 상기 메모리 소자에 기록된 데이터를 소거하기 위해서 먼저, 상기 메모리 소자의 스윗칭 소자를 온상태로 유지한 다음, 그리고 스토리지 노드(100)의 상부 및 하부 금속층(68,60)사이에 상기 읽기 전압보다 큰 소거 전압, 예를 들면 도 3의 경우에서 4.5V이상의 전압이 인가되도록 한다.
상술한 바와 같이, 본 발명의 메모리 소자는 적어도 4개의 서로 다른 저항 상태를 가질 수 있으므로 2비트 이상의 멀티 데이터를 저장할 수 있다.

Claims (12)

  1. 스윗칭소자, 상기 스윗칭 소자에 연결된 스토리지 노드를 포함하는 불휘발성 메모리 소자에 있어서,
    상기 스토리지 노드는,
    상기 스윗칭 소자에 연결된 하부금속층;
    상기 하부금속층 상에 순차적으로 형성된 제 1 절연층, 중간 금속층, 제 2 절연층, 상부 금속층 및 나노층을 포함하는 것을 특징으로 하는 불휘발성 메모리 소자.
  2. 제1항에 있어서, 상기 제 1 및 제 2 절연층은 알루미늄 산화막인 것을 특징으로 하는 불휘발성 메모리 소자.
  3. 제1항에 있어서, 상기 상부 금속층은 일함수(work function)가 낮은 금속층인 것을 특징으로 하는 불휘발성 메모리 소자.
  4. 제3항에 있어서, 상기 상부 금속층은 금(Au)층인 것을 특징으로 하는 불휘발성 메모리 소자.
  5. 제1항에 있어서, 상기 나노층은 플러린층으로써, C60층,C70층, C76층, C86 층, C116층인 것을 특징으로 하는 불휘발성 메모리 소자.
  6. 스윗칭소자와 스토리지 노드를 포함하는 불휘발성 메모리소자의 동작방법에 있어서,
    상기 스토리지 노드는 상기 스위칭소자에 연결된 하부금속층, 상기 하부금속층상에 순차적으로 적층된 제1 절연층, 중간금속층, 제 2 절연층, 상부 금속층 및 나노층을 포함하고,
    상기 스윗칭소자를 온 상태로 유지하는 단계; 및
    상기 상부금속층과 상기 하부금속층 사이에 음전위를 인가하는 단계를 포함하는 불휘발성 메모리 소자의 동작방법.
  7. 제6항에 있어서, 상기 음전위는 쓰기 전위로써 적어도 서로 다른 4개의 음전위중 어느 하나인 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
  8. 제6항에 있어서, 상기 음전위 인가후에 상기 상부금속층과 상기 하부금속층 사이에 양전위를 인가하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
  9. 제8항에 있어서, 상기 양전위는 읽기 전위인 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
  10. 제8항에 있어서, 상기 양전위를 인가하여 읽는 데이터는 00,01,10 또는 11인 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
  11. 제6항에 있어서, 상기 상부금속층과 하부금속층 사이에 소거전위를 인가하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
  12. 제8항에 있어서, 상기 양전위를 인가하여 상기 불휘발성 메모리 소자의 저항을 측정한 후, 상기 측정된 저항을 기준 저항과 비교하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 소자의 동작방법.
KR1020060015622A 2006-02-17 2006-02-17 불휘발성 메모리소자 및 그 동작방법 Expired - Fee Related KR100723419B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060015622A KR100723419B1 (ko) 2006-02-17 2006-02-17 불휘발성 메모리소자 및 그 동작방법
CN2006101361074A CN101026177B (zh) 2006-02-17 2006-10-11 非易失性存储器件及其操作方法
JP2007028104A JP2007221123A (ja) 2006-02-17 2007-02-07 不揮発性メモリ素子及びその動作方法
US11/706,995 US20070194367A1 (en) 2006-02-17 2007-02-16 Storage node, nonvolatile memory device, methods of fabricating the same and method of operating the nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015622A KR100723419B1 (ko) 2006-02-17 2006-02-17 불휘발성 메모리소자 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR100723419B1 true KR100723419B1 (ko) 2007-05-30

Family

ID=38278731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015622A Expired - Fee Related KR100723419B1 (ko) 2006-02-17 2006-02-17 불휘발성 메모리소자 및 그 동작방법

Country Status (4)

Country Link
US (1) US20070194367A1 (ko)
JP (1) JP2007221123A (ko)
KR (1) KR100723419B1 (ko)
CN (1) CN101026177B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
KR101097435B1 (ko) * 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8395927B2 (en) 2010-06-18 2013-03-12 Sandisk 3D Llc Memory cell with resistance-switching layers including breakdown layer
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
KR102608887B1 (ko) * 2016-08-10 2023-12-04 에스케이하이닉스 주식회사 반도체 장치
KR20190067668A (ko) * 2017-12-07 2019-06-17 에스케이하이닉스 주식회사 저항 변화 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441391A2 (en) * 2003-01-23 2004-07-28 Sharp Kabushiki Kaisha Dual-trench isolated crosspoint memory array and method for fabricating same
EP1458026A2 (en) * 2003-03-10 2004-09-15 Sharp Kabushiki Kaisha Low temperature processing of PCMO thin film on ir substrate for rram application

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229541A (ja) * 2002-01-31 2003-08-15 Sony Corp 半導体記憶装置及びその製造方法
US6911373B2 (en) * 2002-09-20 2005-06-28 Intel Corporation Ultra-high capacitance device based on nanostructures
KR100718142B1 (ko) * 2005-12-02 2007-05-14 삼성전자주식회사 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1441391A2 (en) * 2003-01-23 2004-07-28 Sharp Kabushiki Kaisha Dual-trench isolated crosspoint memory array and method for fabricating same
EP1458026A2 (en) * 2003-03-10 2004-09-15 Sharp Kabushiki Kaisha Low temperature processing of PCMO thin film on ir substrate for rram application

Also Published As

Publication number Publication date
US20070194367A1 (en) 2007-08-23
JP2007221123A (ja) 2007-08-30
CN101026177A (zh) 2007-08-29
CN101026177B (zh) 2010-08-18

Similar Documents

Publication Publication Date Title
JP4511249B2 (ja) 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
US7639524B2 (en) Multi-bit nonvolatile memory devices and methods of operating the same
US7521704B2 (en) Memory device using multi-layer with a graded resistance change
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US8569732B2 (en) Memory element and memory device
KR100657956B1 (ko) 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
KR100723419B1 (ko) 불휘발성 메모리소자 및 그 동작방법
JP5122776B2 (ja) イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法
KR20100089857A (ko) 메모리 셀
US8193030B2 (en) Methods of fabricating non-volatile memory devices having carbon nanotube layer and passivation layer
KR101188263B1 (ko) 반도체 메모리 장치
CN1976039B (zh) 非易失性存储器及其操作方法
JP2010153591A (ja) 不揮発性可変抵抗素子とその駆動方法
US8149610B2 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060217

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070420

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070523

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070525

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100412

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110411

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120423

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140430

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160409