KR100722647B1 - Method of manufacturing a substrate with a molded electronic component package - Google Patents
Method of manufacturing a substrate with a molded electronic component package Download PDFInfo
- Publication number
- KR100722647B1 KR100722647B1 KR1020050055379A KR20050055379A KR100722647B1 KR 100722647 B1 KR100722647 B1 KR 100722647B1 KR 1020050055379 A KR1020050055379 A KR 1020050055379A KR 20050055379 A KR20050055379 A KR 20050055379A KR 100722647 B1 KR100722647 B1 KR 100722647B1
- Authority
- KR
- South Korea
- Prior art keywords
- electronic component
- component package
- molded electronic
- substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 전자부품을 내장한 기판의 제조방법에 관한 것으로서, 특히 몰딩이 되어 있는 전자부품 패키지를 기판에 내장함으로서 외부적인 충격에 의해 전자부품이 파손되지 않도록 하는 몰딩된 전자부품 패키지를 내장한 기판의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a substrate having electronic components embedded therein, and more particularly, to a molded electronic component package having a molded electronic component package built into the substrate so that the electronic component is not damaged by an external impact. It relates to a manufacturing method of.
기판, 동박, 몰딩, 전자부품, 전자부품 패키지 Board, Copper Foil, Molding, Electronic Component, Electronic Component Package
Description
도 1은 종래의 심팩트(SIMPACT: System in module using passive and active component embedding technology) 공법에 의해 제작된 단면의 전자부품이 내장된 기판의 단면도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view of a substrate in which an electronic component of a cross section manufactured by a conventional SIMPACT (System in module using passive and active component embedding technology) method is manufactured.
도 2는 종래의 심팩트(SIMPACT) 공법에 의해 제작된 양면의 전자부품이 내장된 기판의 단면도.2 is a cross-sectional view of a substrate with a double-sided electronic component produced by a conventional SIMMPACT method.
도 3a 및 도 3b은 본 발명의 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 단면도.3A and 3B are cross-sectional views of a substrate incorporating a molded electronic component package according to an embodiment of the present invention.
도 4a 내지 도 4e는 도 3a 및 도 3b에 이용될 수 있는 몰딩된 전자부품 패키지의 단면도.4A-4E are cross-sectional views of a molded electronic component package that can be used in FIGS. 3A and 3B.
도 5a 내지 도 5i는 본 발명의 일실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 제조 공정을 보여주는 단면도.5A to 5I are cross-sectional views illustrating a manufacturing process of a substrate having a molded electronic component package according to an embodiment of the present invention.
도 6a 내지 도 6l는 본 발명의 제2 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 제조의 공정을 보여주는 단면도.6A-6L are cross-sectional views illustrating a process of manufacturing a substrate incorporating a molded electronic component package according to a second embodiment of the present invention.
도 7a 내지 도 7f는 본 발명의 제3 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 제조 공정을 보여주는 단면도.7A to 7F are cross-sectional views illustrating a manufacturing process of a substrate having a molded electronic component package according to a third exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
310a, 310b : 회로기판 350a, 350b : 몰딩된 전자부품 패키지310a, 310b:
351a, 351b : 전자부품 352a, 352b : 몰딩351a, 351b:
본 발명은 전자부품을 내장한 기판의 제조방법에 관한 것으로, The present invention relates to a method for manufacturing a substrate incorporating an electronic component.
보다 상세하게는 몰딩된 전자부품 패키지를 기판에 내장하여 외부의 충격에 의해 전자부품이 파손되는 것을 방지할 수 있는 몰딩된 전자부품 패키지를 내장한 기판의 제조방법에 관한 것이다.More particularly, the present invention relates to a method of manufacturing a substrate having a molded electronic component package, in which a molded electronic component package is embedded in a substrate, thereby preventing the electronic component from being damaged by an external impact.
최근 휴대 전화기, 디지털 비디오 카메라, 디지털 카메라, 휴대 정보 단말, 모바일 컴퓨터 등의 소형 휴대 기기에 관해서 회로 실장 기술의 고밀도화가 중요한 테마가 되고 있다. 이러한 흐름에 의해, 회로 부품을 고밀도로 실장하는 방법으로써 배선판을 다층화하는 경향이 있다. In recent years, high density circuit mounting technology has become an important theme for small portable devices such as mobile phones, digital video cameras, digital cameras, portable information terminals, and mobile computers. Due to such a flow, there is a tendency to multilayer a wiring board by a method of mounting circuit components at high density.
종래의 유리-애폭시수지함침기판에서는 드릴에 의한 관통구 구조를 이용하여 다층화하고 있으나, 신뢰성은 높지만, 고밀도 실장에는 적합하지 않다. 이 때문에 회로의 고밀도화를 도모할 수 있는 또 다른 방법으로써, 내부 비아에 의한 접속을 이용한 다층 배선판도 사용되고 있다. In the conventional glass-epoxy-impregnated substrate, the multilayer structure is formed using a drill-through structure, but the reliability is high, but it is not suitable for high-density mounting. For this reason, the multilayer wiring board which used the connection by internal via is also used as another method which can achieve the high density of a circuit.
내부 비아 접속에 의해, LSI 사이 또는 부품 사이의 배선 패턴을 최단 거리로 접속할 수 있으며, 필요한 각 층 사이만의 접속이 가능하게 되고, 회로 부품의 실장성에도 우수하다. By the internal via connection, the wiring pattern between the LSI or the components can be connected at the shortest distance, and only the necessary layers can be connected, and the circuit component is also excellent in the mountability.
또한, 부품 내장기판의 개발은 차세대 다기능성 및 소형 패키지 기술의 일환으로써 주목받고 있는데, 이는 부품 내장기판이 다기능성 및 소형화의 장점과 더불어, 고기능화의 측면도 일정 정도 포함하고 있으며, 고주파(100MHz이상)에서 배선거리를 최소화 할 수 있을 뿐만 아니라 경우에 따라서는 FC이나 BGA에서 사용되는 W/B 혹은 솔더볼(Solder ball)을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다. In addition, the development of component embedded boards is attracting attention as part of the next-generation multifunctional and small package technology, which includes the advantages of multi-functionality and miniaturization, as well as aspects of high functionality, and high frequency (over 100MHz). This is because the wiring distance can be minimized, and in some cases, it can solve the problem of reliability resulting from the connection of components using W / B or solder balls used in FC or BGA. .
이러한 부품내장기판이 US 2002/272599 및 US 2004/775656에 개시되어 있다.Such component embedded substrates are disclosed in US 2002/272599 and US 2004/775656.
도 1은 US 2002/272599에 개시되어있는 종래의 심팩트(SIMPACT)공법에 의해 제작된 전자부품이 내장된 기판의 단면도이다.1 is a cross-sectional view of a substrate in which an electronic component is manufactured by a conventional SIMMPACT method disclosed in US 2002/272599.
도 1에 있어서 부품내장모듈은 전기 절연층(101)과 배선패턴(102)과, 비아홀(103)과, 부품(104)과 땜납(105)을 구성하며, 또한 배선패턴(106,108)과 내부 비아홀(107)을 갖는 양면기판(109)을 포함한다. In FIG. 1, the component embedding module comprises an
도 2는 US 2004/775656에 개시되어있는 종래의 심팩트(SIMPACT)공법에 의해 제작된 양면의 전자부품이 내장된 기판의 단면도이다.FIG. 2 is a cross-sectional view of a substrate on which double-sided electronic components are manufactured by a conventional SIMMPACT method disclosed in US 2004/775656.
도 2에 있어서 부품내장모듈은 전자부품(능동부품(214a) 및 수동부품(214b))이 매입되는 절연층(212)의 양면에, 회로기판(211)이 배치되어 있다. 회로기판 (211)은 수지를 포함하는 절연기재(211a)에 배선패턴(217)이 형성되며, 다층으로 배선된 구조를 갖는다. 또한 주면상 및 내부에 배선패턴(217)이 배치되며 절연층(212)에 매입되는 전자부품(214a 및 214b)은 회로기판(211)의 주면상에 형성되는 배선패턴(217)과 전기적으로 접속되어 있다. 절연층(212)에는 이너 비어(213)이 형성되고 있고, 서로 대향하고 배치되는 한 쌍의 회로기판(211)에 각각 형성되는 배선패턴(217)간을 전기적으로 접속하고 있다. 또한, 능동부품(214a)은 범프(bump)(215)를 이용하여 배선패턴(217)과 전기적으로 접속되어 있고 상기 접속되는 부분은 포장수지(218)로 포장되어 있다. 수동부품(214b)은 접속부재(216)에 의해 배선패턴(217)에 전기적으로 접속되어 있다.In Fig. 2, the
한편, 상기와 같은 종래 기술에 따르면, 몰딩이 되지 않은 반도체칩을 기판에 실장함에 따라 반도체칩이 부서지는 문제가 있었다.On the other hand, according to the prior art as described above, there is a problem that the semiconductor chip is broken by mounting a non-molded semiconductor chip on the substrate.
또한, 상기와 같은 종래 기술에 따르면, 반도체 칩은 표면이 실리콘으로서 절연층과 잘 붙지 않는 문제점이 있었다.In addition, according to the prior art as described above, the semiconductor chip has a problem that the surface does not adhere well to the insulating layer as silicon.
또한, 상기와 같은 종래 기술에 따르면, 반도체칩이 내장된 기판이 낙하하게 되는 경우에 반도체칩이 파손되는 문제점이 있었다.In addition, according to the prior art as described above, there is a problem that the semiconductor chip is damaged when the substrate on which the semiconductor chip is embedded falls.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 몰딩된 전자부품을 기판에 내장하여 고장이나 파손등을 방지할 수 있도록 하는 몰딩된 전자부품 패키지를 내장한 기판의 제조방법에 관한 것이다.The present invention is to solve the above-mentioned problems, and relates to a method for manufacturing a substrate with a molded electronic component package that can be embedded in the substrate to prevent failure or damage.
상기와 같은 문제점을 해결하기 위한 본 발명은, 전자부품이 패키지 기판에 접합되어 있는 몰딩된 전자부품 패키지를 준비하는 제 1 단계; 상기 제1 단계에서 준비된 몰딩된 전자부품 패키지를 제1 금속박에 실장하는 제 2 단계; 상기 몰딩된 전자부품 패키지가 실장된 제1 금속박에 절연층을 적층하는 제 3 단계; 및 상기 절연층 위에 제2 금속박을 적층 한 후 상기 제1 금속박 및 제2 금속박을 이용하여 회로패턴 형성하는 제 4 단계를 포함하여 이루어진 것을 특징으로 한다.The present invention for solving the above problems, the first step of preparing a molded electronic component package in which the electronic component is bonded to the package substrate; A second step of mounting the molded electronic component package prepared in the first step on a first metal foil; Stacking an insulating layer on the first metal foil on which the molded electronic component package is mounted; And a fourth step of forming a circuit pattern using the first metal foil and the second metal foil after laminating a second metal foil on the insulating layer.
삭제delete
삭제delete
또한, 본 발명은, 전자부품이 패키지 기판에 접합되어 있고 몰딩된 전자부품 패키지를 준비하는 제 1 단계; 상기 제1 단계에서 준비된 몰딩된 전자부품 패키지 를 테이프에 부착하는 제 2 단계; 제1 절연층과 상기 제1 절연층의 양측에 제1 회로층 및 제2 회로층이 형성되어 있고 몰딩된 전자부품 패키지가 삽입될 공동이 형성되어 있는 회로기판을 준비하는 제 3 단계;상기 몰딩된 전자부품 패키지가 부착된 데이프에 상기 회로기판의 공동에 상기 몰딩된 전자부품 패키지가 삽입되도록 상기 회로기판을 적층하는 제 4 단계; 및 상기 테이프를 제거하고, 상기 회로기판의 상하에 제2 및 제3 절연층과 제3 및 제4 회로층을 적층하고 상기 제3 및 제4 회로층에 회로패턴을 형성하는 제 5 단계를 포함하여 것을 특징으로 한다.In addition, the present invention is a first step of preparing an electronic component package, the electronic component is bonded to the package substrate; A second step of attaching the molded electronic component package prepared in the first step to a tape; A third step of preparing a circuit board having a first insulating layer and a second circuit layer formed on both sides of the first insulating layer and the first insulating layer and having a cavity in which a molded electronic component package is to be inserted; Stacking the circuit board to insert the molded electronic component package into a cavity of the circuit board on a tape to which the electronic component package is attached; And a fifth step of removing the tape, stacking second and third insulating layers and third and fourth circuit layers on and under the circuit board, and forming a circuit pattern on the third and fourth circuit layers. It is characterized by.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전자부품 패키지를 내장한 기판 및 그 제조방법에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the substrate embedded with the electronic component package according to a preferred embodiment of the present invention and a manufacturing method thereof.
도 3a 및 도 3b는 본 발명의 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 단면도이다.3A and 3B are cross-sectional views of a substrate having a molded electronic component package according to an exemplary embodiment of the present invention.
도 3a를 참조하면, 본 발명의 일실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판은, 코어층이 되는 회로기판(310a), 회로기판(310a)의 상부에 부착되어 있는 몰딩된 전자부품 패키지(350a), 회로기판(310a)의 상부에 부착된 몰딩된 전자부품 패키지(350a)를 덮고 있는 절연층(331a), 절연층(331a)의 상부에 형성되어 있는 외부 회로층(333a), 회로기판(310a)의 하부에 형성되어 있는 절연층(332a), 절연층(332a)의 하부에 형성되어 있는 외부 회로층(334a)를 구비하고 있다.Referring to FIG. 3A, a board having a molded electronic component package according to an embodiment of the present invention may include a molded electronic component attached to an upper portion of a
여기에서 코어층이 되는 회로기판(310a)은 소정의 두께를 가지는 절연층(311a)과 절연층(311a)의 윗면과 하면에 각각 적층되고 회로패턴이 형성되어 있는 동박층(312a, 313a)으로 이루어져 있다.Here, the
그리고, 몰딩된 전자부품 패키지(350a)는 회로기판(310a)의 윗면 동박층(312a)에 범프(354a)가 접속되어 회로기판(310a)과 전기적 접속을 유지하고 있으며, 전자부품(351a)이 패키지 기판(354a)에 와이어 본딩(353a)되어 있고, 전자부품(351a)이 몰딩(352b)되어 외부의 충격등으로부터 보호된다. In the molded
한편, 위에서는 몰딩된 전자부품 패키지(350a)와 회로기판(310a)의 전기적 접속은 범프(355a)를 사용하여 유지하였는데, 이때 범프(355a)의 재료로는 동 또는 골드가 사용 가능하고, 범프(355a)로 인하여 패키지 기판(354a)과 회로기판(310a) 사이에 생기는 공간은 에폭시 수지를 사용하여 언더필(320a)을 수행하여 채운다. Meanwhile, in the above, the electrical connection between the molded
또한, 몰딩된 전자부품 패키지(350a)와 회로기판(310a)은 초음파 접합도 가능하며, 이방전도성 필름을 사용하여 접합이 가능하다. 이처럼 몰딩된 전자부품 패키지(350a)와 회로기판(310a)을 이방전도성 필름을 사용하여 접합하는 경우에 회로기판(310a)과 패키지 기판(354a) 사이에 공간이 생기지 않기 때문에 별도로 에폭시 수지를 사용하여 언더필할 필요는 없다.In addition, the molded
그리고, 몰딩된 전자부품 패키지(350a)가 완성 기판(300a)에 내장되게 되면, 종래 기술에서처럼 전자부품 패키지(350a)가 외부로 노출될 때와 달리 열방출 문제가 발생하게 되는데 이를 해결하기 위해서 절연층(331a)은 열전도성 물질이 사용되는 것이 바람직하다. In addition, when the molded
한편, 여기에서 예시된 몰딩된 전자부품 패키지(350a)는 와이어 본딩(353a)을 사용하였지만, 도 4a에서는 플립칩 본딩(356)을 사용하여 패키지 기판(354)과 전자부품(351)이 전기적 접속을 유지한다. 또한, 몰딩된 전자부품 패키지(350a)는 도 4b에 도시된 바와 같이 패키지 기판(354)에 복수의 전자부품(351-1, 351-2, 351-3, 351-4)을 적층하여 도통홀(357-1, 357-2)을 사용하여 전기적 접속을 유지한다. Meanwhile, although the molded
또한, 몰딩된 전자부품 패키지(350a)는 도 4c에 도시된 바와 같이 패키지 기판(354)에 인접한 전자부품(351-1)은 플립칩 본딩(356) 되어 있고, 전자부품(351-1)에 적층된 전자부품(351-2)은 와이어 본딩(353)을 사용하여 패키지 기판(354)과 전기적 접속을 유지한다.In addition, as shown in FIG. 4C, the molded
삭제delete
또한, 몰딩된 전자부품 패키지(350a)는 도 4e에 도시된 바와 같이 패키지 기판(354)에 복수의 전자부품(351-1, 351-2, 351-3)이 적층되어 있고, 각각의 전자부품(351-1, 351-2, 351-3)은 와이어 본딩(353-1, 353-2, 353-3)을 통하여 패키지 기판(354)에 전기적으로 접속되어 있다. In addition, the molded
도 3b를 참조하면, 본 발명의 다른 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판은, 코어층이 되는 회로기판(310b), 회로기판(310b)의 내부에 내장되어 몰딩된 전자부품 패키지(350b), 회로기판(310b)의 상부에 형성된 절연층(331b), 절연층(331b)의 상부에 형성되어 있는 외부 회로층(333b), 회로기판(310b)의 하부에 형성되어 있는 절연층(332b), 절연층(332b)의 하부에 형성되어 있는 외부 회로층 (334b)를 구비하고 있다.Referring to FIG. 3B, a board having a molded electronic component package according to another exemplary embodiment of the present disclosure may include a molded electronic component package embedded in a circuit board 310b and a circuit board 310b serving as core layers. 350b, an insulating
여기에서 코어층이 되는 회로기판(310b)은 소정의 두께를 가지는 절연층(311b)과 절연층(311b)의 윗면과 하면에 각각 적층되고 회로패턴이 형성되어 있는 동박층(312b, 313b)으로 이루어져 있다.Here, the circuit board 310b serving as the core layer is formed of an insulating layer 311b having a predetermined thickness and copper foil layers 312b and 313b respectively laminated on the upper and lower surfaces of the insulating layer 311b and having a circuit pattern formed thereon. consist of.
그리고, 몰딩된 전자부품 패키지(350b)는 회로기판(310b)의 내부에 내장되어 있으며, 아랫면 동박층(313b)에 범프(354b)가 접속되어 회로기판(310b)과 전기적 접속을 유지하고 있으며, 전자부품(351b)이 패키지 기판(354b)에 와이어 본딩(353b)되어 있고, 전자부품(351b)이 몰딩(352b)되어 외부의 충격등으로부터 보호된다. In addition, the molded
한편, 위에서는 몰딩된 전자부품 패키지(350b)와 회로기판(310b)의 전기적 접속은 범프(355b)를 사용하여 유지하였는데, 이때 범프(355b)의 재료로는 동 또는 골드가 사용가능하고, 범프(355b)로 인하여 패키지 기판(354b)와 회로기판(310b) 사이에 생기는 공간은 에폭시 수지를 사용하여 언더필(320b)을 수행하여 채운다. Meanwhile, in the above, the electrical connection between the molded
또한, 몰딩된 전자부품 패키지(350b)와 회로기판(310b)은 초음파 접합도 가능하며, 이방전도성 필름을 사용하여 접합이 가능하다. 이처럼 몰딩된 전자부품 패키지(350b)와 회로기판(310b)을 이방전도성 필름을 사용하여 접합하는 경우에 회로기판(310b)과 패키지 기판(354b) 사이에 공간이 생기지 않기 때문에 별도로 에폭시 수지를 사용하여 언더필할 필요는 없다.In addition, the molded
그리고, 몰딩된 전자부품 패키지(350b)가 완성 기판(300b)에 내장되게 되면, 종래 기술에서처럼 전자부품 패키지(350b)가 외부로 노출될 때와 달리 열방출 문제 가 발생하게 되는데 이를 해결하기 위해서 절연층(311b)은 열전도성 물질이 사용되는 것이 바람직하다. In addition, when the molded
한편, 여기에서 예시된 몰딩된 전자부품 패키지(350b)는 와이어 본딩(353b)을 사용하였지만, 도 4a 내지 도 4e에 도시된 몰딩된 전자부품 패키지를 사용할 수 있다.Meanwhile, although the molded
도 5a 내지 도 5i는 본 발명의 일실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 제조방법의 공정도이다.5A to 5I are flowcharts illustrating a method of manufacturing a substrate having a molded electronic component package according to an embodiment of the present invention.
도 5a를 참조하면, 코어가 되는 기판으로 회로기판(510)을 준비하며, 이 회로기판(510)은 절연재료로 이루어져 있으며, 소정의 두께를 가지는 절연층(511)과, 절연층(511)의 윗면과 하면에 각각 동박층(512, 513)을 구비하고 있다. 또한, 회로기판(510)은 양면의 회로를 접속하기 위한 다수의 관통홀(514)이 형성되어 있다.Referring to FIG. 5A, a
다음에, 도 5b 및 도 5c를 참조하면, 회로기판(510)의 동박층(512, 513)에 감광성 물질(521, 522)을 도포한 후 몰딩된 전자부품 패키지(550)가 실장 될 부분에 회로패턴을 형성하기 위해 상측에 있는 감광성 물질(521)을 노광 및 현상공정을 통해 선택적으로 제거하여 동박층(512)중 동박이 남을 부위의 동박을 노출시킨다. 이와 같은 화상형성공정은 사진법과 스크린 인쇄법으로 나눌 수 있다. 사진법은 회로패턴이 출력된 아트워크 필름을 이용하는 방법으로 드라이 필름을 감광성 재료로 사용하는 D/F 법과 액체 상태의 감광재를 사용하는 액상감광재법으로 구분된다. Next, referring to FIGS. 5B and 5C, after the
그리고, 도 5d를 참조하면, 감광성 물질(521, 522)에 형성된 회로패턴에 따라 회로기판(510)의 동박층(512, 513)을 에칭하여 회로패턴을 형성한다. 5D, the copper foil layers 512 and 513 of the
다음으로, 도 5e에 도시된 바와 같이 회로기판(510)의 동박층(512, 513)에 적층된 감광성 물질(521, 522)을 제거하며, 도 5f에 도시된 바와 같이 하면에 범프(555)가 형성되어 있는 몰딩된 전자부품 패키지(550)를 회로기판(510)의 상면 동박층(512)에 올려놓고 접합시킨다. 이때, 회로기판(510)의 상면 동박층(512)과 범프(555)의 접합은 동과 동을 직접 연결하는 방법과, 동과 골드를 집적 연결하는 방법과, 초음파 접합과 이방전도성 필름을 사용하여 접합하는 방법등이 있다. 그리고, 회로기판(510)의 상면 동박층(512)과 몰딩된 전자부품 패키지(550)의 하면과의 사이에 형성된 공간에 에폭시 수지를 언더필(530)하여 공간을 메꾼다. 여기의 몰딩된 전자부품 패키지(550)는 와이어 본딩된 경우에 대하여 설명하였지만 그 외 도 4a 내지 도 4e에 도시된 여러 가지 형태의 몰딩된 전자부품 패키지를 사용할 수 있다.Next, as illustrated in FIG. 5E, the
이후에, 도 5g에 도시된 바와 같이 몰딩된 전자부품 패키지(550)가 들어갈 수 있는 공동이 형성되어 있는 절연층(531)을 회로기판(510)의 상면에 적층하며, 회로기판(510)의 하면에는 공동이 형성되지 않은 절연층(532)를 적층한다. 이때, 절연층(531)은 B-스테이지에 있기 때문에 전자부품 패키지(550) 위로 흘러들어가 틈새를 메꾸게 된다. 물론, 절연층(531)은 C-스테이지에 있는 물질을 사용할 수 있다. 또한, 절연층(531)은 내장된 전자부품 패키지(550)가 열을 쉽게 방출할 수 있도록 열전도성 물질을 사용되는 것이 좋다.Subsequently, as shown in FIG. 5G, an insulating
그리고, 도 5h에 도시된 바와 같이, 몰딩된 전자부품 패키지(550)가 내장된 절연층(531)과 하부 절연층(532)에 동박층(533, 534)를 적층한 후에, 도 5i에 도시된 바와 같이 회로패턴을 형성한다. 물론, 공동이 형성된 절연층(531)을 적층하고 이후에 동박층(533)을 적층하지 않고 공동이 형성된 RCC(Resin Coated Copper foil)를 바로 적층할 수도 있다.5H, after the copper foil layers 533 and 534 are stacked on the insulating
도 6a 내지 도 6l은 본 발명의 제2 실시예에 따른 몰딩된 전자부품 패키지를 내장한 기판의 제조방법의 공정도이다. 6A to 6L are flowcharts illustrating a method of manufacturing a substrate having a molded electronic component package according to a second exemplary embodiment of the present invention.
도 6a에 도시된 바에 의하면, 1차 접합에 있어 제1금속박(613)에 몰딩된 전자부품 패키지(650)를 범프(655)를 사용하여 접합하여 전기적으로 연결되도록 실장한다. 물론, 범프(655)와 제1 금속박(613)의 접합은 동과 동을 직접 연결하는 방법, 동과 골드를 직접 연결하는 방법과, 초음파 접합과, 이방전도성 물질을 이용하는 방법 등 여러 가지가 있다. 여기의 몰딩된 전자부품 패키지(650)는 와이어 본딩된 경우에 대하여 설명하였지만 그외 도 4a 내지 도 4e에 도시된 바와 같이 다양한 형태의 몰딩된 전자부품 패키지를 사용할 수 있다.As shown in FIG. 6A, the
이때, 상기 제1금속박(613)은 동박(copper foil)으로 하는 것이 바람직하다. In this case, the
상기 제1 금속박(613)으로 동박을 사용함으로써 종래의 회로층을 형성한 후 회로기판상에 실장하는 방법과 달리 열방출 비아홀등을 갖출 필요없이 열전도율이 좋은 동박으로부터 직접 열이 방출되므로, 추가적으로 레이져나 기계적인 드릴링하는 공정없이도 고밀도 집적회로들을 실장하는 경우에 발생되는 열방출문제를 현저히 개선할 수 있다는 장점이 있다.By using copper foil as the
그리고, 제1 금속박(613)과 전자부품 패키지(650)를 부착한 후에 에폭시 수지를 언더필(620)하여 몰딩된 전자부품 패키지(650)와 제1 금속박(613) 사이에 형성된 공간을 메꾼다.After attaching the
도 6b에 도시된 바에 의하면, 제1금속박(613)의 전자부품 패키지(650)가 실장 된 면전체를 덮도록 B-스테이지의 적층재(611)를 적층하고, 상기 적층재(611)에 제2금속박(612)을 실장한다. 이때, 적층재(611)는 C-스테이지를 이용할 수 있는데, 그 경우에는 몰딩된 전자부품 패키지(650)가 삽입될 수 있는 공동이 형성되어 있어야 한다. As shown in FIG. 6B, the
도 6c에 도시된 바에 의하면, 회로기판의 회로패턴을 형성하기 위해 감광성재료(621, 622)를 정렬한다. 화상형성공정에는 사진법 또는 스크린 인쇄법등의 방법이 있으나, 본 발명의 제조방법은 사진법을 이용하는 것이 바람직하다. As shown in FIG. 6C, the
도 6d에 도시된 바에 의하면, 드라이 필름이 정렬된 코어층(610)에 드라이 필름(621, 622)에 배선패턴을 형성한다. 상기 배선패턴을 형성하기 위해 노광 및 현상을 순차적으로 실시한다. As shown in FIG. 6D, wiring patterns are formed on the
도 6e에 도시된 바에 의하면, 드라이필름(621, 622)에 의한 배선패턴을 에칭레지스트로 이용하여 코어층(610)의 내층배선패턴을 형성한다. 상기 화상형성공정은 드라이필름에 의한 배선패턴을 기판상에 형성한 것일 뿐으로 실제 배선의 역할을 수행하는 것은 동박에 의한 배선패턴이다. As shown in FIG. 6E, an inner layer wiring pattern of the
도 6f에 도시된 바에 의하면, 상기 금속박(612, 613)에 의한 내층배선패턴을 형성한 후에 에칭레지스트로 이용된 드라이필름(621, 622)을 박리한다.6F, after forming the inner layer wiring pattern by the metal foils 612 and 613, the
도 6g에 도시된 바에 의하면, 박리된 배선패턴에 절연층(631)을 정렬한다. As shown in FIG. 6G, the insulating
상기 절연층(631)은 배선패턴이 형성된 코어층(610)의 표면전체에 정렬을 한다.The insulating
상기 절연층(631)이 정렬이 됨으로써 후술할 무전해동도금층(633a) 및 전해 동도금층(633b)과 직접 접촉이 이루어지지 않도록 하는 효과가 있다.As the insulating
도 6h에 도시된 바에 의하면, 상기 절연층(631)이 정렬된 코어층(610)에 비아홀(660)을 뚫는다. As illustrated in FIG. 6H, the via
상기 비아홀(660)은 제1금속박(613) 및 제2 금속박(612)간의 배선을 연결하기 위한 것으로 드릴링으로 홀을 가공하고 가공 중에 발생하는 각종 오염과 이물질을 제거하는 디버링 및 디스미어를 행한다. 기판에 가공되는 홀은 부품이 삽입되어 반대 측의 배선과 도통하기 위한 것과 2층간의 전기적인 연결만을 위한 것의 2종류가 있으나 본 발명은 바람직하게는 2층간의 전기적인 연결만을 위한 것을 채택한다. The via
도 6i에 도시된 바에 의하면, 상기 비아홀(660) 내벽에 대한 동도금 후 비아홀을 충진재로 충진한다. 여기에서 충진재는 전도성 페이스트나 절연성 페이스트를 사용할 수 있으며, 내장된 전자부품의 열방출을 위하여 열전도성 물질을 사용하는 것이 바람직하다.As shown in FIG. 6I, the via hole is filled with a filler after copper plating on the inner wall of the via
상기 비아홀(660) 내벽에 대한 동도금은 무전해 동도금(633a), 전해 동도금(633b)으로 순차적으로 진행한다. 상기 무전해 동도금(633a)은 수지, 세라믹, 유리 등과 같은 부도체의 표면에 도전성을 부여하기 위한 유일한 도금방법이며 본 발명에서는 비아홀(660)의 내벽을 동으로 도금하여 층간의 배선을 전기적으로 연결한다. Copper plating on the inner wall of the via
상기 전해 동도금(633b)은 무전해 동도금(633a)이 행해진 결과 도전성이 부여되었으므로 전기 분해를 이용하여 실시한다. 전해 동도금(633b)은 두꺼운 도금 피막을 형성하기 쉬우며, 막의 물성도 무전해 동도금(633a)에 비해 우수하다는 장점이 있다. The
도 6j에 도시된 바에 의하면, 외층배선패턴을 형성하기 위해 드라이 필름(641, 642)을 내선배선패턴이 형성된 코어층(610) 표면전체를 덮도록 정렬한다.As shown in FIG. 6J, the
도 6k에 도시된 바에 의하면, 상기 드라이 필름(641, 642)이 정렬된 내선배선패턴의 표면을 상기 화상형성공정을 통해 외층배선패턴을 형성한다. 외층배선패턴을 형성하는 과정은 내층배선패턴 형성과정에서 상술한 바와 같다. As shown in FIG. 6K, an outer layer wiring pattern is formed on the surface of the inner wiring pattern in which the
도 6l에 도시된 바와 같이, 화상형성공정을 통하여 외층배선패턴이 형성되었으면, 드라이필름(641, 642)을 제거한다.As illustrated in FIG. 6L, when the outer layer wiring pattern is formed through the image forming process, the
도 7a 내지 도 7f는 본 발명의 바람직한 제3 실시예에 따른 몰딩된 전자부품 패키지가 내장된 기판의 제조 공정의 단면도이다.7A to 7F are cross-sectional views illustrating a manufacturing process of a substrate having a molded electronic component package according to a third exemplary embodiment of the present invention.
도 7a를 참조하면, 절연층(711)과 절연층(711)의 양면에 동박층(712, 713)이 형성되어 있는 회로기판(710)을 준비한다.Referring to FIG. 7A, a
그리고, 도 7b에 도시된 바와 같이 회로기판(710)의 양측 동박층(712, 713)에 회로패턴을 형성하고, 몰딩된 전자부품 패키지(750)이 삽입될 수 있는 공동을 형성한다.As shown in FIG. 7B, circuit patterns are formed on both copper foil layers 712 and 713 of the
이후에, 도 7c에 도시된 바와 같이 양면데이프(740)의 일면에 몰딩된 전자부품 패키지(750)를 부착한 후에, 도 7d에 도시된 바와 같이 회로기판(710)의 일측에 양면 테이프(740)를 부착하는데, 이때 몰딩된 전자부품 패키지(750)가 회로기판(710)에 형성된 공동에 삽입되도록 한다. 여기에서 몰딩된 전자부품 패키지(750)는 와이어 본딩된 경우에 대하여 설명하였지만 그 외 도 4a 내지 도 4e에 도시된 다양한 형태의 몰딩된 전자부품 패키지가 사용가능하다. 여기의 양면 테이프(740)는 폴리이미드의 양측에 실리콘이 코팅된 테이프가 바람직하며, 열의 가해지면 점성이 떨어져 부착되어 있는 회로기판(710)에서 떨어진다. 물론, 일면만 접착제가 형성되어 있는 데이프의 사용도 가능하다.Subsequently, after attaching the molded
그리고, 회로기판(710)의 공동과 몰딩된 전자부품 패키지(750)의 틈새를 메꾸기 위해서 에폭시 수지로 틈새를 메꾼다. 이러한 에폭시 수지는 틈새로 충진될 때 회로패턴이 형성되어 있지 않은 절연층(711)의 아래측으로 흘러들어가 굳어지게 되며 그 결과 쉽게 전자부품이 단단히 고정된다. Then, the gap is filled with an epoxy resin to fill the gap between the cavity of the
이후, 도 7e에 도시된 바와 같이 양면 데이프(740)를 제거하고, 도 7f에 도시된 바와 같이 상하에 절연층(731, 732)를 적층한 후에 동박(733, 734)을 적층한 후에 회로패턴을 형성한다.Thereafter, as shown in FIG. 7E, the double-
물론, 몰딩된 전자부품 패키지(750)의 범프(755)를 외부 회로층(734)에 전기적으로 연결하기 위해서 비아홀(760)을 이용한다.Of course, the via
본 발명의 전자부품이 내장된 기판의 제조방법에 의하면, 몰딩된 전자부품을 내장함에 따라 제조 과정에서 발생할 수 있는 전자부품의 파손등을 방지할 수 있도록 하는 효과가 있다.According to the method for manufacturing a substrate having an electronic component embedded therein, the molded electronic component may be embedded to prevent damage to the electronic component that may occur during the manufacturing process.
또한, 상기와 같은 본 발명에 따르면, 몰딩된 전자부품을 내장함에 따라 절 연층과 접촉되는 면이 몰딩된 면이라서 종래 디라미레이션의 문제점을 해결할 수 있도록 하는 효과가 있다.In addition, according to the present invention as described above, since the molded surface is in contact with the insulation layer is molded in the molded electronic component there is an effect that can solve the problem of the conventional delamination.
본 발명에 따른 몰딩된 전자부품을 내장한 기판의 제조방법은 단지 상기한 실시예에 한정되는 것이 아니고, 그 기술적 요지를 벗어나지 않는 범위에서 다양하게 변형 및 변경 실시할 수 있다.The manufacturing method of the board | substrate containing the molded electronic component which concerns on this invention is not limited only to the above-mentioned embodiment, It can variously deform and change in the range which does not deviate from the technical summary.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055379A KR100722647B1 (en) | 2005-06-25 | 2005-06-25 | Method of manufacturing a substrate with a molded electronic component package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050055379A KR100722647B1 (en) | 2005-06-25 | 2005-06-25 | Method of manufacturing a substrate with a molded electronic component package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060135424A KR20060135424A (en) | 2006-12-29 |
KR100722647B1 true KR100722647B1 (en) | 2007-05-28 |
Family
ID=37813432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050055379A Expired - Fee Related KR100722647B1 (en) | 2005-06-25 | 2005-06-25 | Method of manufacturing a substrate with a molded electronic component package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100722647B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100959859B1 (en) | 2008-06-20 | 2010-05-27 | 삼성전기주식회사 | Formation method of electronic component embedded board |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101284042B1 (en) * | 2007-01-25 | 2013-07-09 | 삼성디스플레이 주식회사 | Flexible Printed Circuit Board, Method of Manufacturing The Same and Display Device Having The Same |
US20230106642A1 (en) * | 2021-09-20 | 2023-04-06 | Infineon Technologies Austria Ag | Embedded package with delamination mitigation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225334B1 (en) | 1994-05-16 | 1999-10-15 | 가나이 쯔또무 | Electronic component, electronic component assembly and electronic component unit |
KR100325566B1 (en) | 1997-11-18 | 2002-04-17 | 모리시타 요이찌 | Electronic component unit, electronic assembly using the unit, and method for manufacturing the electronic component unit |
KR20030032892A (en) * | 2001-10-18 | 2003-04-26 | 마쯔시다덴기산교 가부시키가이샤 | Component embedded module and manufacturing method thereof |
KR20050098346A (en) * | 2004-04-06 | 2005-10-12 | 엘지이노텍 주식회사 | Package for complex module and manufacture method |
-
2005
- 2005-06-25 KR KR1020050055379A patent/KR100722647B1/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100225334B1 (en) | 1994-05-16 | 1999-10-15 | 가나이 쯔또무 | Electronic component, electronic component assembly and electronic component unit |
KR100325566B1 (en) | 1997-11-18 | 2002-04-17 | 모리시타 요이찌 | Electronic component unit, electronic assembly using the unit, and method for manufacturing the electronic component unit |
KR20030032892A (en) * | 2001-10-18 | 2003-04-26 | 마쯔시다덴기산교 가부시키가이샤 | Component embedded module and manufacturing method thereof |
KR20050098346A (en) * | 2004-04-06 | 2005-10-12 | 엘지이노텍 주식회사 | Package for complex module and manufacture method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100959859B1 (en) | 2008-06-20 | 2010-05-27 | 삼성전기주식회사 | Formation method of electronic component embedded board |
Also Published As
Publication number | Publication date |
---|---|
KR20060135424A (en) | 2006-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101077410B1 (en) | Printed circuit board with electronic components embedded therein including cooling member and method for fabricating the same | |
US7285728B2 (en) | Electronic parts packaging structure and method of manufacturing the same | |
KR102380304B1 (en) | A printed circuit board comprising embeded electronic component within and a method for manufacturing | |
US7839649B2 (en) | Circuit board structure having embedded semiconductor element and fabrication method thereof | |
JP4251421B2 (en) | Manufacturing method of semiconductor device | |
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
JP4361826B2 (en) | Semiconductor device | |
JP5389770B2 (en) | Printed circuit board with built-in electronic element and manufacturing method thereof | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US20100139962A1 (en) | Wiring board and method of manufacturing the same | |
JP2001217337A (en) | Semiconductor device and manufacturing method therefor | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
JP2010186847A (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US7923299B2 (en) | Manufacturing process for embedded semiconductor device | |
JP2008218979A (en) | Electronic packaging and manufacturing method thereof | |
KR20160032985A (en) | Package board, method for manufacturing the same and package on package having the thereof | |
JP2009289802A (en) | Module having electronic part built-in and production method thereof | |
KR100722647B1 (en) | Method of manufacturing a substrate with a molded electronic component package | |
JP5184497B2 (en) | Electronic component-embedded printed circuit board and manufacturing method thereof | |
KR20160004158A (en) | Package substrate | |
KR101092945B1 (en) | Package substrate, electronic component package having the same and method of manufacturing package substrate | |
KR101109287B1 (en) | Electronic component embedded printed circuit board and manufacturing method | |
CN114823372A (en) | Board-level system-in-package method and package structure | |
US20230245990A1 (en) | Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050625 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060929 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070430 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070521 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070517 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20100412 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20110414 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20120409 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20130403 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20140325 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20180301 |