[go: up one dir, main page]

KR100720453B1 - 횡전계방식 액정표시소자 - Google Patents

횡전계방식 액정표시소자 Download PDF

Info

Publication number
KR100720453B1
KR100720453B1 KR1020050046732A KR20050046732A KR100720453B1 KR 100720453 B1 KR100720453 B1 KR 100720453B1 KR 1020050046732 A KR1020050046732 A KR 1020050046732A KR 20050046732 A KR20050046732 A KR 20050046732A KR 100720453 B1 KR100720453 B1 KR 100720453B1
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
common
gate
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050046732A
Other languages
English (en)
Other versions
KR20060046377A (ko
Inventor
허정우
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Publication of KR20060046377A publication Critical patent/KR20060046377A/ko
Application granted granted Critical
Publication of KR100720453B1 publication Critical patent/KR100720453B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 드레인 전극의 단락마진을 확보하여 리페어 과정시 GDS(Gate-Drain Short) 문제를 방지하고자 하는 횡전계방식 액정표시소자에 관한 것으로, 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하여 화소를 정의하는 데이터 배선 및 상기 반도체층 상에 형성되는 소스/드레인 전극과, 상기 게이트 배선에 평행하는 공통배선 과, 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하며 상기 드레인 전극이, 포인트 디펙트가 발생된 화소를 리페어를 위한 암점화시, 단락되는 부분에서 선폭이 줄어들어 상기 드레인 전극의 단락 마진을 확보해주는 공통전극 및 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
IPS, 암점화, 드레인 전극 단락, GDS

Description

횡전계방식 액정표시소자{THE IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.
도 2는 도 1의 Ⅰ-Ⅰ‘선상에서의 단면도.
도 3은 본 발명에 의한 횡전계방식 액정표시소자의 평면도.
도 4는 도 3의 Ⅱ-Ⅱ‘선상에서의 단면도.
도 5a 내지 도 5d는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도.
*도면의 주요 부분에 대한 부호설명
112 : 게이트 배선 112a : 게이트 전극
114 : 반도체층 115 : 데이터 배선
115a : 소스 전극 115b : 드레인 전극
117 : 화소전극 119 : 커패시터 전극
124 : 공통전극 125 : 공통배선
150,151 : 제 1 ,제 2 콘택홀 160 : 레이저 빔 기구
D/C : 드레인 전극 단락 W : 웰딩
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 드레인 전극의 단락마진을 확보하여 리페어 과정시 GDS문제를 방지하고자 하는 횡전계방식 액정표시소자에 관한 것이다.
최근, 계속해서 주목받고 있는 평판표시소자 중 하나인 액정표시소자는 액체의 유동성과 결정의 광학적 성질을 겸비하는 액정에 전계를 가하여 광학적 이방성을 변화시키는 소자로서, 종래 음극선관(Cathode Ray Tube)에 비해 소비전력이 낮고 부피가 작으며 대형화 및 고정세가 가능하여 널리 사용되고 있다.
상기 액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다.
구체적으로, 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN 모드(Twisted Nematic Mode)와, 한 화소를 여러 도메인으로 나눠 각각의 도메인의 주시야각 방향을 달리하여 광시야각을 구현하는 멀티도메인 모드(Multi-Domain Mode)와, 보상필름을 기판에 부착하여 빛의 진행방향에 따른 빛의 위상변화를 보상하는 OCB 모드(Optically Compensated Birefringence Mode)와, 한 기판 상에 두개의 전극을 형성하여 액정의 방향자가 배향막의 나란한 평면에서 꼬이게 하는 횡전계방식(In-Plane Switching Mode)과, 네가티브형 액정과 수직배향막을 이용하여 액정 분자의 장축이 배향막 평면에 수직 배열되도록 하는 VA 모드(Vertical Alignment Mode) 등 다양하다.
이중, 상기 횡전계방식 액정표시소자는 통상, 서로 대향 배치되어 그 사이에 액정층을 구비한 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판으로 구성된다.
즉, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위한 블랙 매트릭스와, 상기 블랙 매트릭스 상에 색상을 구현하기 위한 R,G,B의 컬러필터층이 형성된다.
그리고, 상기 박막트랜지스터 어레이 기판에는 단위 화소를 정의하는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 스위칭소자와, 서로 엇갈리게 교차되어 횡전계를 발생시키는 공통전극 및 화소전극이 형성된다.
이하, 도면을 참조하여 종래 기술의 횡전계방식 액정표시소자에 대해 설명하면 다음과 같다. 이하에서는 주로 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판에 관한여 서술한다.
도 1은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ‘선상에서의 단면도이다.
박막트랜지스터 어레이 기판 상에는, 도 1에 도시된 바와 같이, 수직으로 교차 배치되어 단위 화소를 정의하는 게이트 배선(12) 및 데이터 배선(15)과, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 부위에 배치된 박막트랜지스터(TFT)와, 상기 게이트 배선(12)과 평행하도록 화소 내에 배치된 공통배선(25)과, 상기 공통배선(25)에서 분기되어 각 화소영역에 상기 데이터 배선(15)에 평행하도록 형성되는 다수개의 공통전극(24)과, 상기 박막트랜지스터(TFT)의 드레인 전극(15b)에 연결되어 각 화소영역의 상기 공통전극(24) 사이에서 상기 공통전극과 평행하게 교 차 배치된 다수개의 화소 전극(17)이 구비되어 있다.
상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(도 2의 13)과, 상기 게이트 전극(12a) 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성된다.
그리고, 상기 공통배선(25) 및 공통전극(24)은 일체형으로 형성되며, 상기 게이트 배선(12)과 동시에 형성되는데, 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 형성한다.
상기 화소전극(17)은 상기 공통전극(24)과 교번하도록 형성하는데, 보호막(도 2의 16)을 선택적으로 제거하여 형성된 제 1 콘택홀(50)을 통해서 상기 박막트랜지스터의 드레인 전극(15b)과 접속된다.
이 때, 상기 공통전극(24) 및 화소전극(17)은 일직선 형태로 교차 형성되어도 무방하고 또는, 도 1에 도시된 바와 같이, 지그재그(zigzag) 형태로 형성되어도 무방하다.
한편, 상기 공통배선(25) 상부에 커패시터 전극(19)이 더 구비되어 스토리지 커패시터를 구성하는데, 상기 커패시터 전극(19)은 상기 데이터 배선(15)과 동시에 형성되어 보호막을 제거하여 형성된 제 2 콘택홀(51)을 통해 상기 화소 전극(17)에 접속되어 전압을 인가받는다.
이 때, 상기 공통배선(25)과 커패시터 전극(19) 사이에서 발생하는 스토리지 커패시턴스 이외에, 서로 오버랩되는 드레인 전극(15b)과 공통전극(24) 사이에서도 스토리지 커패시턴스가 발생하여 부족한 스토리지 커패시턴스를 보충한다.
이와같이 구성된 박막트랜지스터 어레이 기판은 액정층을 사이에 두고 대향기판과 합착되는데, 기판에 대해서 수평을 유지한 상태로 액정층의 액정분자를 회전시키기 위하여 공통전극 및 화소전극 2개를 모두 동일한 기판 상에 형성하고, 상기 2개의 전극 사이에 전압을 걸어 기판에 대해서 수평방향의 전계를 일어나게 한다.
횡전계방식 액정표시소자는 이러한 전기장을 이용하여 액정분자의 배열을 조절한다. 이 때문에, 시각방향에 대한 액정의 복굴절의 변화가 작아 종래의 TN방식 액정표시소자에 비해 시야각 특성이 월등하게 우수해지는 것이다.
한편, 상기와 같이 구성된 박막트랜지스터 어레이 기판은 컬러필터 어레이 기판과 합착되기 전 또는 후에, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 불량을 테스트하기 위해 MPS(Mass Production System) 테스트 공정을 거치게 된다.
이 때, 포인트 디펙트가 발견되면 포인트 디펙트가 발견된 단위 화소를 암점화시키는 리페어 과정을 수행하여 제품을 양품화시킨다.
즉, 도 1 및 도 2에 도시된 바와 같이, 레이저 빔 기구(60)로부터 나오는 레이저로 드레인 전극(15b)을 단락(D/C: Drain electrode Cutting) 시켜 화소전극(17)에 데이터 신호가 인가되지 않도록 하고 이와 동시에, 커패시터 전극(19)이 있는 부분을 웰딩(W)하여 상기 커패시터 전극(19), 공통배선(25), 화소전극(17)이 서 로 연결되도록 한다.
따라서, 공통전극(24)과 화소전극(17)에 동일한 신호가 인가되어 등전위가 형성됨으로써 액정이 구동되지 않아 암점화가 되는 것이다.
그러나, 종래 기술에 의한 횡전계방식 액정표시소자에 있어서 단위 화소를 암점화시키기 위해 드레인 전극을 단락시키는 경우 GDS(Gate-Drain Short) 불량이 발생하는 문제가 있었다.
즉, 도 1 및 도 2에 도시된 바와 같이, 드레인 전극(15b)과 공통전극(24)이 오버랩되어 있는 면적이 넓어서 상기 드레인 전극을 단락시키기 위한 마진이 부족하였다.
따라서, 드레인 전극을 단락시키기 위해서 레이저를 가하는 경우, 단락 마진이 8.4㎛밖에 안되므로 오버랩되어 있는 드레인 전극(15b)과 공통전극(24)이 서로 용접(GDS 불량)되어, 결국 NG(No Good) 처리되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 드레인 전극의 단락마진을 확보하여 리페어 과정시 GDS 불량을 방지하고자 하는 횡전계방식 액정표시소자를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계방식 액정표시소자는 기판 상에 형성된 게이트 배선 및 게이트 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층과, 상기 게이트 배선에 교차하여 화소를 정의하는 데이터 배선 및 상기 반도체층 상에 형성되는 소스/드레인 전극과, 상기 게이트 배선에 평행하는 공통배선 과, 상기 공통배선에서 분기되어 상기 데이터 배선에 평행하며 상기 드레인 전극이, 포인트 디펙트가 발생된 화소를 리페어를 위한 암점화시, 단락되는 부분에서 선폭이 줄어들어 상기 드레인 전극의 단락 마진을 확보해주는 공통전극 및 상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 한다.
이와 같이, 본발명은 공통전극의 패턴을 바꾸어 드레인 전극의 단락 마진을 확보하는 것을 특징으로 한다. 즉, 드레인 전극이 단락되는 부분에 오버랩되는 공통전극의 선폭을 줄인다.
이 때, 공통전극의 패턴을 바꾸는 것에 의해 야기되는 공통전극과 드레인 전극 사이의 스토리지 커패시턴스 부족분은, 상기 드레인 전극의 패턴을 바꾸어 보상한다.
이하, 도면을 참조하여 본 발명에 따른 횡전계방식 액정표시소자에 대해 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 횡전계방식 액정표시소자의 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ‘선상에서의 단면도이며, 도 5a 내지 도 5d는 본 발명에 의한 횡전계방식 액정표시소자의 공정단면도이다.
본 발명에 의한 횡전계방식 액정표시소자의 박막트랜지스터 어레이 기판(111) 상에는, 도 3 및 도 4에 도시된 바와 같이, 일렬로 배치된 게이트 배선(112) 및 상기 게이트 배선(112)에서 분기된 게이트 전극(112a)과, 상기 게이트 배선 (112)을 포함한 전면에 형성된 게이트 절연막(113)과, 상기 게이트 전극(112a) 상부의 게이트 절연막(113) 상에 비정질 실리콘(a-Si) 및 비정질 실리콘에 불순물을 이온 주입한 n+a-Si을 차례로 증착하여 형성된 반도체층(114)과, 상기 게이트 배선에 수직 교차하여 화소를 정의하는 데이터 배선(115) 및 상기 데이터 배선(115)에서 분기되어 상기 반도체층(114) 상에 형성되는 소스/드레인 전극(115a,115b)과, 상기 게이트 배선(112)에 평행하는 공통배선(125)과, 상기 공통배선(125)에서 분기되어 상기 데이터 배선(115)에 평행하며 상기 드레인 전극(115b)과 오버랩되는 부분의 선폭이 줄어들어 상기 드레인 전극(115b)의 단락 마진을 확보해주는 공통전극(124)과, 상기 드레인 전극(115b)에 연결되고 상기 공통전극에 평행하는 화소전극(117)을 포함하여 구성되는 것을 특징으로 한다.
즉, 본 발명은 드레인 전극이 단락되는 부분에서의 상기 드레인 전극(115b)과 공통전극(124)이 오버랩되는 면적을 줄여 드레인 전극의 단락마진을 확보하기 위해 공통전극(124)의 패턴을 변형시키는 것을 특징으로 하는바, 드레인 전극(115b) 단락시 발생하는 GDS 불량을 방지한다. 이때, 드레인 전극 단락마진은 바람직하게, 10∼15㎛ 범위를 가지도록 하여 스토리지 커패시턴스의 변화를 최소화시키고 개구율을 어느 정도 확보함과 동시에 GDS 불량을 방지한다.
구체적으로, 단위 화소 내의 공통전극(124)은 양단이 일체형으로 연결되어 공통배선에 연결되는데, 일체형으로 연결된 공통전극(124)의 일 끝단이 드레인 전극(115b)에 오버랩된다. 이 때, 상기 드레인 전극(115b)을 단락시키기 위해 레이저를 조사하는 경우 하부층의 공통전극(124)에 영향을 끼치지 않게 하기 위해 드레인 전극이 단락되는 부분의 공통전극(124) 선폭을 줄인다.
따라서, 공통전극(124)이 오버랩되어 있지 않은 드레인 전극(115b)의 면적이 넓어지고 결국, 드레인 전극 단락 마진이 종래보다 휠씬 넓어져 GDS 불량없이 암점화처리를 할 수 있게 된다.
참고로, 상기 드레인 전극(115b)의 단락은 단위 화소를 암점화시켜 포인트 디펙트를 리페어하기 위한 것이다.
이 때, 상기 게이트 전극(112a), 반도체층(114) 및 소스/드레인 전극(115a,115b)을 포함하여 구성되는 박막트랜지스터는 두 배선의 교차 지점에 형성되어 단위 화소에 인가되는 전압의 온/오프를 스위칭하는 역할을 한다.
그리고, 상기 게이트 배선(112) 및 게이트 전극(112a)이 일체형으로 연결되어 있고, 상기 공통배선(125) 및 공통전극(124)이 일체형으로 연결되어 있으며, 상기 공통배선(125) 및 공통전극(124)은 상기 게이트 배선(112)과 동일층에 형성되어 있다. 따라서, 상기 게이트 배선(112), 게이트전극(112a), 공통배선(125) 및 공통전극(124)을 포함한 전면에 상기 게이트 절연막(113)이 형성되게 된다. 상기 게이트 절연막(113)은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착시켜 형성한다.
그리고, 상기 데이터 배선(115)과 화소전극(117) 사이에는 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착시키거나 또는 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기절연물질을 도포시킨 보호막(116)이 더 구비된다. 따라서, 상기 화소전극(117)은 보호막(116)을 제거하여 형성 된 제 1 콘택홀(150)을 통하여 상기 드레인 전극(115b)에 접속된다.
한편, 상기 공통배선(125) 상부에는 상기 게이트 절연막(113)에 의해 상기 공통배선(125)과 절연되는 커패시터 전극(119)이 더 구비되어 스토리지 커패시터를 구성하는데, 상기 커패시터 전극(119)은 상기 데이터 배선(115)과 동시에 형성되며, 상기 보호막을 제거하여 형성된 제 2 콘택홀(151)을 통해 상기 화소 전극(117)에 접속되어 전압을 인가받는다. 이 때, 상기 화소전극(117)은 인접한 게이트 배선(112) 상부에까지 연장형성하여 오버랩시킬 수 있다.
그리고, 스토리지 커패시턴스를 확보하기 위해서, 상기 드레인 전극(115b)에 공통배선(125)을 오버랩시켜 추가 커패시터를 구성하는데, 드레인 전극(115b)이 단락되는 부분의 공통배선(125) 면적을 줄여야 하므로 그만큼의 커패시턴스를 보충해주어야 한다. 따라서, 드레인 전극(115b)이 단락되지 않는 부분의 드레인 전극(115b)을 상기 공통전극(124) 상부에 오버랩되도록 연장 형성한다.
이와 같이 형성된 액정표시소자에 포인트 디펙트가 발견되면, 드레인 전극 단락(D/C) 마진이 보다 넓게 확보된 부분에 대해 레이저 빔 기구(160)를 사용하여 드레인 전극(115b)을 단락(도 5d의 D/C)시키고 이와 동시에, 커패시터 전극(119)과 공통전극(124)을 접속시키는 웰딩(W)을 수행한다.
따라서, 데이터 배선(115)을 흐르던 데이터 신호는 드레인 전극(115b) 및 화소전극(117)에 인가되지 않게 되고, 공통배선(125)을 흐르던 Vcom 신호가 커패시터 전극(119)을 통해 화소전극(117)에 인가된다. 결국, 공통전극(124)과 화소전극(117)에 흐르는 신호가 같아지므로 등전위가 형성되어 액정이 구동되지 않게 된다.
즉, 드레인 전극(115b)을 단락시키고 커패시터 전극(119)을 웰딩한 단위 화소는 암점화 처리되는 것이다.
상기와 같이, 하나의 단위 화소에 불량이 발생할 경우, 그 점이 암점(흑)이면 주위 화소가 백(白)표시인 경우 눈에 띄지 않지만, 그 점이 휘점(백)이면 주위 화소가 흑(黑)표시인 경우 심하게 눈에 띄므로, 불량 화소에 대해서 암점화시키는 것이 유리하다.
결국, 암점화된 단위 화소는 화상을 디스플레이하는 역할을 수행하지 못하나, 단위 화소 하나에 대해 암점처리된 것은 스펙-인(spec-in)이고 또한 NG처리된 액정표시소자를 양품화시킬 수 있으므로 생산성 면에서 더욱 유익하다.
이후, 암점화처리된 박막트랜지스터 어레이 기판을 자동 프로브장치를 통해 리페어 성공 여부를 확인해보면, GDS 불량이 검출되지 않는다. 이것은 전술한 바와 같이, 드레인 전극의 단락마진이 종전의 8.4㎛에서 10∼15㎛로 충분히 확보되었기 때문이다.
이하, 본발명에 의한 횡전계방식 액정표시소자의 제조방법 및 포인트 디펙트을 위한 리페어 과정을 구체적으로 살펴보면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 기판 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 게이트 배선(112), 게이트 전극(112a), 공통배선(125) 및 공통전극(124)을 형성한다.
상기 게이트 전극(112a)은 상기 게이트 배선(112)에서 분기되는 형태로 형성하고, 상기 공통배선(125)은 상기 게이트 배선(112)에 평행하도록 형성하며, 상기 공통전극(124)은 상기 공통 배선(125)에서 분기되는 형태로 패터닝하되, 상기 게이트 전극(112a)과의 거리를 두어 이후 드레인 전극의 단락 마진을 충분히 확보할 수 있도록 한다.
다음, 상기 게이트 배선(112)을 포함한 전면에 게이트 절연막을 형성하고, 게이트 절연막을 포함한 전면에 비정질 실리콘(a-Si:H)을 고온에서 증착한 후 패터닝하여 게이트 전극(112a) 상부의 게이트 절연막 상에 반도체층(114)을 형성한다.
그리고, 도 5b에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 금속을 증착한 후 패터닝하여 복수개의 데이터 배선(115), 소스/드레인 전극(115a/115b)을 형성한다.
이 때, 상기 드레인 전극(115b)이 단락되는 부분의 공통전극(124)의 면적이 줄어들어 드레인 전극의 단락마진을 충분히 확보할 수는 있으나, 드레인 전극(115b)과 공통전극(124) 사이에 발생하는 스토리지 커패시턴스가 줄어들게 된다. 따라서, 줄어든 스토리지 커패시턴스를 보충하기 위해서 드레인 전극이 단락되지 않는 부분에서 상기 드레인 전극을 연장형성하여 공통전극에 오버랩시킨다.
다음, 도 5c에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 무기절연물질 또는 유기절연물질을 증착하여 보호막을 형성하고, 상기 보호막의 일부를 제거하여 상기 드레인 전극(115b)이 노출되는 제 1 콘택홀(150) 및 상기 커패 시터 전극(119)이 노출되는 제 2 콘택홀(151)을 형성한다.
이후, 상기 보호막을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 패터닝하여 상기 제 1 ,제 2 콘택홀(150,151)을 통해 드레인 전극(115b) 및 커패시터 전극(119)에 접속하고, 상기 공통전극(124)에 평행하는 화소전극(117)을 형성한다.
따라서, 데이터 배선(115)을 흐르는 데이터 신호는 드레인 전극(115b)을 통해 화소전극(117) 및 커패시터 전극(119)까지 전달된다.
상기와 같이, 박막트랜지스터 어레이 기판을 완성 후에는, 라인 디펙트(line defect) 및 포인트 디펙트(point defect)등의 불량을 테스트하기 위해 자동 프로브장치를 통해 불량 좌표를 검출한다. 상기 불량 좌표 검출 방법은 한 라인씩 게이트배선과 데이터배선의 교차점에 니들을 고정하고 외부 신호를 통해 전압을 인가한 다음 신호를 구동하지 못하는 좌표를 검출하는 방법으로 행한다.
이 때, 특정 화소에 포인트 디펙트가 발견되면, 도 5d에 도시된 바와 같이, 드레인 전극(115b)을 단락시키고 커패시터 전극(119) 및 공통배선(125)을 웰딩시켜 해당화소를 암점화시킨다.
참고로, 상기 암점화 처리는 레이저를 사용하여 수행하는데, 고에너지의 인공 광선으로 금속에 조사하면 열에너지로 변해 금속을 녹이거나(웰딩), 강하면 금속을 연소(단락)시킨다. 즉, 웰딩은 레이저 파워가 약하고, 토출 슬릿 크기가 작을 경우이고, 단락은 레이저 파워가 강하고, 토출 슬릿 크기가 클 경우이다. 레이저 세기 및 범위를 잘 선택하여 패턴을 웰딩하거나 단락시킬 수 있다.
상기와 같이 암점화 처리하게 되면, 데이터 배선을 흐르던 데이터 신호는 해당화소에 인가되지 않고, 공통배선(125)을 흐르던 Vcom 신호가 공통전극(124) 및 화소전극(117)에 전달된다. 결국, 공통전극(124) 및 화소전극(117) 사이에 횡전계가 발생하지 않으므로 액정이 구동되지 않게 된다.
이때, 액정표시소자는 노말리 블랙 타입(normally black type)인 것이 바람직하다. 왜냐하면, 단위 화소가 암점이 되면 주위 화소가 백(白)표시인 경우 눈에 띄지 않게 되므로, 화상표시시 화상품질에 끼치는 영향이 미비하기 때문이다.
마지막으로, 자동 프로브 장치를 사용하여 포인트 디펙트의 리페어 성공 여부 및 GDS 불량 유무를 확인한다. 이 때, 드레인 전극의 단락마진이 충분히 확보되어 있어, GDS 불량이 발생할 염려가 없다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 횡전계방식 액정표시소자는 다음과 같은 효과가 있다.
즉, 드레인 전극이 단락되는 부분의 공통전극 선폭을 줄여 드레인 전극의 단락 마진을 충분히 확보함으로써, 드레인 전극의 단락을 포함하는 암점화 처리시 드레인 전극과 하부의 공통전극이 쇼트되는 불량(GDS불량)을 방지할 수 있다.
따라서, 암점화 처리과정이 성공적으로 수행되므로 액정표시소자의 NG 처리를 줄일수 있고, 생산성을 향상시킬 수 있다.

Claims (10)

  1. 기판 상에 형성된 게이트 배선 및 게이트 전극;
    상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막;
    상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층;
    상기 게이트 배선에 교차하여 화소를 정의하는 데이터 배선 및 상기 반도체층 상에 형성되는 소스/드레인 전극;
    상기 게이트 배선에 평행하는 공통배선; 및
    상기 공통배선에서 분기되어 상기 데이터 배선에 평행하며 상기 드레인 전극이, 포인트 디펙트가 발생된 화소를 리페어를 위한 암점화시, 단락되는 부분에서 선폭이 줄어들어 상기 드레인 전극의 단락 마진을 확보해주는 공통전극; 및
    상기 박막트랜지스터의 드레인 전극에 연결되고 상기 공통전극에 평행하는 화소전극을 포함하여 구성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  2. 제 1 항에 있어서,
    상기 드레인 전극이 단락되지 않는 부분에서 상기 드레인 전극이 연장되어 상기 공통전극에 오버랩되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  3. 제 2 항에 있어서,
    상기 드레인 전극이 단락되는 부분에서 공통전극의 선폭이 줄어든 면적만큼, 상기 드레인 전극이 단락되지 않는 부분에서 상기 드레인 전극이 공통전극 상부에 연장형성되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  4. 제 1 항에 있어서,
    상기 공통배선 상부에 커패시터 전극이 더 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  5. 제 4 항에 있어서,
    상기 커패시터 전극은 상기 데이터 배선 또는 화소전극과 동일층에 구비되어 상기 화소전극과 연결되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  6. 삭제
  7. 제 1 항에 있어서, 상기 드레인 전극 단락시, 상기 커패시터 전극과 공통배선을 웰딩하는 것을 특징으로 하는 횡전계방식 액정표시소자.
  8. 제 1 항에 있어서, 상기 횡전계방식 액정표시소자는 노말리 블랙 타입(normally black type)의 액정표시소자인 것을 특징으로 하는 횡전계방식 액정표시소자.
  9. 제 1 항에 있어서,
    상기 게이트 배선, 게이트 전극, 공통배선 및 공통전극은 동일층에 구비되는 것을 특징으로 하는 횡전계방식 액정표시소자.
  10. 제 1 항에 있어서,
    상기 드레인 전극이 단락되는 부분에서 상기 드레인 전극과 공통전극 사이의 단락 마진이 10∼15㎛를 가지는 것을 특징으로 하는 횡전계방식 액정표시소자.
KR1020050046732A 2004-06-30 2005-06-01 횡전계방식 액정표시소자 Expired - Fee Related KR100720453B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040050043 2004-06-30
KR20040050043 2004-06-30

Publications (2)

Publication Number Publication Date
KR20060046377A KR20060046377A (ko) 2006-05-17
KR100720453B1 true KR100720453B1 (ko) 2007-05-22

Family

ID=37149414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046732A Expired - Fee Related KR100720453B1 (ko) 2004-06-30 2005-06-01 횡전계방식 액정표시소자

Country Status (1)

Country Link
KR (1) KR100720453B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302622B1 (ko) * 2012-02-22 2013-09-03 엘지디스플레이 주식회사 액정표시장치 및 액정표시장치의 리페어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082849A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20010086640A (ko) * 2000-02-21 2001-09-15 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20020013158A (ko) * 2000-08-11 2002-02-20 구본준, 론 위라하디락사 횡전계방식 액정표시장치
JP2002122886A (ja) * 2000-08-11 2002-04-26 Sharp Corp 液晶表示装置およびその欠陥修正方法
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082849A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20010086640A (ko) * 2000-02-21 2001-09-15 구본준, 론 위라하디락사 액정표시장치용 어레이기판 제조방법
KR20020013158A (ko) * 2000-08-11 2002-02-20 구본준, 론 위라하디락사 횡전계방식 액정표시장치
JP2002122886A (ja) * 2000-08-11 2002-04-26 Sharp Corp 液晶表示装置およびその欠陥修正方法
JP2003295207A (ja) * 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
KR20060046377A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
CN100395642C (zh) 液晶显示装置
US8077284B2 (en) Substrate for a display device, a method for repairing the same, a method for repairing a display device and a liquid-crystal display device
RU2511709C2 (ru) Жидкокристаллическое устройство отображения
US7755380B2 (en) Repairing manufacturing defects in flat panel displays
US20140176891A1 (en) Liquid crystal display panel
US20080158465A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7006186B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
CN109154750B (zh) 液晶显示装置
US9419017B2 (en) Active matrix substrate, display device, and short circuit defect correction method for active matrix substrate
KR100346922B1 (ko) 액정표시장치
KR101258129B1 (ko) 액정 표시 장치 및 그 제조 방법과 그 리페어 방법
KR101473842B1 (ko) 액정표시패널의 불량셀 리페어방법
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
KR100720453B1 (ko) 횡전계방식 액정표시소자
KR101398641B1 (ko) 액정 표시 장치
KR101127821B1 (ko) 횡전계방식 액정표시소자의 암점화 방법
JP2002040400A (ja) 液晶表示装置
KR20050041548A (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR101522239B1 (ko) 액정표시장치 및 그 액정표시장치의 리페어 방법
KR20080008598A (ko) 박막트랜지스터 기판 및 그 리페어 방법
KR101013647B1 (ko) 채널부 리페어방법 및 이를 적용한 액정표시소자
KR20200128310A (ko) 액정 표시 장치 및 그 제조 방법
KR101255299B1 (ko) 횡전계방식 액정표시소자
KR20070002224A (ko) 횡전계방식 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050601

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061114

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070416

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070515

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070516

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110329

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120330

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150429

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160428

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170413

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180416

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190417

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200422

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210415

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20230226