[go: up one dir, main page]

KR100712534B1 - 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법 - Google Patents

콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법 Download PDF

Info

Publication number
KR100712534B1
KR100712534B1 KR1020050088241A KR20050088241A KR100712534B1 KR 100712534 B1 KR100712534 B1 KR 100712534B1 KR 1020050088241 A KR1020050088241 A KR 1020050088241A KR 20050088241 A KR20050088241 A KR 20050088241A KR 100712534 B1 KR100712534 B1 KR 100712534B1
Authority
KR
South Korea
Prior art keywords
package
balls
bga package
socket
ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050088241A
Other languages
English (en)
Other versions
KR20070033747A (ko
Inventor
김정혜
이상문
박일찬
안병욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050088241A priority Critical patent/KR100712534B1/ko
Priority to US11/517,493 priority patent/US20070066094A1/en
Priority to JP2006254742A priority patent/JP2007110104A/ja
Publication of KR20070033747A publication Critical patent/KR20070033747A/ko
Application granted granted Critical
Publication of KR100712534B1 publication Critical patent/KR100712534B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2421—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means using coil springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R2201/00—Connectors or connections adapted for particular applications
    • H01R2201/20—Connectors or connections adapted for particular applications for testing or measuring purposes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

본 발명은 콘택 저항을 최소화할 수 있는 볼을 갖는 IC 패키지 및 테스트 장치, 그리고 그 패키지의 제조 방법에 대하여 개시된다. IC 패키지는 솔더링된 볼들이 평평한 바닥면을 갖는 BGA 패키지이다. BGA 패키지의 볼들은 Pb-free 볼들이고, 기계적 연마 공정 또는 화학적 연마 공정으로 바닥면이 평평하게 연마된다. 테스트 장치는 테스트 장치의 채널들과 연결되는 배선 패턴을 갖는 테스트 보드와 배선 패턴의 랜드들과 각각 연결되는 다수개의 포고핀들을 갖는 IC 소켓을 포함한다. IC 소켓의 포고핀들의 상단부는 BGA 패키지의 평평한 바닥면과 접촉 면적을 넓히기 위하여 평평하다.
BGA 패키지 볼, IC 소켓, 포고핀, Pb-free

Description

콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트 장치, 그리고 그 패키지의 제조 방법{Package having balls and test apparatus for reducing contact resistance and package fabrication method}
도 1은 종래의 BGA 패키지가 포고 타입의 IC 소켓에 장착된 모습을 보여주는 도면이다.
도 2는 종래의 BGA 패키지가 고무 타입의 IC 소켓에 장착된 모습을 보여주는 도면이다.
도 3은 도 2에서 BGA 패키지 볼과 고무 타입의 IC 소켓과의 접촉 모양을 설명하는 도면이다.
도 4는 본 발명의 제1 실시예에 따른 BGA 패키지의 볼을 설명하는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 IC 소켓을 설명하는 도면이다.
도 6a 내지 도 6d는 도 4의 BGA 패키지를 제조하는 방법을 설명하는 도면이다.
본 발명은 반도체 장치의 패키지 및 소켓에 관한 것으로, 특히 콘택 저항을 최소화할 수 있는 패키지 볼 및 IC 소켓, 그리고 그 패키지의 제조 방법에 관한 것이다.
BGA(Ball Grid Array) 패키지 타입의 IC 디바이스는 패키지 테스트시 IC 소켓에 삽입된 상태로 전기적 특성 시험이 행해진다. 패키지 테스트에서는 핸들러(Handler)와 컨버젼 키트(Conversion Kit)를 사용하여, BGA 패키지를 소켓에 넣은 뒤 BGA 패키지 상단 부분에 일정 수준의 힘을 가해주면서 테스트를 진행한다.
패키지 테스트 환경에서, BGA 패키지 IC의 볼 패드와 소켓 패드와의 위치가 잘 맞지 않거나 볼들의 높이 차이가 있는 경우, BGA 패키지 상단을 눌러주는 힘에 따라 패드 간 콘택 저항 차가 발생될 수 있다. 일본 특허 공개 번호 제2005-19343호에 파이널 테스트 공정 등의 전기적 특성 시험 공정에 사용되는 IC 소켓이 기술되어 있다.
도 1은 종래의 BGA 패키지의 테스트시 포고 타입의 IC 소켓에 장착된 모습을 보여주는 도면이다.
도 1을 참조하면, 테스트 보드(110)에 포고 타입의 IC 소켓(120)이 장착된다. IC 소켓(120)에 내부에 설치되는 포고핀(130)에 의하여, 테스트 보드(110)의 배선 패턴의 랜드(112)와 BGA 패키지(140)의 볼(142)이 접속된다.
최근 유럽에서 "유해 화학 물질 규제(2006년 7월 이후부터 인체에 유해한 6가지 물질 Pb, Cd, Hg, Cr6 +, PBB, PBDE가 배제된 전자 제품만 출하 가능함)"가 발효되어 Pb-free 제품화가 추진되고 있다. 이에 따라, Pb-free한 솔더링 방법으로 BGA 패키지(140)의 볼(142)이 형성된다. Pb-free 용 포고핀(130)은 BGA 패키지(140)의 볼(142)과의 접촉면을 넓게 하기 위하여, 포고핀(130)의 선단부(A)가 크라운(crown) 모양으로 형성된다.
그런데, 테스트시 BGA 패키지(140)의 볼(142)은 접촉된 포고핀(130)에 의해 손상되어 볼(142)이 떨어져 나가는 경우가 발생된다. 포고핀(130)으로 떨어진 볼(142)은 테스트기를 공격(attack)하는 문제점을 지닌다.
도 2는 종래의 BGA 패키지의 테스트시 고무 타입의 IC 소켓에 장착된 모습을 보여주는 도면이다.
도 2를 참조하면, 고무 타입의 IC 소켓(220)은 BGA 패키지(240)의 볼(242)에 손상을 주지 않는다. 테스트 보드(210)에, BGA 패키지(240)의 볼(242)들의 배열에 대응하여 전극 패드(224)가 배열된 IC 소켓(220)이 장착된다. 전극 패드(224)는 IC 소켓(220) 위의 고무판(230) 표면에 배열된다. 전극 패드(224)는 도전성 부재(222)를 통하여 테스트 보드(210)의 배선 패턴의 랜드(212)와 연결된다.
그런데, 고무 타입의 IC 소켓(220)은 탄성이 약해서, BGA 패키지(240)의 볼(242)들의 높이 차이가 있는 경우, 도 3에 도시된 바와 같이, BGA 패키지(240)의 볼(242)과 전극 패드(224)의 콘택 상태가 불량해지는 문제점을 지닌다.
따라서, BGA 패키지의 볼과 전극 패드와의 안정적인 콘택 방법이 요구된다.
본 발명의 목적은 볼 바닥면이 평평하게 연마된 BGA 패키지를 제공하는 데 있다.
본 발명의 다른 목적은 상기 BGA 패키지를 장착하는 IC 소켓을 포함하는 테스트 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 상기 BGA 패키지의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 IC 패키지는 솔더링된 볼들이 평평한 바닥면을 갖는 BGA 패키지이다.
본 발명의 실시예들에 따라, BGA 패키지의 볼들은 Pb-free 볼들일 수 있고, 기계적 연마 공정 또는 화학적 연마 공정으로 바닥면이 평평하게 연마될 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 테스트 장치는 테스트 장치의 채널들과 연결되는 배선 패턴을 갖는 테스트 보드; 배선 패턴의 랜드들과 각각 연결되는 다수개의 포고핀들을 갖는 IC 소켓; 및 포고핀들과 접촉되는 평평한 바닥면의 볼들을 갖는 BGA 패키지를 포함한다.
본 발명의 실시예들에 따라, 포고핀들은 BGA 패키지의 볼들과 접촉하는 상단부가 평평하고, 그 내부에 스프링 장치를 포함할 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 또 다른 면에 따른 테스트 장치는 테스트 장치의 채널들과 연결되는 배선 패턴을 갖는 테스트 보드; 배선 패턴의 랜드들과 각각 연결되는 다수개의 포고핀들을 갖는 IC 소켓; 포고핀들과 접촉되는 도전성 부재를 내재하고 도전성 부재 위로 전극 패드를 갖는 고무판; 및 고무판의 전극 패드들과 접촉되는 평평한 바닥면의 볼들을 갖는 BGA 패키지를 포함한다.
상기 또 다른 목적을 달성하기 위하여, 본 발명의 더욱 다른 면에 따른 BGA 패키지의 제조 방법은 반도체 제조 공정을 마친 웨이퍼에 BGA 볼들을 솔더링하는 제1 단계; 솔더링된 BGA 볼들의 바닥면을 평평하게 연마하는 제2 단계; 및 제2 단계를 마친 웨이퍼를 세로 방향 및 가로 방향으로 소잉하는 제3 단계를 포함한다.
본 발명의 실시예들에 따라, 기계적인 연마 방식 또는 화학적인 연마 방식으로 솔더링된 볼들의 바닥면을 평평하게 연마하고, 다이아몬드 절단 방법으로 웨이퍼를 세로 방향 및 가로 방향으로 소잉할 수 있다.
따라서, 본 발명에 의하면, 평평한 바닥면의 BGA 패키지의 볼과 평평한 상단부의 포고핀이 고무판 내부의 도전 부재와 전극 패드에 접촉한다. 이에 따라, 접촉 면적이 넓어짐에 따라 접촉 저항이 줄어든다. 그리고, IC 소켓은 테스트 시 BGA 패키지의 상단에서 눌러주는 힘과 포고핀들의 스프링 장치를 통해 가해지는 탄성력에 의하여 BGA 패키지의 볼 바닥면과 포고핀의 상단부의 접촉 상태가 좋아진다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 제1 실시예에 따른 BGA 패키지를 설명하는 단면도이다.
도 4를 참조하면, BGA 패키지(410)의 볼(412)의 바닥 부분(B)이 평평하게 연 마되어 있다. BGA 패키지(410)의 볼(412)은 Pb-free 볼들로 구성될 수 있다. BGA 패키지(410)의 상단에서 압력을 가하여 누르게 되면, BGA 패키지(410)의 볼(412) 바닥면 전체가 고무판(530)의 전극 패드(540)에 균일하게 접촉한다. BGA 패키지(410)의 볼(412)은 기계적 연마 공정 또는 화학적 연마 공정을 통하여 평평하게 연마된다.
도 5는 본 발명의 제2 실시예에 따른 IC 소켓을 설명하는 단면도이다.
도 5를 참조하면, IC 패키지의 일종인 BGA 패키지(410), IC 소켓(520), 및 테스트 보드(510)은 테스트 장치를 구성한다. 테스트 보드(510) 상에 포고핀(522)들을 내재한 IC 소켓(520)이 장착된다. 포고핀(522)들은 테스트 보드(510)의 배선 패턴의 랜드(512)와 1:1로 연결된다. 테스트 보드(510)의 배선 패턴은 테스트 장치의 채널들(channels)과 연결된다. 포고핀(522)들의 상단부(C)는 평평하게 연마되어 있다. 포고핀들(522)의 내부에는 스프링 장치가 설치되어 있다. 포고핀(522)들의 상단부는 고무판(530) 내부의 도전 부재(532)를 통하여 BGA 패키지(410)의 볼(412) 바닥면과 접촉한다.
이러한 IC 소켓은 테스트 시 BGA 패키지(410)의 상단에서 눌러주는 힘과 포고핀(522)들의 스프링 장치를 통해 가해지는 탄성력에 의하여, BGA 패키지(410)의 볼(412) 바닥면과 포고핀들(522)의 상단부의 접촉 상태가 좋아진다.
도 6a 내지 도 6d는 도 4의 BGA 패키지를 제조하는 방법을 설명하는 도면이다.
도 6a에서, 반도체 제조 공정을 마친 웨이퍼(610)에 볼(412)들을 솔더링한 다. 이 후, 볼(412)들의 둥근 바닥면을 연마하여(polishing) 평평하게 만든다.
BGA 패키지(410)의 볼(412)의 연마 공정은 주로 기계적인 연마 방식을 사용하며, 경우에 따라 화학적인 연마 방식을 혼용할 수 있다. 연마 공정은 연삭기(미도시)를 이용하여 행해진다. 연삭기는 소정의 표면 거칠기를 가지며, 볼(412)의 표면과 접촉하면서 회전에 의한 기계적 마찰력을 통하여 볼(412)의 둥근 바닥면을 제거한다.
도 6b에서, 볼(412)들이 평평한 바닥면을 갖도록 연마된 웨이퍼(610)는 세로 방향으로 소잉(sawing)된다. 소잉 공정은 다이아몬드 절단 방법이 많이 이용된다.
도 6c에서, 세로 방향으로 소잉된 웨이퍼(610)를 가로 방향으로 소잉한다. 이 후, 도 6d에서처럼 하나의 BGA 패키지(410)가 완성된다. BGA 패키지(410)는 평평한 바닥면의 볼(412)들을 갖는다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 IC 소켓에 의하면, 평평한 바닥면의 BGA 패키지의 볼과 평평한 상단부의 포고핀이 고무판 내부의 도전 부재와 전극 패드에 접촉한다. 이에 따라, 접촉 면적이 넓어짐에 따라 접촉 저항이 줄어든다. 그리고, IC 소켓은 테스 트 시 BGA 패키지의 상단에서 눌러주는 힘과 포고핀들의 스프링 장치를 통해 가해지는 탄성력에 의하여 BGA 패키지의 볼 바닥면과 포고핀의 상단부의 접촉 상태가 좋아진다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 테스트 장치의 채널들과 연결되는 배선 패턴을 갖는 테스트 보드;
    상기 배선 패턴의 랜드들과 각각 연결되는 다수개의 포고핀들을 갖는 IC 소켓;
    상기 포고핀들과 접촉되는 도전성 부재를 내재하고 상기 도전성 부재 위로 전극 패드를 갖는 고무판; 및
    상기 고무판의 상기 전극 패드들과 접촉되는 평평한 바닥면의 볼들을 갖는 IC 패키지를 구비하고,
    상기 평평한 볼들의 바닥면 전체가 상기 전극 패드들에 접촉되는 것을 특징으로 하는 테스트 장치.
  12. 제11항에 있어서, 상기 IC 소켓의 포고핀들은
    상기 BGA 패키지의 볼들과 접촉하는 상단부가 평평한 것을 특징으로 하는 테스트 장치.
  13. 제11항에 있어서, 상기 IC 소켓의 포고핀들은
    그 내부에 스프링 장치를 구비하는 것을 특징으로 하는 테스트 장치.
  14. 제11항에 있어서, 상기 IC 패키지의 볼들은
    Pb-free 볼들인 것을 특징으로 하는 테스트 장치.
  15. 제11항에 있어서, 상기 IC 패키지의 볼들은
    기계적 연마 공정 또는 화학적 연마 공정으로 상기 바닥면을 평평하게 연마하는 것을 특징으로 하는 테스트 장치.
  16. 제11항에 있어서, 상기 IC 패키지는
    BGA 패키지인 것을 특징으로 하는 테스트 장치.
  17. 삭제
  18. 삭제
  19. 삭제
KR1020050088241A 2005-09-22 2005-09-22 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법 Expired - Fee Related KR100712534B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050088241A KR100712534B1 (ko) 2005-09-22 2005-09-22 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법
US11/517,493 US20070066094A1 (en) 2005-09-22 2006-09-07 Package having balls designed to reduce contact resistance, test apparatus for testing the package, and method of manufacturing the package
JP2006254742A JP2007110104A (ja) 2005-09-22 2006-09-20 コンタクト抵抗を最小化するボールを有するパッケージ及びテスト装置、並びにそのパッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088241A KR100712534B1 (ko) 2005-09-22 2005-09-22 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070033747A KR20070033747A (ko) 2007-03-27
KR100712534B1 true KR100712534B1 (ko) 2007-04-27

Family

ID=37884760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088241A Expired - Fee Related KR100712534B1 (ko) 2005-09-22 2005-09-22 콘택 저항을 최소화할 수 있는 볼을 갖는 패키지 및 테스트장치, 그리고 그 패키지의 제조 방법

Country Status (3)

Country Link
US (1) US20070066094A1 (ko)
JP (1) JP2007110104A (ko)
KR (1) KR100712534B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12303459B2 (en) 2008-08-06 2025-05-20 Serendia, Llc Method, system, and apparatus for dermatological treatment
KR101013581B1 (ko) 2008-08-06 2011-02-14 라종주 전기 피부 미용기
US9110128B1 (en) * 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
WO2010104913A1 (en) 2009-03-10 2010-09-16 Johnstech International Electrically conductive pins for microcircuit tester
US20130002285A1 (en) 2010-03-10 2013-01-03 Johnstech International Corporation Electrically Conductive Pins For Microcircuit Tester
US9007082B2 (en) 2010-09-07 2015-04-14 Johnstech International Corporation Electrically conductive pins for microcircuit tester
TWI534432B (zh) 2010-09-07 2016-05-21 瓊斯科技國際公司 用於微電路測試器之電氣傳導針腳
CN103608068B (zh) 2011-06-14 2016-12-14 罗琮柱 用于使用ra效应或ra加效应来改善皮肤的设备和方法
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US20160356842A1 (en) * 2015-06-02 2016-12-08 Advantest Corporation Millimeter wave pogo pin contactor design
US10944148B2 (en) 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US10381707B2 (en) 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
CN108448365B (zh) * 2018-01-22 2019-06-25 航天科工防御技术研究试验中心 一种连接器的插针和插孔的剖面制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6422923B2 (en) * 1999-08-09 2002-07-23 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
JP2005019343A (ja) * 2003-06-27 2005-01-20 Ricoh Co Ltd 接続端子配列部材及びそれを用いたｉｃソケット

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
US6082610A (en) * 1997-06-23 2000-07-04 Ford Motor Company Method of forming interconnections on electronic modules
JP2000124348A (ja) * 1998-10-14 2000-04-28 Oki Electric Ind Co Ltd Ｖｌｓｉパッケージ
US6541991B1 (en) * 2001-05-04 2003-04-01 Xilinx Inc. Interface apparatus and method for testing different sized ball grid array integrated circuits
DE10146353B4 (de) * 2001-09-20 2007-08-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP4242199B2 (ja) * 2003-04-25 2009-03-18 株式会社ヨコオ Ｉｃソケット
JP4197659B2 (ja) * 2003-05-30 2008-12-17 富士通マイクロエレクトロニクス株式会社 電子部品用コンタクタ及びこれを用いた試験方法
WO2005013427A1 (en) * 2003-07-02 2005-02-10 Paricon Technologies Corporation Pin-array, separable, compliant electrical contact member
US6958616B1 (en) * 2003-11-07 2005-10-25 Xilinx, Inc. Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
US7522401B2 (en) * 2006-05-26 2009-04-21 Intel Corporation Static dissipative layer system and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6422923B2 (en) * 1999-08-09 2002-07-23 Micron Technology, Inc. Apparatus and methods for substantial planarization of solder bumps
JP2005019343A (ja) * 2003-06-27 2005-01-20 Ricoh Co Ltd 接続端子配列部材及びそれを用いたｉｃソケット

Also Published As

Publication number Publication date
JP2007110104A (ja) 2007-04-26
US20070066094A1 (en) 2007-03-22
KR20070033747A (ko) 2007-03-27

Similar Documents

Publication Publication Date Title
JP2007110104A (ja) コンタクト抵抗を最小化するボールを有するパッケージ及びテスト装置、並びにそのパッケージの製造方法
US9347971B2 (en) Probing device
KR101071371B1 (ko) 반도체칩패키지 검사용 소켓
JPH08130075A (ja) 電気デバイスの接触装置及び方法
KR20080086192A (ko) 플런저 및 이를 장착한 검사용 탐침 장치
US6416331B1 (en) IC socket and semiconductor device with replaceable lead members
KR101004708B1 (ko) 반도체 패키지 검사용 탐침 장치
KR101718852B1 (ko) 플랙시블 컨택복합체를 갖는 테스트용 소켓
JP3453526B2 (ja) 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法
KR100773194B1 (ko) 볼 그리드 어레이 패키지용 소켓
KR102061036B1 (ko) 반도체 테스트 소켓용 스파일러 콘택 핀
KR100600230B1 (ko) 납땜 볼용 접촉기
KR20090030190A (ko) 반도체 칩 검사용 소켓
JP2001013207A (ja) 半導体素子検査用ソケット、半導体装置の検査方法及び製造方法
KR101973390B1 (ko) 도전 볼과 도전 러버의 스티킹을 방지하는 테스트 소켓
JP2940483B2 (ja) Ｍｃｍ検査治具
KR101907448B1 (ko) 전자 부품 검사 소켓
KR101286722B1 (ko) 탐침장치의 접촉팁, 탐침장치 및 탐침장치를 제조하는 방법
KR20100020286A (ko) 프로브 카드
US20080122472A1 (en) Testing jig of electronic signal
KR100338160B1 (ko) 테스트 핸들러의 콘택트 핀 구조
KR100280438B1 (ko) 반도체수직실장형패키지용테스트소켓
KR100442054B1 (ko) 볼 그리드 어레이 타입 반도체 패키지 검사용 소켓
KR101794136B1 (ko) 반도체 테스트를 위한 검사용 소켓 및 검사장치
KR200252742Y1 (ko) 볼그리드어레이패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100424

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100424

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000