[go: up one dir, main page]

KR100712502B1 - 금속-유전막-금속 캐패시터 및 그 제조방법 - Google Patents

금속-유전막-금속 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100712502B1
KR100712502B1 KR1020040099058A KR20040099058A KR100712502B1 KR 100712502 B1 KR100712502 B1 KR 100712502B1 KR 1020040099058 A KR1020040099058 A KR 1020040099058A KR 20040099058 A KR20040099058 A KR 20040099058A KR 100712502 B1 KR100712502 B1 KR 100712502B1
Authority
KR
South Korea
Prior art keywords
film
conductive
lower electrode
layer
chemical barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040099058A
Other languages
English (en)
Other versions
KR20060060159A (ko
Inventor
정은애
최재형
정정희
김영선
유차영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040099058A priority Critical patent/KR100712502B1/ko
Priority to US11/216,639 priority patent/US7655519B2/en
Publication of KR20060060159A publication Critical patent/KR20060060159A/ko
Application granted granted Critical
Publication of KR100712502B1 publication Critical patent/KR100712502B1/ko
Priority to US12/639,184 priority patent/US20100117194A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

하부 전극을 형성하기 위한 습식 식각 공정시, 하부 전극의 하단에 위치하는 막들의 유실을 방지할 수 있는 MIM 캐패시터 및 그 제조방법을 개시한다. 개시된 본 발명의 MIM 캐패시터는, 제 1 도전막, 상기 제 1 도전막 상부에 형성되는 케미컬 베리어층 및 상기 케미컬 베리어층 상부에 형성되는 제 2 도전막으로 구성되는 하부 전극, 상기 하부 전극 표면에 형성되는 유전막, 및 상기 유전막 표면에 형성되는 상부 전극을 포함한다. 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 서로 다른 물질이며, 상기 제 1 및 제 2 도전막의 두께보다 얇은 두께를 갖는다.
케미컬 베리어층, 하부 전극, TiN, MIM

Description

금속-유전막-금속 캐패시터 및 그 제조방법{Metal-Insulator-Metal capacitor and method for manufacturing the same}
도 1a 내지 도 1c는 종래의 MIM 캐패시터 제조방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시예에 따른 MIM 캐패시터를 나타낸 단면도이다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 MIM 캐패시터의 제조방법을 나타낸 단면도이다.
도 4는 CVD 방식에 의해 티타늄 질화막을 형성하는 방법을 설명하기 위한 도면이다.
도 5는 ALD 방식에 의해 티타늄 질화막을 형성하는 방법을 설명하기 위한 도면이다.
도 6은 SFD 방식에 의해 티타늄 질화막을 형성하는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 실시예에 따라 제작된 MIM 캐패시터와 종래 기술에 따른 MIM 캐패시터의 디펙트 수를 비교한 그래프이다.
본 발명음 금속-유전막-금속(Metal-insulator-Metal: 이하, MIM) 캐패시터 및 그 제조방법에 관한 것으로, 보다 구체적으로는 하부 전극의 저부의 구조물의 유실을 방지할 수 있는 MIM 캐패시터 및 그 제조방법에 관한 것이다.
최근, 반도체 소자의 집적도가 증가함에 따라, 칩내에서 소자가 차지하는 면적이 감소되고 있다. DRAM(dynamic random access memory) 소자의 정보를 저장하는 캐패시터의 경우 역시 더욱 좁아진 면적에서 이전과 동일한 또는 그 이상의 용량을 가질 것이 요구되고 있다. 이에따라, 캐패시터의 용량을 증대시키기 위한 기술이 지속적으로 연구되고 있다.
캐패시터의 용량을 증대시키기 위한 방법 중 하나로, 유전막의 등가 산화막의 두께(Toxeq:Equivalent thickness of oxide)를 낮추는 방법이 있다. 현재, 70nm 디자인 룰(design rule)의 DRAM 소자에 있어서, 하부 전극을 폴리실리콘막으로 형성하면서, 1.8㎛ 높이의 실린더 구조로 형성하는 경우, 적정한 용량을 확보하려면, 약 14Å 정도의 유전막의 등가 산화막이 요구된다. 그러나, 폴리실리콘막은 알려진 바와 같이 자연 산화가 매우 잘 일어나기 때문에, 폴리실리콘막으로 하부 전극을 형성하는 경우, 등가 산화막을 14Å 이하로 줄이기 어렵다.
현재에는 고용량의 캐패시터를 얻기 위하여, 자연 산화막이 발생되지 않는 금속 물질을 하부 전극으로 사용하는 방법이 제안되고 있다. 특히, 금속 하부 전극으로, 반응성이 낮고 누설 전류 특성이 안정하며 우수한 도전 특성을 갖는 TiN 물질이 주로 사용되고 있다.
TiN 물질로 하부 전극을 형성하는 방법에 대하여 도 1a 내지 도 1c를 참조하여 설명하도록 한다.
도 1a를 참조하면, 반도체 기판(10) 상부에 도전 플러그(25)를 갖는 층간 절연막(20)을 형성한다. 층간 절연막(20) 상부에 실리콘 질화막으로 된 에치 스톱퍼(30)를 증착한다음, 에치 스톱퍼(30) 상부에 몰드 산화막(35)을 형성한다. 도전 플러그(25)의 소정 부분이 노출되도록 몰드 산화막(35) 및 에치 스톱퍼(35)를 식각하여, 하부 전극 영역(35a)을 한정한다. 하부 전극 영역(35a) 및 몰드 산화막(35) 상부에 하부 전극용 티타늄 질화막(TiN:40)을 증착한다. 티타늄 질화막(40) 상부에 희생 산화막(45)을 증착한다.
도 1b에 도시된 바와 같이, 희생 산화막(45) 및 티타늄 질화막(40)을 몰드 산화막(35) 표면이 노출될 때까지 화학적 기계적 연마(CMP:chemical mechanical polishing)한다. 그후, 잔류하는 희생 산화막(45) 및 몰드 산화막(35)을 LAL 용액(탈이온수, NH4F 및 HF의 혼합 용액) 또는 HF 용액에 의하여 습식 식각하여, 하부 전극(40a)을 형성한다.
도 1c를 참조하면, 하부 전극(40a) 표면 및 에치 스톱퍼(30) 상부에 유전막(45)을 형성한다음, 유전막(45) 상부에 상부 전극(55)을 형성하여, 캐패시터(55)를 형성한다.
그런데, 상기 하부 전극(40a)을 형성하기 위한 희생 산화막(45) 및 몰드 산화막(35)을 제거하기 위한 습식 식각 처리시, LAL 용액 및 HF 용액과 같은 습식 케 미컬이 하부 전극(40a)의 내부 또는 하부 전극(40a)과 에치 스톱퍼(30)의 계면을 통하여 침투될 수 있다. 이렇게 식각 케미컬이 하부 전극(40a) 내부 또는 하부 전극(40a)과 에치 스톱퍼(30) 계면으로 침투되면, 상기 하부 전극(40a) 및 에치 스톱퍼(30) 하부에 위치하는 층간 절연막(20)이 부분적으로 유실될 수 있다. 또한, 상기 도전 플러그(25)가 폴리실리콘막으로 형성되는 경우 역시 상기 침투된 식각 케미컬에 의해 상기 도전 플러그(25)가 소정 부분 유실될 수 있다.
이와같은 층간 절연막(20) 및/또는 도전 플러그(25)의 유실되면, 하부 전극(40a)이 구조적으로 불안정하게 되어, 캐패시터의 전기적 특성이 열화되고, 싱글 비트 페일(single bit fail)과 같은 디펙트를 유발할 수 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 캐패시터의 전기적 특성 열화를 방지할 수 있는 MIM 캐패시터를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 하부 전극을 형성하기 위한 습식 식각 공정시, 하부 전극의 하단에 위치하는 막들의 유실을 방지할 수 있는 MIM 캐패시터의 제조방법을 제공하는 것이다.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질 것이다. 본원에서 개시된 발명중, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다.
상기한 기술적 과제를 달성하기 위한 MIM 캐패시터는, 금속 물질로 구성되며 내부에 케미컬 베리어층을 포함하는 하부 전극, 상기 하부 전극 표면에 형성되는 유전막, 상기 유전막 상부에 형성되는 상부 전극을 포함한다. 상기 케미컬 베리어층은 상기 하부 전극을 구성하는 물질과 다른 물질로 형성된다.
또한, 본 발명의 다른 실시예에 따른 MIM 캐패시터는, 제 1 도전막, 상기 제 1 도전막 상부에 형성되는 케미컬 베리어층 및 상기 케미컬 베리어층 상부에 형성되는 제 2 도전막으로 구성되는 하부 전극, 상기 하부 전극 표면에 형성되는 유전막, 및 상기 유전막 표면에 형성되는 상부 전극을 포함한다. 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 서로 다른 물질이며, 상기 제 1 및 제 2 도전막의 두께보다 얇은 두께를 갖는다.
또한, 본 발명의 또 다른 실시예에 따른 MIM 캐패시터는, 반도체 기판, 상기 반도체 기판 상에 형성되며, 도전 플러그를 포함하는 층간 절연막, 상기 도전 플러그와 콘택되도록 상기 층간 절연막 상에 형성되는 금속 물질을 포함하는 하부 전극, 상기 하부 전극 양측의 층간 절연막상에 형성되는 에치 스톱퍼, 상기 하부 전극 표면 및 에치 스톱퍼 표면에 형성되는 유전막, 및 상기 유전막 상부에 형성되는 상부 전극을 포함한다. 상기 하부 전극은 제 1 도전막, 상기 제 1 도전막상에 형성되는 케미컬 베리어층, 및 상기 케미컬 베리어층 표면에 형성되는 제 2 도전막으로 구성된다. 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 다른 물질이며, 상기 제 1 및 제 2 도전막보다 얇은 두께를 갖는다.
본 발명의 다른 견지에 따른 MIM 캐패시터의 제조방법은, 반도체 기판상에 제 1 도전막을 형성한다음, 상기 제 1 도전막 상에 케미컬 베리어층을 형성한다. 상기 케미컬 베리어층 상부에 제 2 도전막을 형성하여, 하부 전극을 형성한다음, 상기 하부 전극 상부에 유전막을 형성하고, 상기 유전막 상부에 상부 전극을 형성한다.
또한, 본 발명의 다른 실시예에 따른 MIM 캐패시터의 제조방법은, 반도체 기판상에 도전 플러그를 포함하는 층간 절연막을 형성하고, 상기 층간 절연막 상부에 에치 스톱퍼를 형성한다. 상기 에치 스톱퍼 상부에 몰드 산화막을 형성하고, 상기 도전 플러그가 노출되도록 상기 몰드 산화막 및 에치 스톱퍼를 소정 부분 식각하여, 하부 전극 영역을 한정한다. 다음, 상기 하부 전극 영역 및 몰드 산화막 상부에 케미컬 베리어층을 포함하는 하부 전극용 도전층을 형성하고, 상기 하부 전극용 도전층을 상기 몰드 산화막 표면이 노출되도록 평탄화하여, 하부 전극을 형성한다. 그후, 상기 몰드 산화막을 습식 식각 용액으로 제거하고, 상기 하부 전극 표면에 유전막을 형성한다음, 상기 유전막 상부에 상부 전극을 형성한다.
상기 하부 전극용 도전층을 형성하는 단계는, 상기 하부 전극 영역 및 몰드 산화막 상부에 제 1 도전막을 형성하는 단계, 상기 제 1 도전막 상부에 케미컬 베리어층을 형성하는 단계, 및 상기 케미컬 베리어층 상부에 제 2 도전막을 형성하는 단계를 포함한다.
상기 제 1 및 제 2 도전막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막, 및 루테늄(Ru) 및 백금(Pt)과 같은 귀금속막 중 선택되는 하나 또는 이들의 조합막일 수 있다. 이러한 상기 제 1 및 제 2 도전막은 CVD 방식, ALD 방식 또는 SFD 방식으로 형성할 수 있다.
상기 케미컬 베리어층은 폴리 실리콘막, 폴리 실리콘 게르마늄막 및 티타늄막과 같은 도전층 및 하프늄 산화막(HfO2), 하프늄 질산화막(HfON), 티타늄 산화막(TiO2) 및 티타늄 질산화막(TiON)과 같은 절연막 중 선택되는 하나로 형성할 수 있다. 상기 케미컬 베리어층은 CVD 방식, ALD 방식 및 급속 열처리 방식으로 형성할 수 있다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명의 일 실시예에 따른 MIM 캐패시터의 단면도이다.
도 2에 도시된 바와 같이, 반도체 기판(100) 상부에 하부 전극(110)이 형성된다. 하부 전극(110)은 금속 물질로서, 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속막(금속 질화막), 및 루테늄막(Ru) 및 백금막(Pt)과 같은 귀금속막 중 선택되는 하나, 또는 이들의 조합막이 이용될 수 있다.
이러한 하부 전극(110)은 그 내부에 케미컬 베리어층(115)을 포함한다. 케미컬 베리어층(115)은 하부 전극(110)과 이종(異種) 물질이어야 한다. 케미컬 베리어층(115)은 예컨대, 폴리 실리콘막(poly-si), 폴리 실리콘 게르마늄막(poly-SiGe) 및 티타늄막과 같은 도전층 또는 하프늄 산화막(HfO2), 하프늄 질산화막(HfON), 티타늄 산화막(TiO2) 및 티타늄 질산화막(TiON)과 같은 절연막이 이용될 수 있다. 이때에, 케미컬 베리어층(115)이 절연막인 경우, 상기 케미컬 베리어층(115)은, 케미컬 베리어층(115)의 상하에 위치하는 하부 전극(110) 사이에서 유전 특성이 발생되지 않을 정도의 박막으로 형성됨이 바람직하다. 이러한 케미컬 베리어층(115)은 하부 전극(110)의 내부에 형성되므로, 캐패시터를 형성하기 위한 케미컬 처리시, 하부 전극(110)으로 침투되는 케미컬을 차단하게 된다.
그후, 케미컬 베리어층(115)을 포함하는 하부 전극(110) 상부에 유전막(120)이 형성된다. 유전막(120)은 유전율이 20이상의 고유전막, 예컨대 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 란타늄 산화막(La2O5), 탄탈륨 산화막(Ta2O5)막일 수 있다. 유전막(120) 상부에 상부 전극(130)이 형성되어, MIM 캐패시터(140)가 완성된다. 상부 전극(130)은 상기 하부 전극(110)을 구성하는 물질과 동일할 수 있다.
이와같은 본 실시예에 의하면, 하부 전극(110)내에 케미컬 베리어층(115)을 형성함에 따라, 외부로부터 침투되는 케미컬들이 하부 전극(110)을 통하여 하부 전극(110) 하부에 위치하는 막들(도시되지 않음)을 유실시키는 현상을 방지할 수 있다.
도 3a 내지 도 3f는 본 발명의 다른 실시예에 따른 반도체 메모리 소자의 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 3a를 참조하여, 반도체 기판(200) 상부에 층간 절연막(210)을 형성한다. 반도체 기판(200)과 층간 절연막(210) 사이에는 도전 부재(도시되지 않음), 예컨대, MOS 트랜지스터, 도전 패드, 비트 라인 등이 형성되어 있을 수 있다. 층간 절연막(210)의 소정 부분에 도전 플러그(215)를 공지의 방법으로 형성한다. 도전 플러그(215)는 예를 들어, 도핑된 폴리실리콘막 또는 티타늄 질화막과 같은 금속막으로 형성될 수 있으며, 이러한 도전 플러그(215)는 MOS 트랜지스터의 소오스(도시되지 않음) 또는 상기 소오스와 전기적으로 연결되는 도전 패드(도시되지 않음)와 전기적으로 연결될 수 있다.
층간 절연막(210) 및 도전 플러그(215) 상부에 에치 스톱퍼(220) 및 몰드 산화막(225)을 순차적으로 증착한다. 에치 스톱퍼(220)는 상기 층간 절연막(210) 및 몰드 산화막(225)과 식각 선택비를 갖는 막이 이용될 수 있고, 예컨대 실리콘 질화막이 이용될 수 있다. 몰드 산화막(225)은 캐패시터의 높이를 한정하기 위한 산화막으로서, 예를 들어, 캐패시터의 하부 전극의 높이 정도의 두께로 형성될 수 있다. 몰드 산화막(225) 및 에치 스톱퍼(220)는 도전 플러그(215)가 노출되도록 소정 부분 식각하여, 하부 전극 영역(230)을 한정한다.
이때에, 상기 도전 플러그(215)가 도핑된 폴리실리콘막으로 형성되고, 이후에 형성될 하부 전극(도시되지 않음)이 금속 물질로 형성되는 경우, 도전 플러그(215)와 하부 전극 사이에 오믹 콘택층이 필요하다. 이러한 오믹 콘택층을 형성하 기 위하여, 하부 전극 영역(230) 및 몰드 산화막(225) 표면에 티타늄, 탄탈륨 또는 텅스텐등과 같은 전이 금속막을 증착한다. 본 실시예에서 전이 금속막은 티타늄 금속막이 이용되었고, 예를 들어 600 내지 650℃의 온도에서 CVD 방식에 의해 약 80 내지 90Å 두께로 형성될 수 있다. 그후, 상기 전이 금속막을 열처리하여, 폴리실리콘으로 된 도전 플러그(215) 표면에 금속 실리사이드막(235a)으로 구성되는 오믹 콘택층을 형성한다. 이때, 상기 실리사이드막(235a)을 형성하기 위한 열처리 공정이 질소 분위기에서 진행될 수 있으며, 이러한 경우, 도전 플러그(215) 상부에는 실리사이드막(235a)이 형성됨과 동시에 층간 절연막(210) 및 몰드 산화막(225) 표면에 잔류하는 전이 금속막은 금속 질화막으로 상변화된다. 한편, 상기 열처리가 질소 분위기 이외의 분위기에서 진행되는 경우, 열처리 후 잔류하는 전이 금속막은 제거하거나, 추가로 질화 처리를 진행할 수 있다. 또한, 상기 전이 금속막은 600 내지 800℃의 고온에서 증착하여, 증착과 동시에 폴리실리콘막으로 된 도전 플러그(215) 표면에 전이 금속 실리사이드막(235a)을 형성할 수 있다. 이러한 방식은 추가의 열처리 공정을 요구하지 않으므로 공정을 단순히 할 수 있다. 한편, 상기 도전 플러그(215)가 티타늄 질화막과 같은 금속으로 형성되는 경우, 오믹 콘택층을 별도로 형성할 필요가 없다.
도 3b를 참조하여, 하부 전극 영역(230) 및 몰드 산화막(225) 상부에 하부 전극용 제 1 도전막(240)을 형성한다. 제 1 도전막(240)은 하부 전극으로 예정된 두께의 약 1/2정도의 두께, 예컨대 10 내지 200Å 두께로 형성된다. 또한, 제 1 도전막(240)은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같 은 금속 질화막이거나, 루테늄(Ru) 및 백금(Pt)과 같은 귀금속막, 또는 이들의 조합막으로 형성될 수 있다. 본 실시예에서는 제 1 도전막(240)으로 티타늄 질화막을 사용하였으며, 상기 층간 절연막(210) 및 몰드 산화막(225) 표면에 금속 질화막(235b)이 잔류하는 경우, 제 1 도전막(240)은 잔류하는 금속 질화막(235b)과 동일한 물질로 형성됨이 바람직하다. 이와같은 제 1 도전막(240)은 CVD(chemical vapor deposition) 방식, ALD(atomic layer deposition) 방식 또는 SFD(sequential flow deposition) 방식으로 형성될 수 있다.
예를 들어, 제 1 도전막(240)이 티타늄 질화막인 경우, CVD 방식으로 티타늄 질화막을 형성하는 방법은 도 4에 도시된 바와 같이, 티타늄 소스 예컨대, 티타늄 클로라이드 소스(TiCl4)와 질산 소스(NH3)를 챔버내에 동시에 일정 시간 공급하는 스텝을 포함한다.
또한, ALD 방식으로 티타늄 질화막을 형성하는 방법은, 도 5에 도시된 바와 같이, 티타늄 클로라이드 소스를 일정 시간 공급하는 스텝, 퍼지(purge)하는 스텝, 질산 소스를 공급하는 스텝 및 퍼지하는 스텝을 포함한다.
한편, SFD 방식으로 티타늄 질화막을 형성하는 방법은, 도 6에 도시된 바와 같이, 질산 소스를 공급하는 스텝, 질산 소스가 일정 시간 공급한 상태에서 질산 소스와 티타늄 클로라이드 소스를 동시에 공급하는 스텝, 및 티타늄 클로라이드 소스의 공급을 멈추고 질산 소스만을 일정 시간 공급하는 스텝을 포함한다. 이러한 SFD 방식은 티타늄 클로라이드 소스 주입전에 질산 소스를 일정 시간 주입함으로 써, 상기 티타늄 클로라이드의 클로라이드기(Cl)가 하부, 예컨대 층간 절연막(210) 및 도전 플러그(215)쪽으로 침투되지 못하게 하는 분위기를 조성한다. 또한, 티타늄 클로라이드 소스의 공급을 마친 후, 질산 소스만을 일정 시간 공급함에 따라, 티타늄 클로라이드 소스 공급시 발생되는 클로라이드기(Cl)가 용이하게 제거된다(H+Cl→HCl↑). 알려진 바와 같이, 금속 질화막을 형성하기 위한 금속 소스는 대부분 클로라이드기를 포함하며, 이러한 클로라이드기는 층간 절연막(210) 및 도전 플러그(215)쪽으로 침투되거나, 금속 질화막 자체내에서 스트레스, 디펙트(defect) 또는 크랙(crack)등의 문제를 유발한다. 아울러, 이러한 클로라이드기는 금속 질화막과 에치 스톱퍼(220)간의 계면 특성을 열화시키는 문제를 가지고 있다. 하지만, 상기 SFD 방식에 의해 제 1 도전막(240)을 증착하게 되면, 클로라이드기를 포함하는 금속 소스 주입 전후에 클로라이드를 제거할 수 있는 소스를 공급하므로써, 클로라이드로 인한 문제를 감소시킬 수 있다.
다음, 도 3c에 도시된 바와 같이, 제 1 도전막(240) 표면에 케미컬 베리어층(245)을 증착한다. 케미컬 베리어층(245)은 상기 제 1 도전막(240)과는 상이한 물질로, 예를 들어, 폴리실리콘막(poly-si), 폴리 실리콘 게르마늄막(poly-SiGe) 또는 티타늄막과 같은 도전층 또는 하프늄 산화막(HfO2), 하프늄 질산화막(HfON), 티타늄 산화막(TiO2) 및 티타늄 질산화막(TiON)과 같은 절연막이 이용될 수 있다. 상기 폴리실리콘막, 폴리 실리콘 게르마늄막 및 티타늄막과 같은 도전층으로 케미컬 베리어층(245)을 형성하는 경우, 상기 케미컬 베리어층(245)은 CVD 방식으로 형성 될 수 있다. 또한, 상기 케미컬 베리어층(245)으로 티타늄막이 이용되고, 상기 제 1 도전막(240)이 티타늄 질화막인 경우, 상기 제 1 도전막(240) 및 케미컬 베리어층(245)은 인 시튜(insitu) 방식으로 형성될 수 있다. 또한, 하프늄 산화막, 하프늄 질산화막, 티타늄 산화막 및 티타늄 질산화막과 같은 절연막으로 케미컬 베리어층(245)을 형성하는 경우, 상기 케미컬 베리어층(245)은 ALD 방식으로 형성될 수 있다. 특히, 티타늄 산화막 및 티타늄 질산화막이 케미컬 베리어층(245)으로 이용되는 경우, 상기 케미컬 베리어층(245)은 제 1 도전막(240)을 급속 열처리(RTO:rapid thermal oxidation)시킴으로써 얻어질 수 있다. 이와같은 케미컬 베리어층(245)은 하부 전극의 저항이 상승되는 것을 고려하여, 예컨대 1 내지 50Å 두께의 박막으로 형성함이 바람직하다. 특히, 케미컬 베리어층(245)이 절연막인 경우, 이후 형성될 제 2 도전막과 제 1 도전막(245) 사이에 전압이 인가될 때, 제 2 도전막과 제 1 도전막(245) 사이에 유전 특성이 발생되지 않고, 제 1 도전막(혹은 제 2 도전막)에서 제 2 도전막으로 전하가 터널링될 수 있을 정도의 박막으로 형성됨이 바람직하다.
도 3d를 참조하면, 케미컬 베리어층(245) 상부에 하부 전극용 제 2 도전막(250)을 형성한다. 제 2 도전막(250)은 상기 제 1 도전막(240)과 마찬가지로, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막이거나, 루테늄(Ru) 및 백금(Pt)과 같은 귀금속막 또는 이들의 조합막으로 형성될 수 있다. 상기한 제 2 도전막(250)은 CVD 방식, ALD 방식 또는 SFD 방식으로 형성될 수 있다. 또한, 제 2 도전막(250)은 하부 전극으로 예정된 두께에서 상기 제 1 도 전막(240)의 두께를 감한 정도의 두께, 예컨대 약 10 내지 200Å 두께 형성된다.
그후, 제 2 도전막(250) 상부에 희생막(260)을 증착한다. 희생막(260)은 예를 들어, 실리콘 산화막이 이용될 수 있다. 희생막(260)은 상기 하부 전극 영역(230)이 충분히 매립될 수 있는 두께로 형성된다.
도 3e에 도시된 바와 같이, 상기 희생막(260), 제 2 도전막(250), 케미컬 베리어층(245) 및 제 1 도전막(240)을 상기 몰드 산화막(225) 표면이 노출될 때까지 평탄화하여, 하부 전극(255)을 형성한다. 평탄화 방법은 화학적 기계적 연마 방식 또는 에치백(etchback) 방식이 이용될 수 있다.
그후, 도 3f에 도시된 바와 같이, 상기 잔류하는 희생막(260) 및 몰드 산화막(225)을 습식 식각 용액, 예컨대, LAL 용액 또는 HF 용액을 이용하여 제거한다. 이때, 희생막(260) 및 몰드 산화막(225) 제거시, 하부 전극(255)내에 케미컬 베리어층(245)이 존재하기 때문에, 상기 케미컬 베리어층(245)에 의해 상기 습식 식각 용액이 하부 전극(255) 내부로 흘러 들어가는 것이 차단된다. 상기 케미컬 베리어층(245)은 하부 전극(255) 내부에서 습식 식각 용액이 침투됨을 차단함과 더불어, 하부 전극(255)과 에치 스톱퍼(220) 사이의 계면 스트레스를 완화시키는 역할을 하므로 하부 전극(255)과 에치 스톱퍼(220) 사이의 계면을 통하여 흘러 들어오는 습식 식각 용액 역시 차단시키게 된다. 이에 따라, 하부 전극(255) 및 에치 스톱퍼(220) 하부의 층간 절연막(210) 및 도전 플러그(215)의 유실을 방지할 수 있다.
다음, 하부 전극(255) 표면 및 에치 스톱퍼(220) 상부에 유전막(265)을 형성한다. 유전막(265)으로는 유전율이 20 이상인 고유전막이 이용될 수 있으며, 예컨 대, 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 란타늄 산화막(La2O 5), 탄탈륨 산화막(Ta2O5)막이 이용될 수 있다. 유전막(265)의 전기적인 특성을 개선시키기 위하여, 유전막(265)을 열처리하는 공정을 추가할 수 있다. 상기 유전막(265)의 열처리 공정은 예를 들어 플라즈마 상태에서 진행될 수 있다.
다음, 유전막(265)상에 상부 전극(270)을 형성하여, MIM 캐패시터(275)를 형성한다. 상부 전극(270)은 상기 하부 전극(255)을 구성하는 제 1 또는 제 2 도전막(240,250)과 동일한 물질일 수 있으며, 하부 전극을 구성하는 제 1 또는 제 2 도전막(240,250)과 동일한 방식으로 형성될 수 있다.
그후, 도면에는 도시되지 않았지만, 캐패시터(275)와 이후 형성될 금속간 절연막(도시되지 않음)의 접착 특성을 개선하기 위한 캡핑층을 추가로 증착할 수 있다.
도 7은 본 발명의 실시예에 따라 제작된 MIM 캐패시터와 종래 기술에 따른 MIM 캐패시터의 디펙트 수를 비교한 그래프이다. 본 발명의 MIM 캐패시터의 하부 전극은 150Å 두께의 제 1 및 제 2 TiN막 및 상기 제 1 및 제 TiN막 사이에 개재되는 50Å 두께의 케미컬 베리어층(TiO2)으로 구성되었고, 종래의 MIM 캐패시터의 하부 전극은 300Å두께의 단일의 TiN막으로 구성되었다.
상기 도 7에 의하면, 본 발명과 같이 케미컬 베리어층을 갖는 하부 전극 구조에서 디펙트(defect)가 덜 발생됨을 알 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 하부 전극 내부에 하부 전극을 구성하는 물질과 다른 물질로 된 박막의 케미컬 베리어층을 형성한다. 케미컬 베리어층의 형성에 의해, 실린더형 하부 전극을 형성하기 위한 습식 식각 공정시, 습식 식각 용액이 하부 전극 내부로 침투되는 것을 차단할 수 있다. 이러한 케미컬 베리어층은 하부 전극과 하부 전극 양단부에 위치하는 에치 스톱퍼와의 계면 스트레스를 완화시켜, 하부 전극과 에치 스톱퍼의 계면을 통하여 침투되는 습식 식각 용액 역시 차단시킬 수 있다.
케미컬 베리어층에 의해 습식 식각 용액이 하부 전극 및 에치 스톱퍼 하부로 침투되는 현상이 방지되어, 하부 전극 및 에치 스톱퍼 하부의 절연막 및/또는 도전 플러그의 유실을 방지할 수 있다. 이에따라, 캐패시터의 전기적 특성을 개선시킬 수 있고, 소자의 디펙트를 감소시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (47)

  1. 제 1 도전막, 케미컬 베리어층, 및 제 2 도전막으로 구성되는 하부 전극;
    상기 하부 전극 표면에 형성되는 유전막; 및
    상기 유전막 상부에 형성되는 상부 전극을 포함하며,
    상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 상이한 물질로 형성되고, 상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막 보다 얇은 두께를 갖는 MIM 캐패시터.
  2. 제 1 항에 있어서, 상기 하부 전극을 구성하는 제 1 또는 제 2 도전막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막, 및 루테늄막(Ru) 및 백금막(Pt)과 같은 귀금속막 중 선택되는 하나 또는 이들의 조합막인 것을 특징으로 하는 MIM 캐패시터.
  3. 제 1 항에 있어서, 상기 제 1 도전막과 제 2 도전막은 서로 동일한 두께를 갖는 것을 특징으로 하는 MIM 캐패시터.
  4. 제 1 항에 있어서, 상기 케미컬 베리어층은 폴리 실리콘막(poly-si), 폴리 실리콘 게르마늄막(poly-SiGe) 및 티타늄막과 같은 도전층 또는 하프늄 산화막(HfO2), 하프늄 질산화막(HfON), 티타늄 산화막(TiO2) 및 티타늄 질산화막(TiON)과 같은 절연막인 것을 특징으로 하는 MIM 캐패시터.
  5. 제 4 항에 있어서, 상기 케미컬 베리어층은 1 내지 50Å 두께를 갖는 것을 특징으로 하는 MIM 캐패시터.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체 기판;
    상기 반도체 기판 상에 형성되며, 도전 플러그를 포함하는 층간 절연막;
    상기 도전 플러그와 콘택되도록 상기 층간 절연막 상에 형성되는 금속 물질을 포함하는 하부 전극;
    상기 하부 전극 양측의 층간 절연막상에 형성되는 에치 스톱퍼;
    상기 하부 전극 표면 및 에치 스톱퍼 표면에 형성되는 유전막; 및
    상기 유전막 상부에 형성되는 상부 전극을 포함하며,
    상기 하부 전극은 제 1 도전막, 상기 제 1 도전막상에 형성되는 케미컬 베리어층, 및 상기 케미컬 베리어층 표면에 형성되는 제 2 도전막으로 구성되고,
    상기 케미컬 베리어층은 상기 제 1 및 제 2 도전막과 다른 물질이며, 상기 제 1 및 제 2 도전막보다 얇은 두께를 갖는 것을 특징으로 하는 MIM 캐패시터.
  12. 제 11 항에 있어서, 상기 도전 플러그는 도핑된 폴리실리콘막으로 형성되는 것을 특징으로 하는 MIM 캐패시터.
  13. 제 12 항에 있어서, 상기 도전 플러그와 상기 하부 전극 사이에 금속 실리사이드막이 더 개재되어 있는 것을 특징으로 하는 MIM 캐패시터.
  14. 제 11 항에 있어서, 상기 도전 플러그는 티타늄 질화막으로 형성되는 것을 특징으로 하는 MIM 캐패시터.
  15. 삭제
  16. 제 11 항에 있어서, 상기 하부 전극의 제 1 및 제 2 도전막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막, 및 루테늄막(Ru) 및 백금막(Pt)과 같은 귀금속막 중 선택되는 하나 또는 이들의 조합막인 것을 특징으로 하는 MIM 캐패시터.
  17. 제 16 항에 있어서, 상기 제 1 및 제 2 도전막은 10 내지 200Å 두께를 갖는 것을 특징으로 하는 MIM 캐패시터.
  18. 제 11 항에 있어서, 상기 케미컬 베리어층은 폴리 실리콘막, 폴리 실리콘 게르마늄막 및 티타늄막과 같은 도전층 또는 하프늄 산화막, 하프늄 질산화막, 티타늄 산화막 및 티타늄 질산화막과 같은 절연막인 것을 특징으로 하는 MIM 캐패시터.
  19. 제 18 항에 있어서, 상기 케미컬 베리어층은 1 내지 50Å 두께를 갖는 것을 특징으로 하는 MIM 캐패시터.
  20. 제 11 항에 있어서, 상기 유전막은 하프늄 산화막(HfO2), 지르코늄 산화막(ZrO2), 란타늄 산화막(La2O5), 탄탈륨 산화막(Ta2O5 )막 중 선택되는 하나의 막인 것을 특징으로 하는 MIM 캐패시터.
  21. 제 11 항에 있어서, 상기 상부 전극은 상기 하부 전극을 구성하는 제 1 및 제 2 도전막과 동일한 물질인 것을 특징으로 하는 MIM 캐패시터.
  22. 반도체 기판상에 제 1 도전막을 형성하는 단계;
    상기 제 1 도전막 상에 상기 제 1 도전막보다 박막의 케미컬 베리어층을 형성하는 단계;
    상기 케미컬 베리어층 상부에 제 2 도전막을 형성하여, 하부 전극을 형성하는 단계;
    상기 하부 전극 상부에 유전막을 형성하는 단계; 및
    상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 MIM 캐패시터의 제조방법.
  23. 제 22 항에 있어서, 상기 제 1 및 제 2 도전막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막, 및 루테늄막(Ru) 및 백금막(Pt)과 같은 귀금속막 중 선택되는 하나 또는 이들의 조합막으로 형성하는 것 을 특징으로 하는 MIM 캐패시터의 제조방법.
  24. 제 23 항에 있어서, 상기 제 1 및 제 2 도전막은 CVD(chemical vapor deposition) 방식, ALD(atomic layer deposition) 방식 및 SFD(sequential flow deposition) 방식 중 선택되는 하나의 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  25. 제 22 항에 있어서, 상기 케미컬 베리어층은 폴리 실리콘막, 폴리 실리콘 게르마늄막 및 티타늄막과 같은 도전층 또는 하프늄 산화막, 하프늄 질산화막, 티타늄 산화막 및 티타늄 질산화막과 같은 절연막으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  26. 제 25 항에 있어서, 상기 케미컬 베리어층은 ALD, CVD 및 급속 열처리 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  27. 반도체 기판상에 도전 플러그를 포함하는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상부에 에치 스톱퍼를 형성하는 단계;
    상기 에치 스톱퍼 상부에 몰드 산화막을 형성하는 단계;
    상기 도전 플러그가 노출되도록 상기 몰드 산화막 및 에치 스톱퍼를 소정 부분 식각하여, 하부 전극 영역을 한정하는 단계;
    상기 하부 전극 영역 및 몰드 산화막 상부에 제 1 도전막, 케미컬 베리어층 및 제 2 도전막으로 구성되는 하부 전극용 도전층을 형성하는 단계;
    상기 하부 전극용 도전층을 상기 몰드 산화막 표면이 노출되도록 평탄화하여, 하부 전극을 형성하는 단계;
    상기 몰드 산화막을 습식 식각 용액으로 제거하는 단계;
    상기 하부 전극 표면에 유전막을 형성하는 단계; 및
    상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하며,
    상기 케미컬 베리어층은 상기 제1 도전막보다 상대적으로 얇은 두께를 갖는 MIM 캐패시터의 제조방법.
  28. 삭제
  29. 삭제
  30. 제 27 항에 있어서, 상기 하부 전극 영역을 형성하는 단계와, 상기 하부 전극용 도전층을 형성하는 단계 사이에,
    상기 하부 전극 영역의 노출된 도전 플러그 표면에 오믹 콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  31. 제 30 항에 있어서, 오믹 콘택층을 형성하는 단계는,
    상기 하부 전극 영역 및 상기 산화막 표면에 전이 금속막을 형성하는 단계; 및
    상기 전이 금속막을 열처리하여, 상기 도전 플러그 표면에 전이 금속 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  32. 제 31 항에 있어서, 상기 전이 금속막을 열처리하는 단계 이후에, 상기 잔류하는 전이 금속막을 질화처리하는 단계를 더 포함하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  33. 제 31 항에 있어서, 상기 전이 금속막을 열처리하는 단계 이후에, 상기 잔류하는 전이 금속막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 MIM 캐패시 터의 제조방법.
  34. 삭제
  35. 제 27 항에 있어서, 상기 제 1 및 제 2 도전막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 및 텅스텐 질화막(WN)과 같은 금속 질화막, 및 루테늄(Ru) 및 백금(Pt)과 같은 귀금속막 중 선택되는 하나 또는 이들의 조합막으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  36. 제 35 항에 있어서, 상기 제 1 및 제 2 도전막은 CVD 방식, ALD 방식 또는 SFD 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  37. 제 27 항에 있어서, 상기 케미컬 베리어층은 폴리 실리콘막, 폴리 실리콘 게르마늄막 및 티타늄막과 같은 도전층 및 하프늄 산화막(HfO2), 하프늄 질산화막(HfON), 티타늄 산화막(TiO2) 및 티타늄 질산화막(TiON)과 같은 절연막 중 선택되는 하나로 형성되는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  38. 제 27 항에 있어서, 상기 케미컬 베리어층은 CVD 방식, ALD 방식 및 급속 열처리 방식으로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  39. 제 27 항에 있어서, 상기 하부 전극용 도전층을 형성하는 단계와, 상기 하부 전극을 형성하는 단계 사이에, 상기 하부 전극용 도전층 상부에 희생막을 더 형성하는 단계를 포함하는 MIM 캐패시터의 제조방법.
  40. 제 39 항에 있어서, 상기 하부 전극을 형성하는 단계는,
    상기 희생막 및 하부 전극용 도전층을 상기 몰드 산화막 표면이 노출되도록 화학적 기계적 연마 또는 에치백하는 단계를 포함하며,
    상기 잔류하는 희생막은 상기 몰드 산화막과 동시에 제거되는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  41. 제 27 항에 있어서, 상기 몰드 산화막은 LAL 용액 또는 HF 용액에 의하여 제거하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  42. 제 27 항에 있어서, 상기 유전막은 하프늄 산화막, 지르코늄 산화막, 란타늄 산화막, 및 탄탈륨 산화막 중 선택되는 하나로 형성되는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  43. 제 27 항에 있어서, 상기 상부 전극은 상기 하부 전극의 제 1 또는 제 2 도전막과 동일한 물질로 형성하는 것을 특징으로 하는 MIM 캐패시터의 제조방법.
  44. 제 1 도전막, 절연물질로 된 케미컬 베리어 및 제 2 도전막으로 구성된 하부 전극;
    상기 하부 전극 상부에 형성되는 유전막; 및
    상기 유전막 상부에 형성되는 상부 전극을 포함하는 MIM 캐패시터.
  45. 제 44 항에 있어서, 상기 케미컬 베리어는 상기 제 1 및 제 2 도전막보다 얇은 두께를 갖는 MIM 캐패시터.
  46. 제 45 항에 있어서, 상기 케미컬 베리어는 상기 제 1 및 제 2 도전막사이에서 유전특성이 발생되지 않고, 제 1 도전막 및 제 2 도전막간에 전하가 터널링될 수 있을 정도의 두께를 갖는 MIM 캐패시터.
  47. 제 46 항에 있어서, 상기 케미컬 베리어는 1 내지 50Å 두께를 갖는 MIM 캐패시터.
KR1020040099058A 2004-11-30 2004-11-30 금속-유전막-금속 캐패시터 및 그 제조방법 Expired - Fee Related KR100712502B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040099058A KR100712502B1 (ko) 2004-11-30 2004-11-30 금속-유전막-금속 캐패시터 및 그 제조방법
US11/216,639 US7655519B2 (en) 2004-11-30 2005-09-01 Methods of fabricating metal-insulator-metal capacitors with a chemical barrier layer in a lower electrode
US12/639,184 US20100117194A1 (en) 2004-11-30 2009-12-16 Metal-insulator-metal capacitors with a chemical barrier layer in a lower electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099058A KR100712502B1 (ko) 2004-11-30 2004-11-30 금속-유전막-금속 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060060159A KR20060060159A (ko) 2006-06-05
KR100712502B1 true KR100712502B1 (ko) 2007-05-02

Family

ID=36566556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099058A Expired - Fee Related KR100712502B1 (ko) 2004-11-30 2004-11-30 금속-유전막-금속 캐패시터 및 그 제조방법

Country Status (2)

Country Link
US (2) US7655519B2 (ko)
KR (1) KR100712502B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655074B1 (ko) * 2004-11-11 2006-12-11 삼성전자주식회사 스토리지 커패시터 및 그의 제조방법
EP1674117B1 (en) * 2004-12-24 2018-08-15 Hexacath Mechanical piece with improved deformability
KR100639219B1 (ko) * 2005-05-27 2006-10-30 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100744651B1 (ko) * 2005-06-30 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100826978B1 (ko) * 2005-09-29 2008-05-02 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
US7230434B1 (en) * 2006-05-30 2007-06-12 Oki Electric Industry Co., Ltd. Multi-layered capacitor
KR100835411B1 (ko) * 2006-12-18 2008-06-04 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 형성방법
KR20090028030A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR101064679B1 (ko) * 2009-03-09 2011-09-15 울산대학교 산학협력단 투명전극
JP2011168881A (ja) * 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101583516B1 (ko) * 2010-02-25 2016-01-11 삼성전자주식회사 전극 구조체를 구비하는 캐패시터, 이의 제조 방법 및 전극 구조체를 포함하는 반도체 장치
US8610280B2 (en) * 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
JP2013089889A (ja) * 2011-10-21 2013-05-13 Elpida Memory Inc 半導体装置及びその製造方法
EP2584588B1 (en) * 2011-10-21 2017-10-04 Imec Method of forming MIM capacitor with Ru-comprising oxygen diffusion barrier
US9450042B2 (en) * 2012-08-06 2016-09-20 GlobalFoundries, Inc. Integrated circuits with metal-insulator-metal (MIM) capacitors and methods for fabricating same
JP6576235B2 (ja) * 2015-12-21 2019-09-18 東京エレクトロン株式会社 Ｄｒａｍキャパシタの下部電極およびその製造方法
KR102406971B1 (ko) 2015-12-24 2022-06-10 삼성전자주식회사 커패시터를 포함하는 반도체 장치 및 이의 제조 방법
US10833148B2 (en) 2017-01-12 2020-11-10 International Business Machines Corporation Leakage current reduction in stacked metal-insulator-metal capacitors
CN112820828B (zh) * 2019-11-15 2023-08-04 夏泰鑫半导体(青岛)有限公司 半导体装置及其制造方法
EP3929981A1 (en) * 2020-06-25 2021-12-29 Murata Manufacturing Co., Ltd. Semiconductor structure with selective bottom terminal contacting
US11145710B1 (en) * 2020-06-26 2021-10-12 Micron Technology, Inc. Electrode/dielectric barrier material formation and structures
CN114068413B (zh) * 2020-07-31 2024-07-02 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
KR102803241B1 (ko) 2020-09-17 2025-05-07 삼성전자주식회사 내부 보호층 및 외부 보호층을 포함하는 하부 전극을 갖는 반도체 소자
KR20230077033A (ko) 2021-11-24 2023-06-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20240021667A1 (en) * 2022-07-14 2024-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Device and Method for Forming the Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145410A (ja) 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
KR20010046630A (ko) * 1999-11-13 2001-06-15 윤종용 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법
KR20060011443A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 실린더형 캐패시터를 구비한 반도체메모리장치 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
US6218260B1 (en) * 1997-04-22 2001-04-17 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
JP3319994B2 (ja) * 1997-09-29 2002-09-03 シャープ株式会社 半導体記憶素子
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
TW383494B (en) * 1998-04-21 2000-03-01 United Microelectronics Corp Structure and manufacturing method for capacitors
US6486518B1 (en) * 1998-09-29 2002-11-26 Texas Instruments Incorporated Structures and method with bitline self-aligned to vertical connection
KR100313506B1 (ko) * 1999-03-16 2001-11-07 김영환 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법
KR100319884B1 (ko) 1999-04-12 2002-01-10 윤종용 반도체소자의 커패시터 및 그 제조방법
JP3569168B2 (ja) 1999-08-09 2004-09-22 九州日本電気株式会社 半導体装置の製造方法
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
JP4536314B2 (ja) * 2002-06-18 2010-09-01 ルネサスエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置の製造方法
KR100507860B1 (ko) 2002-06-21 2005-08-18 주식회사 하이닉스반도체 산화저항막을 구비한 캐패시터 및 그 제조 방법
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
KR100688493B1 (ko) * 2003-06-17 2007-03-02 삼성전자주식회사 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145410A (ja) 1997-11-13 1999-05-28 Toshiba Corp 半導体装置およびその製造方法
KR20010046630A (ko) * 1999-11-13 2001-06-15 윤종용 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법
KR20060011443A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 실린더형 캐패시터를 구비한 반도체메모리장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20060060159A (ko) 2006-06-05
US7655519B2 (en) 2010-02-02
US20100117194A1 (en) 2010-05-13
US20060113578A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
KR100712502B1 (ko) 금속-유전막-금속 캐패시터 및 그 제조방법
KR100396879B1 (ko) 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
US6830983B2 (en) Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
US7723770B2 (en) Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions
US6617248B1 (en) Method for forming a ruthenium metal layer
US20080038846A1 (en) Method of fabricating a capacitor of a memory device
KR100376267B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR100287187B1 (ko) 반도체소자의 커패시터 및 그 제조방법
US20060138511A1 (en) Methods of manufacturing a capacitor including a cavity containing a buried layer
US7112839B2 (en) Semiconductor device with transistor and capacitor and its manufacture method
KR20040067884A (ko) 반도체 장치 및 그 제조 방법
KR100418586B1 (ko) 반도체소자의 제조방법
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
KR100505679B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100345065B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100612941B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR100585092B1 (ko) 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법
KR100597598B1 (ko) 반도체 소자의 고유전체 캐패시터 형성방법
KR20060092539A (ko) 금속-유전막-금속 커패시터의 제조방법
KR20220153483A (ko) Dram용 반도체 소자 및 그의 제조방법
KR100900228B1 (ko) 반도체 소자 및 그의 제조방법
KR100895373B1 (ko) 반도체소자의 캐패시터 제조방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041130

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060329

Patent event code: PE09021S01D

PG1501 Laying open of application
E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20060925

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070326

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070424

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100413

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 5

End annual number: 5

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20120402

Start annual number: 6

End annual number: 6

FPAY Annual fee payment
PR1001 Payment of annual fee

Payment date: 20130329

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20140331

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20150331

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20160331

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20170331

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20180330

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190329

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200330

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210329

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220323

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230327

Start annual number: 17

End annual number: 17

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250204