[go: up one dir, main page]

KR100712165B1 - 모놀리식으로 집적된 반도체 구성 요소 - Google Patents

모놀리식으로 집적된 반도체 구성 요소 Download PDF

Info

Publication number
KR100712165B1
KR100712165B1 KR1020027011021A KR20027011021A KR100712165B1 KR 100712165 B1 KR100712165 B1 KR 100712165B1 KR 1020027011021 A KR1020027011021 A KR 1020027011021A KR 20027011021 A KR20027011021 A KR 20027011021A KR 100712165 B1 KR100712165 B1 KR 100712165B1
Authority
KR
South Korea
Prior art keywords
charge carrier
region
carrier region
contact
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027011021A
Other languages
English (en)
Other versions
KR20020092369A (ko
Inventor
플리카트로베르트
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20020092369A publication Critical patent/KR20020092369A/ko
Application granted granted Critical
Publication of KR100712165B1 publication Critical patent/KR100712165B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 제1 전하 운반체 도핑의 제1 운반체 영역(12)과, 제1 전하 운반체 영역(12) 내에서 서로 이격되어 구성되며 정반대의 전하 운반체 도핑을 갖는 적어도 두 개의 제2 전하 운반체 영역(14)과, 제2 전하 운반체 영역(14) 내에 구성되며 제1 전하 운반체 도핑을 갖는 제3 전하 운반체 영역(16)을 포함하고, PN-접합부(22)는 제2 전하 운반체 영역(14)과 제3 전하 운반체 영역(16) 사이에서 접촉부(20)를 통해 단락되고(소스 연결), 제1 전하 운반체 영역(12)에는 접촉부(18)가 마련되고(드레인 연결) 제2 전하 운반체 영역(14)은 접촉부(26)에 의해 제1 전하 운반체 영역(12)과 제3 전하 운반체 영역(16) 사이의 영역 내에서 반전 가능하고, 전하 운반체 영역(12)과 전하 운반체 영역(16)에 병렬로 연결된 적어도 하나의 쇼트키 다이오드(30)를 갖는 모놀리식으로 집적된 반도체 구성 요소에 관한 것이다.
제1 전하 운반체 영역(12)이 다른 접촉부(28)를 포함하고, 상기 접촉부가 제1 영역(12)의 도핑 농도에 따라, 더 높은 농도를 가지며 표면에 인접한 다른 전하 운반체 영역(32)에서, 표면에 인접하여 도핑됨으로써, 옴(Ohm) 방식의 접촉부가 형성되어 적어도 하나의 쇼트키 다이오드의 양극 연결부와 연결되는 것이 제공된다.
전하 운반체 영역, 도핑 농도, PN-접합부, 드레인 연결, 소스 연결, 도핑

Description

모놀리식으로 집적된 반도체 구성 요소{MONOLITHICALLY INTEGRATED SEMICONDUCTOR COMPONENT}
본 발명은 청구항 제1항에 언급된 특징을 갖는 모놀리식으로 집적된 반도체 구성 요소에 관한 것이다.
독립항의 전제부에 따른 유형의 모놀리식으로 집적된 반도체 구성 요소는 공지되어 있다. 이는 예를 들어, 제1 도전율 유형의 비교적 약하게 도핑된 기판 영역 및 접촉부(드레인 연결)를 위한, 동일한 도전율 유형의 더 도핑된 층을 포함하는 수직의 MOS(metal oxide semiconductor)를 포함한다. 제1 도전율 유형의 각각 다른 도전율 영역을 포함하는, 적어도 하나의 정반대의 도전율 유형의 도전율 영역이 기판 영역에 장착된다.
이로써, 제1 PN-접합부가 소스 연결에 의해 단락되는 두 개의 PN-접합부가 형성된다. 기판 표면에는 MOS-구조물이 장착되고, 상기 구조물에 의해 제2 도전율 영역의 표면에 인접한 영역이 반전될 수 있기 때문에, 소스 연결부와 드레인 연결부 사이에는 전도성 연결이 형성된다. 제2 도전율 영역은 소스 연결을 통해 제3 도전율 영역과 전기 전도적으로 연결되어, 즉, 제1 PN-접합부가 단락되어, 기생 역방향 다이오드가 형성된다. 불가피하게 구성된 상기 기생 역방향 다이오드는 다양 한 회로 변형에서 프리휠링 다이오드(freewheeling diode)로써 사용될 수 있다. 모놀리식으로 집적된 구성 요소를 사용하여 예를 들어, 유도성 부하가 스위칭되면, 프리휠링 다이오드는 전류의 정류를 가능하게 한다. 유도성 부하가. 예를 들어 승압 컨버터에서 펄스 인버터로써 지정되는 적어도 두 개의 MOS-트랜지스터로 된 브리지 회로에 의해 제어되면, MOS-트랜지스터가 펄스식으로 제어됨으로써, 유도성 부하는 다른 MOS-트랜지스터의 기생 역방향 다이오드를 통해 프리휠링되거나, 턴온(turn-on)된 제2 MOS-트랜지스터를 통해 재충전된다. 다른 MOS-트랜지스터의 비유도성으로 인하여, 역방향 다이오드에 전기가 통하며 전하가 제거되는 경우가 발생하므로, 여기서는 펄스 제어된 MOS-트랜지스터의 스위칭 온 과정이 문제된다. 이를 통해, △I/△t-상승을 야기시키는 이른바 전류 재단(curent chopping) 특성이 발생한다. 이는 다시 원치 않는 기생 유도를 야기시키는 과전압 또는 고주파 진동을 발생시킨다.
더 작은 순방향 전압을 갖는 쇼트키 다이오드(schottky-diode)가 기생 역방향 다이오드에 병렬 연결되는 것은 공지되어 있다. 이로써 기생 역방향 다이오드는 불활성으로 유지되기 때문에, 저장 전하가 MOS-트랜지스터의 기판 영역으로부터 제거되지 않아야 한다. 유럽 특허 제0 899 791호에는, 쇼트키 다이오드가 병렬 프리휠링 다이오드로써 모놀리식 구성 요소에 집적되고, 추가적인 전하 운반체 착상이 장벽 조정을 위해 요구되는 것이 공지되어 있다. 그러나, 이러한 추가적인 전하 운반체 착상은 기술적인 많은 소모를 요구하므로, 공정 비용이 높아진다.
청구항 제1항의 특징을 갖는 모놀리식으로 집적된 반도체 구성 요소는, 기생 역방향 다이오드를 병렬로 연결하는 쇼트키-다이오드가 간단한 방법으로 구현되는 장점을 갖는다. 이로써 제1 전하 운반체 영역이 다른 접촉부를 포함하고, 상기 접촉부는 제1 전하 운반체 영역의 도핑 농도에 따라 표면에 인접하며 더 높은 농도를 갖는 다른 표면에 인접한 전하 운반체 영역에 도핑되고, 적어도 하나의 쇼트키 다이오드의 양극(anode) 연결부와 연결되고, 추가의 접촉부가 제2 전하 운반체 영역의 전위 이상의 전위로 옮겨지면, 차폐되어야하는 구조물은 제1 전하 운반체 영역 내에 형성될 수 있다. 이로써, 이른바 쇼트키-클램핑이 더 강하게 역 바이어스되는 MOS-트랜지스터에서 신뢰성있게 구성될 수 있고, 순방향 전압의 허용 공차를 고려하여, 항복 전압의 필요한 안전 허용도가 감소될 수 있고, 경우에 따라서는 고려되지 않을 수도 있다. 상기 안전 허용도를 기초로 하여 순방향에서 발생하는 추가의 전압 손실이 항복 전압에 대한 안전 허용도의 감소를 통해 방지된다. 이로써 항복 전압의 허용 공차는 기생 역방향 다이오드의 순방향 작동을 회피하기 위해, 더 강하게 역 바이어스되는 MOS-트랜지스터에서 650mV 이하에 머물러야 하는 기생 역방향 다이오드의 접합-전압에 중요한 영향을 미치지 않는다.
본 발명의 변형을 위해 제공된 제1 전하 운반체 영역의 추가적인 접촉부는, 소스 연결의 접촉부에 대한 금속부의 석출 시에 추가적인 접촉부에 대한 적어도 하나의 추가적인 마스크 개구가 동시에 제공됨으로써, 모놀리식으로 집적되는 반도체 구성 요소의 제작 시에 적은 공정 변형을 통해 간단한 방법으로 달성될 수 있다. 이로써 추가적인 공정 과정이 불필요하다. 금속부의 제작을 위해서는 마스크 층의 설계 변경만이 요구된다.
또한, 추가의 접촉부를 통해 회로 구성에 연결 가능한 쇼트키 다이오드를 통하여 역 바이어스에서 쇼트키 다이오드의 전력 손실의 감소 및 순방향 진행이 형성된다. 제1 전하 운반체 영역 내의 추가적인 접촉부 하부에 형성된 차폐 구조를 통하여, 비교적 작은 역방향 전압만이 쇼트키-다이오드 상에서 감소하기 때문에, 통상적으로 쇼트키 다이오드에 대한 매우 높은 역방향 전류가 현저하게 감소되거나, 반대로 매우 작은 순방향 전류가 구현될 수 있다.
또한, 쇼트키 다이오드가 모놀리식으로 집적된 반도체 구성 요소에 간단하게 적응될 수 있는 장점이 있다. 추가적인 접촉부의 외부에 연결된 쇼트키 다이오드는 예를 들어 변경된 역방향 전압 요구 또는 온도 요구를 고려하여 선택될 수 있다. 또한, 쇼트키 다이오드의 추가적인 전력 손실은 공간적으로 간단하게 분리된, MOS-트랜지스터에 대한 쇼트키 다이오드의 구조를 통해, 모놀리식으로 집적된 구성 요소의 가열에 영향을 주지 않는 영역 내에서 변환될 수 있다. 또한 간단한 방법으로 제공된 쇼트키 다이오드 외부의 사용은, MOS-트랜지스터의 병렬 연결에서 고유의 쇼트키 다이오드가 각 트랜지스터 구조에 배치되어야 하는 것이 아니라, 다수의 트랜지스터 구조에 대해 공통의 쇼트키 다이오드가 연결될 수 있는 장점을 갖는다.
본 발명의 다른 양호한 실시예는 종속항의 특징에 나타난다.
본 발명은 이하의 실시예에서 도면과 관련하여 자세히 설명된다.
도1 내지 도3은 본 발명에 따른 모놀리식으로 집적된 구성 요소의 개략 단면도이다.
도4 내지 도9는 본 발명에 따른 반도체 구성 요소의 다양한 설계 변경예의 도면이다.
도1은 MOS-전계 효과 트랜지스터(FET)로 구성되며 모놀리식으로 집적된 반도체 구성 요소(10)를 도시한다. 반도체 구성 요소(10)는 제1 전하 운반체 도핑(예를 들어, n-도핑)을 갖는 드리프트 영역(12)을 포함한다. 드리프트 영역(12)에는 제1 전하 운반체 영역(12, 드리프트 영역)에 반대되는 도핑(예를 들어, p-도핑)을 갖는 전하 운반체 영역(14)이 장착된다. 전하 운반체 영역(14)에는 다른 전하 운반체 영역(16)이 집적된다. 전하 운반체 영역(16)은 전하 운반체 영역(12)과 동일하지만 더 높이 도핑(예를 들어, n+-도핑)된 전하 운반체 영역을 포함한다. 전하 운반체 영역(12)은, 전하 운반체 영역(12)과 동일하지만 더 도핑(예를 들어, n+-도핑)된 층(18)에 배치된다. 반도체 구성 요소(10)의 표면에는 PN-접합부(22) 영역에서 전하 운반체 영역(14, 16)을 단락시키는 금속부(20)가 구성된다. 전하 운반체 영역(12, 14)들 사이의 PN-접합부(24)의 상부에는 도시되지 않은 산화물을 통해 다른 금속부(26, 접촉부)가 배치된다. 여기서 금속부(26)는 전체 통로 영역으로 연장된다.
전하 운반체 영역(12)에는 제1 도전율 유형의 더 도핑된 영역(예를 들어, n+-도핑)에 의해, 인접한 PN-접합부(24)들 사이에 존재하는 다른 금속부(26, 접촉부)가 마련된다. 금속부(28)와 PN-접합부(24) 사이의 간격(a)은 각각 동일하다. 금속부(28)는 쇼트키 다이오드(30)의 외부를 통해 금속부(20)와 연결되고, 금속부(28)는 각 쇼트키 다이오드(30)의 양극과 연결된다.
금속부(20)는 소스 연결을, 층(18)은 드레인 연결을, 금속부(26)는 MOS-트랜지스터의 게이트 연결을 형성한다. 게이트 연결부(26)에 제어 전압이 인가될 때, 표면에 인접한 도관 통로는 전하 운반체 영역(14)에 구성되기 때문에, 소스 연결부(20)는 드레인 연결부(18)와 전기 전도적으로 연결되고, MOS-트랜지스터는 턴온된다.
표면에 인접하며 접촉을 위해 더 도핑된, 전하 운반체 영역(12)의 영역(32)이 PN-접촉부(24)를 통해 어느 역방향 전압으로부터, 드레인 전압의 추가의 상승과는 무관한 고정된 전압 전위에 잔류하는지의 여부가 전하 운반체 영역(14)에 대한 전체 간격(a + b + a)에 의해 정의될 수 있다. 따라서, 영역(32)의 전압 전위는 기하학에 따른 상수(a + b + a)로 제한된다. 이로써, 금속부(28)를 통해 접촉되는 쇼트키 다이오드(30)는, 영역(32)에서 전압 전위에 의해 결정된 비교적 작은 역방향 전압을 위해 구성될 수 있다. 이로써, 영역(32)은 상술한 역방향 전압을 한정하는, 쇼트키 다이오드(30)의 전기적 사용을 위한 차폐 구조를 형성한다. 이를 통해, 역방향 전류 및 쇼트키 다이오드(30)의 전력 손실의 감소가 동시에 제공된다. 쇼트키 다이오드(30)는 공지된 방법으로 프리휠링 다이오드, 예를 들어, 서두에 언 급한 브리지 회로에서 유도적인 부하의 스위칭을 위해 사용될 수 있다.
도2는 변형된 실시예를 도시하고, 도1과 동일한 부분의 부호는 제공되지 않으며 다시 설명되지 않는다. 소스 측면의 드레인 접촉이 구현되는 도1의 변형 실시예와 차이점은, 도2에서 통로 측면의(금속부(26)의 제어 시 전하 운반체 영역(14)을 통한 도관 통로) 드레인 접촉이 구현되는 것이다. 기능에 대해서는 도1에 대한 설명에서 나타난다.
도3은 전하 운반체 영역(14)들 사이에 삽입된 전하 운반체 영역(14)과 동일한 도핑을 포함하는 전하 운반체 영역(34)이 배치된 변형 실시예를 도시한다. 전하 운반체 영역(34)은 격자 구조로 배치되고, 이로써 전하 운반체 영역(14) 사이에 상술된 전도성 연결부(36)가 형성된다. 삽입된 구조물(34)과 전도성 연결부(36)를 통해, 영역(32)의 차폐 구조물을 대신하는 공지된 JFET-구조물이 형성된다. 이로써, 언급한 쇼트키 다이오드(30)의 필요한 역방향 전압을 감소시키는 영역(32) 내의 전위 상승은 마찬가지로 제한된다.
도4 내지 도9에는 다양한 구성 요소(10)의 변형예의 평면도가 개략적으로 도시된다. 도4 내지 도6은 이른바 선 도면이고, 도7 내지 도9는 셀 도면이다. 각 도핑 영역은 도1 내지 도3에 설명된 부호로 표시되기 때문에, 상기 도면에 그 구조가 나타난다.
여기서 도4 내지 도7은 도1에, 도5 및 도8은 도2에, 도6 및 도9는 도3에 상응된다.

Claims (6)

  1. 제1 전하 운반체 도핑의 제1 전하 운반체 영역(12)과, 제1 전하 운반체 영역(12) 내에서 서로 이격되어 구성되며 정반대의 전하 운반체 도핑을 갖는 적어도 두 개의 제2 전하 운반체 영역(14)과, 제2 전하 운반체 영역(14) 내에 구성되며 제1 전하 운반체 도핑을 갖는 제3 전하 운반체 영역(16)을 포함하고, PN-접합부(22)는 제2 전하 운반체 영역(14)과 제3 전하 운반체 영역(16) 사이에서 접촉부(20)를 통해 단락되고(소스 연결), 제1 전하 운반체 영역(12)에는 접촉부(18)가 마련되고(드레인 연결) 제2 전하 운반체 영역(14)은 접촉부(26)에 의해 제1 전하 운반체 영역(12)과 제3 전하 운반체 영역(16) 사이의 영역내에서 반전 가능하고, 전하 운반체 영역(12)과 전하 운반체 영역(16)에 병렬로 연결된 적어도 하나의 쇼트키 다이오드(30)를 갖는 모놀리식으로 집적된 반도체 구성 요소에 있어서,
    제1 전하 운반체 영역(12)에 다른 접촉부(28)가 장착되고, 상기 접촉부(28)에는 제1 영역(12)의 도핑 농도에 비해 더 도핑된 다른 전하 운반체 영역(32)이 배치되고, 이를 통해 옴(Ohm) 방식의 접촉부가 형성되어 적어도 하나의 쇼트키 다이오드(30)의 양극 연결부와 연결되는 것을 특징으로 하는 반도체 구성 요소.
  2. 제1항에 있어서, 접촉부(28)는 드레인 전압이 인가될 때 조정되는 차폐 구조(32)의 영역 내에 배치되는 것을 특징으로 하는 반도체 구성 요소.
  3. 제1항 또는 제2항에 있어서, 차폐 구조물(32)은, 인접하는 제2 전하 운반체 영역(14)의 PN-접합부에 대한 간격(a + b + a)을 통해 정의되는 것을 특징으로 하는 반도체 구성 요소.
  4. 제1항 또는 제2항에 있어서, 반도체 구성 요소(10)가 소스 측의 드레인 접촉부(18)를 포함하는 것을 특징으로 하는 반도체 구성 요소.
  5. 제1항에 있어서, 반도체 구성 요소(10)가 통로 측의 드레인 접촉부(18)를 포함하는 것을 특징으로 하는 반도체 구성 요소.
  6. 제1항 또는 제2항에 있어서, 차폐 구조물(32)은 삽입된 JFET-구조물(34, 36)에 의해 정의되는 것을 특징으로 하는 반도체 구성 요소.
KR1020027011021A 2000-02-24 2001-02-23 모놀리식으로 집적된 반도체 구성 요소 Expired - Fee Related KR100712165B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10008545A DE10008545A1 (de) 2000-02-24 2000-02-24 Monolithisch integriertes Halbleiterbauelement
DE10008545.8 2000-02-24

Publications (2)

Publication Number Publication Date
KR20020092369A KR20020092369A (ko) 2002-12-11
KR100712165B1 true KR100712165B1 (ko) 2007-04-27

Family

ID=7632172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027011021A Expired - Fee Related KR100712165B1 (ko) 2000-02-24 2001-02-23 모놀리식으로 집적된 반도체 구성 요소

Country Status (9)

Country Link
US (1) US6784487B2 (ko)
EP (1) EP1259989B1 (ko)
JP (1) JP2003526923A (ko)
KR (1) KR100712165B1 (ko)
CZ (1) CZ20022847A3 (ko)
DE (2) DE10008545A1 (ko)
HU (1) HUP0300366A2 (ko)
TW (1) TW499761B (ko)
WO (1) WO2001067515A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20022700A1 (it) * 2002-12-20 2004-06-21 St Microelectronics Srl Dispositivo integrato con diodo schottky e transitor mos
US7528459B2 (en) * 2003-05-27 2009-05-05 Nxp B.V. Punch-through diode and method of processing the same
US7035438B2 (en) * 2003-07-30 2006-04-25 Xerox Corporation System and method for measuring and quantizing document quality
US6917082B1 (en) * 2004-01-26 2005-07-12 Altera Corporation Gate-body cross-link circuitry for metal-oxide-semiconductor transistor circuits
US7821097B2 (en) * 2006-06-05 2010-10-26 International Business Machines Corporation Lateral passive device having dual annular electrodes
KR100780967B1 (ko) * 2006-12-07 2007-12-03 삼성전자주식회사 고전압용 쇼트키 다이오드 구조체
DE102018115728B4 (de) * 2018-06-29 2021-09-23 Infineon Technologies Ag Halbleitervorrichtung, die einen Siliziumcarbidkörper und Transistorzellen enthält

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US5744994A (en) 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3507181A1 (de) 1985-03-01 1986-09-04 IC - Haus GmbH, 6501 Bodenheim Schaltungsanordnung zur vermeidung parasitaerer substrat-effekte in integrierten schaltkreisen
JPH03110867A (ja) * 1989-09-26 1991-05-10 Nippon Inter Electronics Corp 縦型電界効果トランジスタ
JPH05291507A (ja) 1992-04-07 1993-11-05 Fujitsu Ltd 拡散抵抗
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5744991A (en) * 1995-10-16 1998-04-28 Altera Corporation System for distributing clocks using a delay lock loop in a programmable logic circuit
JP3291441B2 (ja) * 1996-10-31 2002-06-10 三洋電機株式会社 Ｄｃ−ｄｃコンバータ装置
US6519457B1 (en) * 1997-04-09 2003-02-11 Nortel Networks Limited Methods and systems for standardizing interbase station communications
JPH11274490A (ja) * 1998-03-18 1999-10-08 Soc Kk Ｍｏｓｆｅｔ
US6580699B1 (en) * 1999-03-29 2003-06-17 Nortel Networks Limited Method for updating an R-P connection for a roaming mobile station
KR100395496B1 (ko) * 2001-09-14 2003-08-25 한국전자통신연구원 패킷 데이터 서비스 노드 내에서 기지국 제어기간 통신을통한 고속 소프트 핸드오프 수행 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
US5744994A (en) 1996-05-15 1998-04-28 Siliconix Incorporated Three-terminal power mosfet switch for use as synchronous rectifier or voltage clamp

Also Published As

Publication number Publication date
KR20020092369A (ko) 2002-12-11
EP1259989B1 (de) 2009-10-28
CZ20022847A3 (cs) 2003-03-12
EP1259989A1 (de) 2002-11-27
DE10008545A1 (de) 2001-08-30
TW499761B (en) 2002-08-21
DE50115196D1 (de) 2009-12-10
US6784487B2 (en) 2004-08-31
WO2001067515A1 (de) 2001-09-13
JP2003526923A (ja) 2003-09-09
HUP0300366A2 (en) 2003-09-29
US20040075135A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
US6693327B2 (en) Lateral semiconductor component in thin-film SOI technology
US5164802A (en) Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US7476935B2 (en) High power semiconductor device having a schottky barrier diode
US5883413A (en) Lateral high-voltage DMOS transistor with drain zone charge draining
US6936866B2 (en) Semiconductor component
JP4623775B2 (ja) Ｖｄｍｏｓトランジスタ
US7902884B2 (en) H-bridge circuit
KR20010015835A (ko) 반도체 장치
US5530271A (en) Integrated structure active clamp for the protection of power semiconductor devices against overvoltages
KR100712165B1 (ko) 모놀리식으로 집적된 반도체 구성 요소
EP0566186A2 (en) Power integrated circuit with latch-up prevention
US6800925B2 (en) Integrated circuit configuration having a structure for reducing a minority charge carrier current
BE1007657A3 (nl) Halfgeleiderinrichting met een snelle laterale dmost voorzien van een hoogspanningsaanvoerelektrode.
US5621229A (en) Semiconductor device and control method
US20040046225A1 (en) Semiconductor power component
KR100941105B1 (ko) 스위칭 소자와 2개의 다이오드를 구비한 반도체 장치
US5440164A (en) MOS/bipolar device
KR100346085B1 (ko) 보호구조를가지는집적파워반도체장치
US7319263B2 (en) Semiconductor component with switching element configured to reduce parasitic current flow
JPS62217664A (ja) 半導体装置
US4952998A (en) Integrated circuit with complementary MOS transistors
US20220406928A1 (en) Semiconductor device with diode chain connected to gate metallization
JP3146650B2 (ja) パワー集積回路
JP2777990B2 (ja) 自己消弧形サイリスタ
US6512251B2 (en) Semiconductor switching element that blocks in both directions

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020823

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060223

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070420

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070423

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100409

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110411

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120416

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120416

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee