[go: up one dir, main page]

KR100707236B1 - 금속 패턴 및 그 제조 방법 - Google Patents

금속 패턴 및 그 제조 방법 Download PDF

Info

Publication number
KR100707236B1
KR100707236B1 KR1020067004013A KR20067004013A KR100707236B1 KR 100707236 B1 KR100707236 B1 KR 100707236B1 KR 1020067004013 A KR1020067004013 A KR 1020067004013A KR 20067004013 A KR20067004013 A KR 20067004013A KR 100707236 B1 KR100707236 B1 KR 100707236B1
Authority
KR
South Korea
Prior art keywords
metal
film
pattern
metal pattern
monomolecular film
Prior art date
Application number
KR1020067004013A
Other languages
English (en)
Other versions
KR20060064058A (ko
Inventor
도루 나카가와
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20060064058A publication Critical patent/KR20060064058A/ko
Application granted granted Critical
Publication of KR100707236B1 publication Critical patent/KR100707236B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/40—Alkaline compositions for etching other metallic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/236—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers using printing techniques, e.g. applying the etch liquid using an ink jet printer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0239—Coupling agent for particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0585—Second resist used as mask for selective stripping of first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • ing And Chemical Polishing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Forging (AREA)

Abstract

본 발명의 금속 패턴은, 기판의 표면에 형성되고, 에칭된 금속 패턴(13’)으로서, 금속 패턴(13’)의 금속막 표면에는 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 흡착된 단분자막이 형성되고, 상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 침입하여 마스킹막(18)이 형성되어 있다. 이 금속 패턴은, 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 단분자막을 금속막 표면에 형성하고, 상기 단분자막의 표면에, 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 용해된 용액을 도포하여, 상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자를 침입시켜 마스킹막을 형성하고, 에칭액을 상기 금속막 표면에 노출시켜 상기 마스킹막이 없는 금속 영역을 에칭하여 얻는다.

Description

금속 패턴 및 그 제조 방법{METAL PATTERN AND PROCESS FOR PRODUCING THE SAME}
본 발명은, 미세 가공이 가능한 금속 패턴 및 그 제조 방법에 관한 것이다.
금속의 패턴은, 통상, 포트리소그래피법에 의해서 형성되어 있다. 이하에 포토리소그래피법의 개략을 나타낸다. 금속막이 형성된 기판에 레지스트액을 스핀코트법에 의해 도포한 후 저온에서 건조하여 여분인 용매를 제거한다. 다음으로, 포토마스크를 기판에 밀착시키고, 자외선을 조사한다. 이에 의해, 레지스트막 표면에는 광이 조사된 영역과 조사되지 않은 영역이 형성된다. 광이 조사된 영역과 조사되지 않은 영역에서는, 레지스트 현상액에 대한 내구성에 차이가 생긴다. 다음으로, 기판을 레지스트 현상액에 노출시켜, 광이 조사된 영역만을 제거(포지티브형 레지스트 사용의 경우)하거나, 혹은, 광이 조사되지 않은 영역만을 제거(네거티브형 레지스트 사용의 경우)한다. 그 후, 기판을 고온에서 소성하여 레지스트의 밀도를 높여, 에칭액에 대한 내구성을 높인다. 다음으로, 이 기판을 에칭액에 노출시킴으로써, 레지스트막이 없는 영역의 금속을 제거한다. 마지막으로, 레지스트 박리액으로 레지스트를 제거하여, 금속의 패턴을 형성한다. 포토리소그래피법은 반도체 디바이스를 형성하는 데에 있어서 필수적인 기술이며, 현재는 서브미크론의 패턴을 정확히 형성하는 것이 용이하다.
포트리소그래피법은 금속의 패터닝법으로서 매우 유용하지만, 몇 개의 과제가 있다. 첫 번째 과제는, 레지스트 도포 공정에서 레지스트액의 90% 이상이 쓸모 없이 버려져, 재료가 낭비되는 것이다. 두 번째 과제는, 현상과 박리 공정에서 환경에 악영향을 미칠 우려가 있는 유기용제를 다량 이용할 필요가 있어, 환경 보호면에서 바람직하지 못하다는 것이다. 세 번째 과제는, 다품종의 제품을 소량 생산하고자 하는 경우, 품종마다 고가의 포토마스크를 제작할 필요가 있어, 제조 코스트가 높아지는 것이다. 또한, 포트리소그래피법은 다수의 공정이 필요하여, 좀더 공정수가 적은 방법을 개발할 수 있다면 제조 코스트의 저감으로 이어진다.
최근, 이러한 포토리소그래피법의 과제를 해결하기 위해서, 잉크젯법이나 마이크로스탬핑법을 이용한 금속의 패턴 형성 방법이 제안되고 있다. 이하에 이들 방법을 설명한다.
(1)잉크젯법을 이용한 금속 패턴 형성 방법
이것은, 잉크젯식 프린터의 기술을 이용한 것이다. 잉크젯식 프린터에 의한 묘화의 구조는(이하, 잉크젯법이라고 표기한다), 노즐판 상에 개방된 직경 수십㎛의 다수의 노즐 구멍으로부터 각각 수 피코리터의 잉크를 종이 등의 인자체(印字體)를 향하여 토출하고, 토출한 잉크를 인자체의 소정의 위치에 배치하는 것이다. 잉크를 기록 매체의 소정의 위치에 배치하기 위해서, 노즐판과 인자체를 각각 기계적으로 움직여 이들의 상대적인 위치를 제어하면서 잉크를 토출한다. 원리적으로는, 노즐 구멍을 작게 하거나 액체의 토출 방법을 연구함으로써, 서브미크론 폭의 선도 묘화하는 것이 가능하다.
잉크젯법으로 금속 페이스트를 토출하여 기판에 묘화하면, 금속 패턴을 형성할 수 있다. 이 방법을 이용하면, 토출 재료를 낭비 없이 이용할 수 있어, 자원 절약화가 도모되고, 또한, 레지스트의 현상, 박리 공정이 없어지기 때문에 유기용제를 다량으로 사용하는 일도 없어져 환경보호의 면에서 바람직하다. 또한, 잉크젯법을 이용한 방법은, 컴퓨터 상에서 제작한 디지털 데이터를 이용하여 액체를 토출하여 패턴을 기판에 직접 형성하기 때문에, 고가의 포토마스크는 필요 없게 되고, 또한, 노광과 현상 공정을 생략할 수 있기 때문에, 낮은 비용으로 다품종 소량 생산을 할 수 있다.
또한, 레지스트액을 잉크젯법으로 금속막에 묘화한 후, 에칭, 레지스트 박리를 행하면, 금속 패턴을 형성할 수 있다. 본 방법을 이용하면, 필요 최소한도의 레지스트 재료를 이용하기만 하면 되므로 자원 절약화로 이어진다. 또한, 잉크젯법을 이용한 방법은, 컴퓨터 상에서 제작한 디지털 데이터를 이용하여 액체를 토출하여 기판에 패턴을 직접 형성하기 때문에, 고가의 포토마스크는 필요 없게 되고, 또한, 노광과 현상 공정을 생략할 수 있기 때문에, 낮은 비용으로 다품종 소량 생산을 할 수 있다.
하기 특허문헌 1∼2에는, 수지 조성물 중에 평균 입자 지름이 1∼10㎚인 금속 초미립자를 분산시킨 페이스트를 잉크젯법으로 토출하여 금속의 배선 패턴을 형성하는 방법이 제안되어 있다.
하기 특허문헌 3에는, 유황 화합물이 표면에 흡착된 금속 미립자가 용해된 액체를 잉크젯법으로 토출함으로써 금속의 배선을 형성하는 방법이 제안되어 있다.
하기 특허문헌 4에는, 평균 입자 지름이 100㎚ 이하의 금속 미립자를 물 또는 유기용제 중에 분산시킨 금속 미립자 잉크를 잉크젯법으로 토출하여 회로 패턴을 형성한 후, 열 또는 광에 의해 처리하여 상기 회로 패턴에 포함되는 중합체 혹은 계면활성제를 분해 휘산시켜 회로를 형성하는 방법이 제안되어 있다.
하기 특허문헌 5에는, 분사 토출 헤드에 의해서 액체용 수지를 분사하여, 원하는 패턴 화상을 기판에 형성하는 동시에, 이 형성된 패턴 화상을 열에 의해서 경화하는 공정과, 이 경화된 패턴 화상을 가지는 기판을 에칭액에 노출시켜 패턴 수지가 피복되지 않은 영역을 부식시키는 비피복 영역 부식 공정과, 불필요해진 상기 패턴 화상을 제거하는 것으로 이루어지는 공정이 제안되어 있다.
하기 특허문헌 6에는, 상온에서 고체의 열 융해 잉크를 용해한 상태로 잉크젯법에 의해 토출하고, 도전성층 위에 묘화하여 패턴을 형성하고, 상기 도전성층을 에칭하여 패턴을 형성하는 방법이 제안되어 있다.
(2)마이크로 콘택트 프린팅법을 이용한 금속 패턴 형성 방법
도 10A-E는, 마이크로 콘택트 프린팅법에 의한 금속 패턴의 제작 방법을 도시한 개략도이다. 실리콘 수지로 제작한 스탬프(101)에 알칸티올(도면 중에서는 헥사데칸티오, CH3(CH2)15SH를 이용하고 있다)을 포함하는 에탄올 용액을 함침시키고, 이것을 금이나 구리 등의 금속막(103) 표면에 가압하여(도 10A), 알카놀의 단분자막의 패턴(105)을 금속 표면에 형성하고(도 10B), 그 후, 금속을 에칭에 노출 하여 금속 패턴(106)을 형성한 후(도 10C), 단분자막을 오존이나 열 등으로 제거하는 방법이다(도 10D)(하기 비특허문헌 1). 104는 기판이다. 스탬프에 의해, 알칸티올은 SH를 통해 금속과 결합하여, 두께 1∼3㎚의 단분자막(105)을 형성하는 성질이 있다(도 10E). 이 단분자막은 분자가 조밀하게 충전되어 있으므로, 에칭액을 통과시키지 않고, 금속의 레지스트막으로서 작용한다. 102는 알칸티올이 함침한 스탬프 영역, 105는 금속막에 흡착한 알칸티올의 단분자막이다. 이 방법에 의해, 서브미크론폭의 금의 패턴을 형성할 수 있다는 것도 나타나 있다(하기 비특허문헌 2). 스탬프법에서는, 스핀코트법에 비하여 알칸티올의 사용량이 필요 최소한도이면 되기 때문에, 자원 절약화로 이어진다. 또한, 노광 공정과 현상 공정이 없으므로, 포트리소그래피법보다 공정 수가 적어져 제조 코스트의 저감으로 이어진다. 또한, 알칸티올 단분자막은 100℃ 이상의 열 처리나 오존에 의해 간단히 제거할 수 있으므로, 레지스트 박리에서 사용하는 유해한 유기용제를 사용하지 않아도 되어, 환경 부하 저감으로 이어진다.
잉크젯법에 의해서 금속 페이스트를 토출 묘화하는 특허문헌 1∼4의 방법은, 포토리소그래피법의 과제를 해결하는 방법이지만, 묘화한 금속 페이스트는 그대로는 도전율이 낮기 때문에, 소성하여 도전율을 높일 필요가 있다. 포토리소그래피법에서 이용하는 금속과 동등한 도전율을 얻기 위해서는, 이상적으로는, 금속의 융점 근방의 온도로 소성해야 한다. 그러나, 이러한 온도에서는 통상의 기판은 열 변성하므로, 가능한 한 저온으로 소성할 필요가 있다. 특히, 기판이 수지로 이루어진 프린트 기판의 경우, 소성 온도는 200℃ 이하가 바람직하다. 이 때문에, 잉 크젯법으로 형성한 금속 패턴의 도전율은, 통상의 포트리소그래피법으로 제작한 것에 비교하면 낮아진다. 특히, 회로 배선에서는, 도전율의 저하는, 디바이스의 성능 저하로 이어지므로 큰 문제가 된다.
잉크젯법으로 레지스트액을 토출하는 특허문헌 5∼6의 방법은, 종래의 포트리소그래피법에서 이용하는 금속막을 사용하므로, 금속 페이스트를 이용한 경우와 같이 도전율이 저하하는 일은 없다. 그러나, 잉크젯법에 의해서 레지스트액을 기판에 묘화하고자 한 경우, 도 11A∼C에 도시하는 바와 같이, 토출한 액체(111)는 기판(112) 상에서 퍼진다. 113은 기판에 접촉한 액체, 114는 퍼진 액체이다. 여기서, 액체가 퍼진다는 것은, 액체와 기판과의 접촉 면적이, 노즐 구멍으로부터 토출된 액체의 단면적(액체의 직경을 R이라고 하면, 4πR2)보다도 매우 커지는 경우를 말한다. 기판의 습윤성과 토출 액체의 성질에 따라서는, 접촉 면적은 토출 액적의 단면적의 10000배 이상이 되는 경우도 있다. 도 12A에서 도시하는 바와 같은 범위(121)에 액체를 토출하고자 한 경우, 액체가 퍼지지 않는 경우에는 도 12B에 도시한 바와 같은 정확한 액체의 패턴(122)을 형성하는 것이 가능해지지만, 액체가 퍼지면 도 12C에서 도시하는 바와 같은 번진 부정확한 패턴밖에 형성할 수 없다. 123은 패턴 형성 영역, 124는 실제로 형성된 용액의 패턴이다.
매크로 콘택트 프린팅법을 이용한 비특허문헌 1의 방법은, 스탬프가 접촉한 부분에만 단분자막이 형성되므로 패턴의 번짐은 거의 없다. 그러나, 패턴별로 스탬프를 만들 필요가 있어, 타품종 소량 생산에는 적합하지 않다.
특허문헌 1 : 일본국 특개 2002-299833호 공보
특허문헌 2 : 일본국 특개 2002-324966호 공보
특허문헌 3 : 일본국 특개평 10-204350호 공보
특허문헌 4 : 일본국 특개 2002-13487호 공보
특허문헌 5 : 일본국 특허 제3245410호 공보
특허문헌 6 : 일본국 특개 2000-340928호 공보
비특허문헌 1 : 어플라이드 피직스(Applied Physics), 63권, 4페이지, 1993년
비특허문헌 2 : 신세틱 메탈스(Synthetic Metals), 115권, 5페이지, 2000년
본 발명은, 상기 종래법의 문제를 개선하기 위해서, 특정한 단분자막을 구성하는 분자사이에 특정한 분자를 침입시켜 마스킹막을 형성함으로써, 번짐이 없는 정밀한 금속 패턴 및 그 제조 방법을 제공한다.
본 발명의 금속 패턴은, 기판의 표면에 형성되어, 에칭된 금속 패턴으로서, 상기 금속 패턴의 금속막 표면에는 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 흡착된 단분자막이 형성되고, 상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 침입하여 마스킹막이 형성되어 있는 것을 특징으로 한다.
본 발명의 금속 패턴의 제조 방법은, 기판의 표면의 에칭된 금속 패턴의 제조 방법으로서, 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 단분자막을 금속막 표면에 형성하는 공정과, 상기 단분자막의 표면에, 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 용해한 용액을 도포하여, 상기 단분자막을 구성하는 분자사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자를 침입시켜 마스킹막을 형성하는 공정과, 에칭액을 상기 금속막 표면에 노출시켜 상기 마스킹막이 없는 금속 영역을 에칭하는 공정을 포함하는 것을 특징으로 한다.
도 1A는 본 발명의 일 실시예의 기판상에 형성된 금속막 위를 향하여 용액을 잉크젯법으로 토출하는 상태를 도시한 모식적 단면도이다.
도 1B는 잉크젯법으로 토출된 용액이 금속 표면에 부착된 상태를 도시하는 모식적 단면도이다.
도 1C는 용액 중의 용매가 건조한 후의 상태를 도시한 모식적 단면도이다.
도 1D는 에칭되어 금속 패턴이 형성된 상태를 도시한 모식적 단면도이다.
도 1E는 금속 패턴 상의 마스킹막이 제거된 후의 상태를 도시한 모식적 단면도이다.
도 2A는 단분자막으로 덮인 금속막 상에 메르캅토기를 가지는 분자가 용해된 용액이 적하된 상태를 도시한 모식적 단면도이다.
도 2B는 도 2A의 점선 부분의 모식적 확대 단면도이다.
도 3A는 단분자막으로 덮인 금속막 표면에 에칭액이 적하된 상태를 도시한 모식적 단면도이다.
도 3B는 도 3A의 점선 부분의 모식적 확대 단면도이다.
도 4A는 레지스트막 패턴으로 덮인 금속막을 도시한 모식적 단면도이다.
도 4B는 레지스트막 패턴으로 덮인 금속막에 에칭 후의 상태를 도시하는 모식적 단면도이다.
도 5A는 단분자막이 형성된 금속막이 에칭액에 노출된 상태를 분자 레벨로 도시하는 모식적 단면도이다.
도 5B는 에칭에 의해서 금속과 단분자막 구성 분자가 기판으로부터 제거된 상태를 도시하는 모식적 단면도이다.
도 6A는 단분자막이 형성된 금속막이 에칭액에 노출된 상태를 분자 레벨로 도시하는 모식적 단면도이다.
도 6B는 에칭에 의해서 금속과 단분자막 구성 분자가 기판으로부터 제거된 상태를 도시하는 모식적 단면도이다.
도 7A는 단분자막이 형성된 금속막을 도시하는 모식적 단면도이다.
도 7B는 단분자막에 메르캅토기를 가지는 용액이 적하되어 침입하였을 때의 금속 계면의 상태를 도시하는 모식적 단면도이다.
도 7C는 에칭액에 노출한 후의 상태를 도시한 모식적 단면도이다.
도 7D는 금속상에 흡착한 분자를 제거한 후의 상태를 도시한 모식적 단면도이다.
도 8은 본 발명의 일 실시예에서 이용하는 잉크젯식 프린터의 전체를 도시한 모식적 사시도이다.
도 9A는 잉크젯 헤드의 노즐 구멍 근방의 모식적 단면도이다.
도 9B는 도 9A의 일점쇄선을 지나고 지면에 수직인 면의 절단 단면도이다.
도 9C는 도 9A의 노즐 구멍 위쪽으로부터 본 잉크젯 헤드의 평면도이다.
도 10A는 종래예의 마이크로 콘택트 프린팅법을 설명한 모식도로서, 금속막 상에 알칸티올을 포함시킨 스탬프를 가압한 상태를 도시한 모식적 단면도이다.
도 10B는 스탬프를 가압함으로써, 알칸티올의 단분자막 패턴이 금속막 상에 형성된 상태를 도시한 모식적 단면도이다.
도 10C는 에칭한 후의 상태를 도시한 모식적 단면도이다.
도 10D는 금속상의 알칸티올 단분자막을 제거한 후의 상태를 도시한 모식적 단면도이다.
도 10E는 금속막 상에 형성된 알칸티올의 단분자막의 상태를 분자 레벨로 도시한 모식적 단면도이다.
도 11A는 종래 예의 잉크젯법으로 토출한 액체가 기판상에서 퍼지는 상태를 도시한 모식도로서, 잉크젯법으로 토출된 액체가 기판 표면에 근접하고 있는 상태를 도시한 모식적 단면도이다.
도 11B는 액체가 기판 표면에 접촉한 직후의 상태를 도시한 모식적 단면도이다.
도 11C는 액체가 기판 표면에서 퍼진 상태를 도시한 모식적 단면도이다.
도 12A는 종래의 일반적인 잉크젯법으로 형성된 용액의 패턴을 도시한 모식 도로서, 잉크젯법으로 용액을 토출하는 영역을 도시한 모식적 평면도이다.
도 12B는 토출한 용액이 기판상에서 전혀 퍼지지 않는 경우에 형성되는 용액 패턴의 모식적 평면도이다.
도 12C는 토출 용액이 기판상에서 퍼진 경우에 형성되는 용액 패턴의 모식적 평면도이다.
도 13A는 본 발명의 일 실시예의 기판상의 금속 표면에 형성된 단분자막의 위의 배선 영역에 메르캅토기 혹은 디설파이드기를 가지는 분자가 용해된 용액을 토출한 상태를 도시하는 평면도이다.
도 13B는 에칭 후의 흔적을 가지는 금속 패턴의 평면도이다.
본 발명의 금속 패턴은, 금속막 표면에는 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 단분자막이 형성되고, 상기 단분자막을 구성하는 분자사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자를 침입시킨 마스킹막이 형성되어 있음으로써, 번짐이 없는 정밀한 금속 패턴이 얻어진다. 또한, 상기 마스킹막은, 발수성 및 방오성을 가진다.
본 발명의 금속 패턴의 제조 방법은, 필요 최소한의 액체의 토출로 패턴을 형성할 수 있으므로, 재료의 절감으로 이어진다. 또한, 고가의 포토마스크를 이용하지 않고, 묘화하고자 한 패턴을 직접 기판상에 묘화할 수 있어, 노광이나 현상 공정도 생략할 수 있으므로, 낮은 비용으로 다품종 소량 생산품을 행할 수 있다. 또한, 레지스트막으로서 이용하는 메르캅토기나 디설파이드기를 포함하는 분자는 100℃ 이상의 열 처리나 오존 처리에 의해서 간단히 제거할 수 있어, 포트리소그래피법에서 이용하는 환경에 악영향을 미치는 박리액을 이용하지 않아도 되므로, 환경 보호의 관점에서도 유용하다.
본 발명의 금속 패턴에서는, 불화알킬쇄를 포함하는 단분자막은, 메르캅토기 혹은 디설파이드기(-SS-)를 가지는 분자, 또는 실란 커플링제의 구성분자가 금속 표면에 흡착하여 형성되어 있는 것이 바람직하다. 여기서 흡착이란, 금속 표면에 물리적으로 흡착하는 것, 및 탈알콜 반응, 탈할로겐화수소 반응을 수반하는 공유 결합 모두를 포함한다. 이 방법에 의해서 형성되는 분자막은, 당업계에서는 “화학 흡착막” 또는 “셀프 어셈블(self assemble)막”이라고 불리고 있다.
본 발명에서, 마스킹막에 이용하는 메르캅토기 혹은 디설파이드기를 가지는 분자는, 알칸티올(CF3(CF2)nSH:n은 자연수), 혹은 알킬디티올(CH3(CH2)qSS(CH2)rCH3; q, r은 자연수)인 것이 바람직하다. n, q, r의 보다 바람직한 범위는 7∼17이다.
금속 패턴은, 액적흔(液滴痕)을 가지고 있어도 된다. 이는 잉크젯법에 의해 마스킹막 용액을 도포한 경우에 남는 흔적이다.
상기 금속막은, 금, 은, 구리, 백금, 갈륨비소 및 인듐인으로부터 선택되는 적어도 1개의 금속을 포함하는 것이 바람직하다.
상기 마스킹막은, 발수성 및 방오성을 가지고 있다.
상기 기판은, 실리콘이나 SiC기판이어도 되지만, 폴리이미드, 에폭시, 폴리아미드, 폴리에스테르 등의 수지제 기판인 것이 바람직하다. 그 형상은 필름 기판, 다층 기판 등 어떠한 것이어도 된다.
상기 금속 패턴은, 배선 패턴 또는 장식 패턴인 것이 바람직하다.
또한, 금속 패턴을 형성한 후, 금속막 표면을 100℃ 이상으로 열 처리하거나, 또는 오존에 노출시킴으로써 상기 금속막 표면에 흡착하고 있는 분자를 제거하는 것이 바람직하다.
본 발명의 금속 패턴의 형성 방법은 이하와 같다.
(1)금속 패턴 형성 방법 1
본 발명의 금속 패턴의 형성 방법은, 불화알킬쇄(CF3(CF2)n(단, n은 자연수, 보다 바람직한 범위는 0∼12이다. )를 가지는 피복율 1미만인 단분자막을 금속막 표면에 형성하는 공정, 메르캅토기(-SH) 혹은 디설파이드기(-SS-)를 가지는 분자가 용해된 용액을 잉크젯법에 의해서 토출하여 상기 금속 표면에 상기 용액의 패턴을 형성하는 공정, 상기 금속막 표면상의 용액의 용매를 휘발시키는 공정, 및 에칭액을 상기 금속막 표면에 노출시켜 상기 패턴이 없는 개소의 금속 영역만을 에칭하는 공정으로 이루어진다.
여기서, 단분자막의 피복률은, 단분자막 구성 분자의 단위면적당 분자 수를, 피복율 1인 단분자막 구성 분자의 단위면적당 분자 수로 나눈 값으로 정의한다. 피복율 1인 단분자막이란, 막 내의 분자가 간극 없이 충전되어 있어, 단분자막이 형성되어 있는 기판 표면에 이 막을 지나 이온이나 분자가 도달할 수 없는 상태의 막인 것을 말한다. 본 발명에서는, 이러한 치밀막을 사용하는 것이 아니라, 단분자막을 구성하는 분자 사이에는 다른 분자나 이온이 들어갈 간극이 있는 상태를 만든다. 구체적으로는, 화학 흡착 분자를 비수계 용매에 희석하여 희박 용액으로 사용하거나, 화학 흡착 분자와 금속 표면과의 반응 시간을 필요 이상으로 길게 하지 않는 등의 연구가 필요하다.
도 1A∼D는, 본 발명의 일례를 설명한 모식도이다. 도 1A는, 잉크젯 헤드(11)로부터, 메르캅토기나 디설파이드기를 가지는 분자가 용해된 용액(12)을 금속막을 향하여 토출한 상태를 도시하는 모식도이다. 14는 기판, 13은 금속막, 10은 단분자막으로 이루어지는 바탕층이다.
도 1B에 도시하는 바와 같이, 본 발명의 실시예에서는, 금속막(13) 표면에 미리 플루오로알킬쇄를 가지는 단분자막외피(單分子膜殼)인 바탕층(10)을 형성해두므로, 그 표면은 불소수지와 마찬가지로 발수성이 되어, 잉크젯법에 의해서 토출된 용액(12)은 바탕층(10)에서 퍼지기 어려워, 번짐이 없는 용액의 패턴(15)을 형성할 수 있다.
그 후, 용매를 건조시킴으로써, 도 1C에 도시하는 바와 같이 메르캅토기를 포함하는 분자가 집합하여 생긴 번짐이 없는 패턴(16)이 형성된다. 여기서, 플루오로알킬쇄를 포함하는 단분자막으로 이루어지는 바탕층(10)의 피복율은 1미만이므로, 메르캅토기 혹은 디설파이드기를 가지는 분자는 단분자막의 속에 침입하여 금속막(13)의 표면에 도달하고, 거기에서 메르캅토기 혹은 디설파이드기가 금속과 결 합하여 에칭액에 대하여 내구성을 가지는 막을 형성한다. 또한, 플루오로알킬쇄를 가지는 단분자막으로 이루어지는 바탕층(10)은 그 피복율이 1미만이기 때문에, 용액의 패턴이 형성되어 있지 않은 영역에서는 에칭액 중의 금속 부식 이온은 막을 통과하여 금속 표면에 도달하여, 이 영역의 금속이 에칭된다. 따라서, 잉크젯법으로 용액 패턴을 형성한 금속막을 에칭액에 노출시키면, 도 1D에서 도시하는 바와 같이, 메르캅토기 혹은 디설파이드기를 가지는 분자가 있는 영역의 금속만이 남으므로, 소정의 금속 패턴(13’)을 형성할 수 있다. 18은 금속막 상에 형성된 마스킹막이다. 이 상태이면, 상기 마스킹막은, 발수성 및 방오성을 가지고 있으므로, 보호막으로서 이용할 수 있다. 또한 상기 마스킹막에는 방청성도 있다. 또 상기 마스킹막을 가지는 상태에서 금속 패턴(13’) 상에 와이어 본딩이나 땜납에 의해 와이어 등을 전기적으로 접속할 수 있다. 도 1E는 상기 마스킹막(18)을 제거한 상태를 도시한다.
이렇게 하여 얻어진 금속 패턴의 제조 공정의 일례 평면도를 도 13A 및 도 13B에 도시한다. 도 13A는 도 1B의 평면도에 상당하는 것으로, 기판상의 금속 표면에 형성된 단분자막(10) 위의 배선 영역(19)에 메르캅토기나 디설파이드기를 가지는 분자가 용해된 용액(12)을 토출한 상태이다. 단분자막은 발수성을 가지므로, 토출액(12)은 원형을 유지한 채로 단분자막 상에 부착한다. 이 상태로 용액(12)을 건조시켜, 에칭하면 도 13B(도 1D에 상당하는 평면도)와 같이 되어, 금속 패턴(13’)의 측면에는 미세하지만 토출된 용액(12)의 흔적이 남는다.
이상 도시한 바와 같이, 본 발명은 번짐이 없는 금속의 패턴을 형성할 수 있 다. 본 발명에 의해서 번짐이 없는 금속 패턴이 형성되는 원리를, (A)∼(C)의 순서로, 더 상세히 설명한다.
(A)피복율 1미만인 단분자막의 성질 : 메르캅토기 혹은 디설파이드기를 가지는 분자를 통과시키는 성질 1
도 2A는, 플루오로알킬쇄를 가지는 피복율 1미만인 단분자막(10)으로 덮인 금속막(13)에, 메르캅토기 혹은 디설파이드기를 가지는 분자가 용해된 용액(20)(도면에서는, 메르캅토기를 포함하는 분자의 경우만을 도시한다)을 적하한 경우의 모식도이다. 14는 기판, 21은 용매이다. 본 발명자는, 피복율이 1미만인 단분자막으로 덮인 금속상에서 용액이 겉돌아, 퍼지는 일이 없다는 것을 발견하였다. 도 2B는, 도 2A의 점선 부분의 확대도이고, 액체와 단분자막의 계면의 상태를 분자 레벨로 도시한 모식도이다. 도 2B에서 도시하는 바와 같이, 피복율 1미만인 단분자막에서는 플루오로알킬쇄를 가지는 분자(10)는 금속막(13)에 띄엄띄엄 흡착하고 있기 때문에, 용액 중의 메르캅토기 혹은 디설파이드기를 포함하는 분자(23)(도면 중에서는 메르캅토기를 포함하는 분자만을 도시한다)가, 단분자막을 구성하는 분자(10)의 사이에 침입하여 금속막(13)에 흡착하여, 에칭액에 대하여 내구성이 있는 조밀한 막을 형성한다는 것을 본 발명자는 발견하였다.
(B)피복율 1미만인 단분자막의 성질 2
도 3A는, 플루오로알킬쇄를 가지는 피복율 1미만인 단분자막(10)으로 덮인 금속막(13) 상에 적하된 에칭액(31)의 상태를 도시한 모식도이다. 32는 용매이다. 도 3B는 도 3A의 점선 부분의 확대도이고, 에칭액과 단분자막 계면의 상태를 분자 레벨로 도시한 모식도이다. 도 3A에서 도시하는 바와 같이, 피복율 1미만인 단분자막(10)으로 덮인 금속(13)은 에칭액(31)을 겉돌게 하는 성질을 가진다. 도 3B에서 도시하는 바와 같이, 피복율이 1미만인 플루오로알킬쇄를 포함하는 단분자막은, 에칭액(31)에 포함되는 물분자(33, 36)나 이온(34, 35, 37, 38)을 통과시키는 성질이 있다는 것을 본 발명자는 발견하였다. 10은 단분자막을 구성하는 분자이다.
피복율 1미만인 단분자막으로 덮인 금속이 에칭액에 노출되면, 금속과 단분자막이 기판으로부터 완전히 제거되는 이유를 이하에 나타낸다. 도 4A는 레지스트 패턴으로 덮인 금속막(42), 도 4B는, 에칭 후의 금속막(42)의 상태를 도시한 모식도이다. 43은 기판이다. 에칭액은, 레지스트막(41)이 피복되어 있지 않은 금속면(45)을 에칭하는 동시에, 레지스트막(41)과 금속의 계면(46)에 침입하여, 레지스트막 하부의 금속도 에칭한다(이 현상을 언더 에칭이라고 한다). 그 결과, 에칭 후의 금속막의 형상은 도 4B에서 도시하는 바와 같이, 레지스트막(41)의 하부의 금속(42)이 조금 없어져 개구부(48)가 형성된다. 언더 에칭의 범위(47)를 L, 금속의 두께(44)를 d라고 하면, 일반적으로, L>d가 된다. 에칭 시간이 길어질수록 L은 커진다.
일반적으로, 피복율 1미만인 단분자막은, 막 구성 분자가 서로 떨어져 띄엄띄엄 균일하게 분산되어 있는 것이 많다. 도 5A는 이러한 단분자막으로 덮인 금속막을 에칭액에 노출시킨 상태를 분자 레벨로 도시한 모식도이다. 단분자막을 구성하는 분자(51)는 서로 떨어져 금속막(55)의 표면에 띄엄띄엄 흡착하고 있다. 52는 단분자막을 구성하는 분자의 폭이다. 양이온(53), 음이온(54)이 금속막(55)을 에 칭한다. 도면에서 도시하는 바와 같이, 이온은 개개의 분자의 주위로부터 금속에 도달하므로, 이들 분자 주위의 금속이 에칭된다. 일반적으로, 단분자막을 형성하고 있는 분자의 기판상에서의 점유 면적은 0.3㎚2정도이다. 또한, 금속 박막(55)의 두께(57)는, 통상은 수㎚ 이상이다. 따라서, 언더 에칭에 의해, 개개의 분자의 하부의 금속은 에칭으로 없어져 버린다. 따라서, 피복율 1미만인 단분자막으로 덮인 금속막을 에칭액에 노출시키면, 막과 금속의 양쪽이 완전히 제거된다(도 5B). 56은 기판, 58은 금속막의 에칭 시에 탈리한 분자이다.
피복율이 1미만인 단분자막에는 분자가 불균일하게 분포한 것도 있다. 도 6A는, 이러한 단분자막으로 덮인 금속막이 에칭액에 노출된 상태를 분자 레벨로 도시한 모식도이다. 도면에서 도시하는 바와 같이, 단분자막을 구성하는 플루오로알킬쇄를 가지는 분자(61)는, 조밀하게 메워진 영역(도면에서는, 섬이라고 표기한다)(63)이 띄엄띄엄 분산된 구조를 가진다. 이 경우, 섬의 크기(63)(섬의 형태를 원형으로 하여 근사한 경우의 직경)이 금속막의 막 두께(66)보다 작은 경우, 막 하부의 금속은 언더 에칭으로 없어지므로, 모든 금속막(67)은 에칭으로 없어진다(도 6B). 68은 기판, 64는 에칭액 중의 양이온, 65는 에칭액 중의 음이온, 69는 금속막의 에칭 시에 탈리한 분자이다.
또, 단분자막의 피복율이 1에 근접함에 따라서, 단분자막을 구성하는 분자의 간격은 좁아지거나, 도 6A에서 도시한 섬이 커진다. 그리고, 피복율이 1이 되면, 단분자막은 에칭액을 막 내에 통과시키지 않게 되기 때문에, 금속막은 전혀 에칭되 지 않게 된다.
피복율이 1근방인 단분자막으로 덮인 금속막이 에칭되는 방법은, 금속막이나 단분자막을 구성하는 분자의 종류마다 상이하고, 그 거동도 복잡하다.
단분자막 구성 분자가, 금속막 표면 전 영역에 걸쳐 면내 밀도가 일정해지도록 균일하게 분포하고 있는 경우를 생각해본다. 이 경우, 분자의 간격이 에칭액의 이온의 반경과 같아지는 것과 같은 단분자막의 피복율을 X라고 하면, 막의 피복율이 X보다 작은 경우 금속은 모든 영역에 걸쳐 에칭되고, X보다 큰 경우 금속은 모든 영역에 걸쳐 에칭되지 않게 된다. 그러나, 실제의 단분자막을 구성하는 분자는, 금속 표면에 균일하게는 분포하고 있지 않아, 분자의 면내 밀도는 장소마다 상이하다. 따라서, 금속상의 단분자막의 피복율이 1 가까이 되면, 에칭액에 대하여 내구성이 있는 단분자막의 영역과 내구성이 없는 영역이 금속 표면에 불균일하게 분포하게 된다. 그 결과, 이러한 단분자막으로 덮인 금속막을 에칭액에 노출시키면, 에칭되지 않은 금속 영역과, 에칭되는 금속 영역이 혼재한다.
또한, 도 6A에서 도시한 바와 같은 섬이 모인 구조의 단분자막의 경우를 생각해본다. 이 경우, 각 섬의 크기(63)가 금속막의 두께보다 커졌을 때에는, 각 섬의 하부에 있는 금속은 에칭되지 않게 된다. 통상, 섬의 크기나 섬들의 간격은, 금속막 표면의 장소에 따라서 상이하다. 따라서, 단분자막의 피복율이 1에 근접하면, 금속막 두께보다 큰 섬과, 막 두께보다도 작은 섬이 금속막 표면에 불균일하게 분포하게 된다. 그 결과, 이러한 막으로 덮인 금속막을 에칭액에 노출시키면, 에칭되는 개소와 되지 않는 개소가 생긴다. 69는 금속막의 에칭 시에 탈리한 분자이 다.
이상 설명한 바와 같이, 금속막을 전부 에칭하기 위해서 필요한 단분자막의 피복율의 값을 이론적으로 도출하는 것이 어렵다. 따라서, 본 발명에서 이용하는 단분자막의 피복율은, 단분자막이나 금속의 종류마다 실험에 따라서 그때그때 구할 필요가 있다.
(C)금속 패턴이 형성되는 원리
도 7A∼D는, 금속 패턴이 형성되는 상태를 분자 레벨로 설명한 모식도이다. 도 7A는 금속막 상에 형성된 피복율 1미만인 단분자막의 모식도이다. 플루오로알킬쇄를 가지는 분자(71)가 서로 떨어져 띄엄띄엄 금속막(72)에 흡착하고 있다. 73은 기판이다. 도 7B는, 이 단분자막으로 덮인 소정의 영역(75)에 메르캅토기 혹은 디설파이드기를 가지는 분자(74)가 용해된 용액을 잉크젯법으로 적하하였을 때의, 금속 계면의 상태를 도시한 모식도이다(도면에서는 메르캅토기만을 도시한다). 용액 중의 분자(74)는 단분자막 내를 통과하여 메르캅토기(SH) 혹은 디설파이드기(-SS-)에 의해서 금속에 결합한다(도면에서는 메르캅토기만을 도시한다). 이 분자의 집합체는 에칭액에 대하여 내구성이 있다. 여기서, 용매를 건조시키면, 용액 중의 메르캅토기 혹은 디설파이드기를 가지는 분자의 농도의 조건에 따라서는, 단분자막 상에 이들 분자가 무질서하게 퇴적하여 마스킹막이 형성된다. 다음으로, 이 기판을 에칭액에 노출시키면, 도 7C에서 도시하는 바와 같이, 용액이 적하된 영역의 금속막(76)만이 남고, 다른 영역의 금속은 에칭되어 없어져, 금속 패턴이 형성된다. 도 7D는 금속막(76)상의 마스킹막을 제거한 상태를 도시한다.
(2)금속 패턴 형성 방법 2
본 발명의 바람직한 금속 패턴 형성 방법은, 금속 패턴 형성 방법 1에서, 불화알킬쇄를 가지는 단분자막이, 메르캅토기, 디설파이드기를 가지는 분자, 또는, 실란 커플링제가 금속에 흡착하여 이루어져 있다.
(3)금속 패턴 형성 방법 3
본 발명의 바람직한 금속 패턴 형성 방법은, 금속 패턴 형성 방법 1에서, 메르캅토기 혹은 디설파이드기를 가지는 분자가 알칸티올(CH3(CH2)nSH:n은 자연수), 또는 알킬디티올(CH3(CH2)qSS(CH2)rCH3;q, r은 자연수)이다. n, q, r의 보다 바람직한 범위는 7∼17이다.
이들 분자는 금속에 결합하여 고밀도의 단분자막을 형성하므로, 에칭액에 대하여 내구성이 높고, 정확한 금속 패턴을 형성하는 것이 가능해진다.
(4)금속 패턴 형성 방법 4
본 발명의 바람직한 금속 패턴 형성 방법은, 금속 패턴 형성 방법에서, 금속이 메르캅토기나 디설파이드기가 결합하는 성질을 가지는 금, 은, 구리, 백금, 갈륨비소, 인듐인이나, 적어도 이들을 포함한다.
(5)금속 패턴 형성 방법 5
본 발명의 바람직한 금속 패턴 형성 방법은, 금속 패턴 형성 방법 1에서, 금속 표면을 100℃ 이상으로 열 처리하거나, 또는 오존에 노출시켜, 상기 금속 표면에 존재하는 메르캅토기 혹은 디설파이드기를 가지는 화합물을 제거한다.
본 방법에 의해, 도 1E이나, 도 7D에서 도시하는 바와 같이, 금속상에는 메르캅토기 혹은 디설파이드기를 가지는 분자가 존재하지 않은 금속 패턴을 형성할 수 있다.
본 발명에서 이용하는 플루오로알킬쇄를 가지는 단분자막은, 기판에 결합하는 성질의 관능기와 플루오로알킬쇄의 양쪽을 가지는 분자가 기판에 흡착하여 형성된다. 구체적으로는, 단분자막을 형성하는 분자가 용해된 용액에 기판을 일정 시간 침지한 후, 이것을 취출함으로써 형성할 수 있다. 경우에 따라서는, 용액으로부터 기판을 취출한 직후, 기판을 유기용매로 세정하여, 단분자막 상에 흡착한 분자를 제거할 필요도 있다. 이용하는 분자로는 이하의 4종류의 타입이 있다.
a. 타입 1(메르캅토기를 가지는 분자) : CF3(CF2)nZ(CH2)mSH(n은 0∼12의 정수. m은 0∼5의 정수. Z는 -O-CO-, -CO-O-, 또는 NH-CO-. Z는 없어도 된다). 이 타입의 분자를 용해하는 용매로는, 알코올(에탄올, 프로판올, 부탄올 등)이나 그 유도체인 에테르(메톡시에탄올, 에톡시에탄올, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르 등), 디클로로메탄 등이 있다.
b. 타입 2(디설파이드기를 가지는 분자) : CF3(CF2)nZ(CH2)mS-S(CH2)l Y(CF2)n’CF3(n, n’는 0∼12의 자연수. m, l은 O∼5의 정수. Z, Y는 -O-CO, -CO-O-, 또는 NH-CO-. Z, Y는 없어도 된다). 이 타입의 분자를 용해하는 용매로는, 알코올(에탄올, 프로판올, 부탄올 등)이나 그 유도체인 에테르(메톡시에탄올, 에톡시에탄올, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르 등), 디클로로메탄 등이 있다.
c. 타입 3(클로로시릴기를 가지는 실란 커플링제) : CF3(CF2)nC2H4αaSiCl3-a(α는 메틸기, 에틸기, 또는 프로필기, n은 0∼12의 자연수, a는 0, 1, 또는 2. a=2일 때, α는 2개 존재하지만 이들은 상이한 구조이어도 된다). 이 타입의 유기 분자는, 활성 수소와의 반응성이 높고, 수분 존재 하에서 신속하게 가수 분해 반응하여 클로로시릴기(SiCl)는 실라놀기(SiOH)가 된다. 실라놀끼리는 탈수 중합 반응을 일으켜 실록산 결합(Si-0-Si)을 형성한다. 따라서, 이 분자를 용해한 용액 중에 활성 수소를 포함하는 분자나 물이 존재하면, 유기 분자는 그 자체로 폴리머를 형성하여 불용화할 가능성이 있다. 그 때문에, 이 타입의 유기 분자를 용해하는 용매로는, 활성 수소나 수분을 포함하지 않는 것을 고를 필요가 있다. 이러한 용매로서, 클로로포름, 탄소수가 6∼16인 알칸(헥산, 시클로헥산, 펩탄, 옥탄, 노난,데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸 등), 크실렌, 톨루엔, 및 이들을 혼합한 것이 있다.
d. 타입 4(알콕실기를 가지는 실란 커플링제):CF3(CF2)nC2H4αaSi(OR)3-a(단, α는 메틸기, 에틸기, 또는 프로필기, R은 메틸기, 에틸기, 또는 프로필기. n은 0∼12의 자연수, a는 0, 1, 또는 2. a= 2일 때, α는 2개 존재하지만 이들은 다른 구조이어도 된다. a=0, 1일 때 R은 복수 개 존재하지만 이들은 상이한 구조이어도 된다.) 이 타입의 유기 분자를 용해하는 용매로는, 알코올(에탄올, 프로판올, 부탄올 등), 또는 알코올의 유도체인 에테르(메톡시에탄올, 에톡시에탄올, 에틸렌글리콜모노에틸에테르, 에틸렌글리콜모노메틸에테르 등)가 있다. 이 타입의 유기 분자는 기판 표면의 활성 수소(수산기, 아미노기, 카르복실기 등)와 반응하여 실록산 결합을 형성하여 흡착하지만, 타입 3의 유기 분자만큼 반응성은 높지 않으므로, 기판과의 반응을 촉진하기 위해서 소량의 물과 산 촉매를 용매에 첨가하는 것이 바람직하다.
피복율이 1 미만인 단분자막을 형성하려면, 용액의 농도와 기판의 침지 시간을 조정한다. 통상, O.01vol% 이하의 농도의 용액에 일정 시간 기판을 침지함으로써 피복율 1미만인 단분자막을 형성할 수 있다.
잉크젯법으로 토출하는 메르캅토기를 포함하는 분자에는 다양한 것이 있지만, 특히 알칸티올(CH3(CH2)nSH: n은 자연수)이 금속과 결합하여 밀도가 높은 단분자막을 형성하므로 바람직하다. 그 중에서도, 분자 길이가 클수록 에칭액을 통과시키기 어렵기 때문에, n은 7∼17이 바람직하다. 마찬가지로, 디설파이드기를 포함하는 분자에도 다양한 것이 있지만, 특히 알킬디티올(CH3(CH2)qSS(CH2)rCH3 ; q, r은 자연수)이 밀도가 높은 단분자막을 형성하므로 바람직하다. 알칸티올의 경우와 마찬가지로, 분자 길이가 커질수록 에칭액을 통과시키기 어렵기 때문에, q 및 r은 7∼17이 바람직하다.
메르캅토기나 디설파이드기를 가지는 분자를 녹이는 용매로는, 알코올(에탄올, 프로판올, 부탄올 등)이나 그 유도체인 에테르(메톡시에탄올, 에톡시에탄올,에틸렌글리콜모노에틸에테르,에틸렌글리콜모노메틸에테르 등), 디클로로메탄, 탄소수가 6∼16인 알칸(헥산, 시클로헥산, 펩탄, 옥탄, 노난, 데칸, 운데칸, 도데칸, 트리데칸, 테트라데칸, 펜타데칸, 헥사데칸 등) 등을 이용한다. 통상 이들 분자의 용액 중의 농도는, 0.01∼1vol% 정도로 한다. 플루오로알킬쇄를 가지는 피복율 1미만인 단분자막을 형성한 금속 기판상에 메르캅토기나 디설파이드기를 가지는 분자가 용해된 용액의 패턴을 잉크젯법으로 형성하면, 그 패턴 용액 중의 유기 분자는 단분자막에 침입하여 하부의 금속과 흡착한다. 용매를 건조함으로써, 용액의 패턴을 형성한 영역에는, 에칭액에 대하여 내구성이 있는 단분자막이 형성된다. 용액의 농도가 높은 경우에는, 이 단분자막 상에 무질서하게 유기 분자가 적층된다.
패턴을 형성하는 금속으로는, 메르캅토기나 디설파이드기가 결합하는 성질을 가지는 금속이 바람직하다. 현재, 메르캅토기나 디설파이드기가 결합하는 금속으로서 알려져 있는 것으로는, 금, 은, 구리, 백금, 갈륨비소, 인듐인이 있다. 현 시점에서, 메르캅토기와 디설파이드기와 금속 사이에서 결합이 발생하는 메커니즘이 완전히 이해되어 있는 것은 아니기 때문에, 앞서 언급한 금속 이외에 메르캅토기나 디설파이드기가 결합하는 금속이 발견될 가능성이 있다. 또한, 금, 은, 구리, 백금, 갈륨비소, 인듐인이 포함된 합금에도 메르캅토기나 디설파이드기가 결합하므로, 이들 합금도 패턴 형성 재료로서 사용 가능하다.
메르캅토기나 디설파이드기를 가지는 분자가 용해된 용액의 패턴을 잉크젯법으로 금속막 표면에 묘화하고, 이 금속막을 에칭액에 노출시켜 금속 패턴을 형성한 후에는, 플루오로알킬쇄를 가지는 단분자막, 메르캅토기 혹은 디설파이드기를 가지 는 분자가 금속 패턴 상에 흡착하여 남아 있다. 이들 분자는, 제거할 필요가 있는 경우와 필요가 없는 경우가 있다.
예를 들어, 프린트 기판상에 형성한 금속 패턴의 경우에는, 굳이 이들 분자는 제거하지 않아도 된다. 이는, 제작한 금속 패턴에 대한 저항, 콘덴서, IC 등의 전자 부품의 실장은 땜납을 200℃ 이상으로 용해하여 행하고, 이 온도에서 분자는 완전히 제거되기 때문이다. 또한, 본 발명에 의해 제작된 금속 패턴은 발수성을 가지기 때문에, 더러움이 부착하기 어렵고, 또한, 부착한 더러움을 간단히 제거할 수 있다는 효과가 있다. 금속막 패턴에 전자 부품을 실장하는 경우, 금속막에 더러움이 부착하고 있으면 실장이 원활하게 되지 않으므로, 본 발명의 발수성의 금속 패턴을 이용하면, 신뢰성 높게 전자부품을 실장하는 것이 가능해진다. 또한, 본 발명에서 트랜지스터의 게이트 전극의 패턴을 제작하는 경우에는, 이 위에 절연막을 더 형성할 필요가 있으므로, 이들 분자는 제거할 필요가 있다. 금속상의 메르캅토기나 디설파이드기를 가지는 분자는, 100℃ 이상으로 열 처리함으로써, 금속으로부터 휘발하여 제거할 수 있다. 가하는 온도는, 이용한 분자의 비점 정도의 온도이면 된다. 또한, 오존분위기에 노출시키면 이들 분자는 연소하므로, 실온에서도 금속상으로부터 제거 가능하다.
다음으로, 본 발명의 실시예에서 이용하는 잉크젯식 프린터의 개략도를 도 8, 9를 이용하여 설명한다. 도 8은, 잉크젯식 프린터(740)의 전체 개략도이다. 동 도면의 잉크젯식 프린터는, 압전 소자의 압전 효과를 이용하여 기록을 행하는 잉크젯 헤드(741)를 구비하고, 이 잉크젯 헤드로부터 토출한 잉크 방울을 종이 등 의 기록 매체(742)에 부착시켜 기록 매체에 기록을 행하는 것이다. 잉크젯 헤드는, 주 주사 방향(X)에 배치한 캐리지(744)에 탑재되어 있어, 캐리지가 캐리지 축(743)을 따라 왕복 운동함에 따라서, 주 주사 방향(X)으로 왕복 운동한다. 또한, 잉크젯식 프린터는, 기록 매체를 잉크젯 헤드의 폭 방향(X방향)과 수직 방향의 부 주사 방향(Y)으로, 상대적으로 이동시키는 여러 개의 롤러(이동 수단)(745)를 구비한다. 잉크젯 헤드는, 잉크를 토출하는 노즐 구멍을 구비한 노즐판과, 노즐로부터 잉크 토출시키는 구동 부분, 및 노즐에 잉크를 공급하는 부분으로 구성되어 있다.
도 9A-C는, 잉크젯식 프린터의 잉크를 토출하는 부분의 구조의 모식도이다. 도 9A는, 노즐 구멍(806)과 그 근방의 단면도이다. 노즐 구멍은 압력실(803)에 통하고, 압력실 상부에는 진동판(802)과 압전 소자(801)가 형성되어 있다. 압력실에는 잉크가 채워져 있고, 잉크는 잉크 유로(805)로부터 잉크 공급 구멍(804)을 통하여 공급된다. 압전 박막에 전압을 인가하면 압전 박막과 진동판이 휘어, 압력실의 압력이 높아져 노즐 구멍으로부터 잉크가 토출한다. 잉크가 노즐 구멍으로부터 일정한 방향으로 토출되도록, 노즐판 표면은 발수 처리가 실시되어 있다. 도 9B는, 도 9A의 일점쇄선(820)을 지나고 지면에 수직인 면에서 절단하였을 때의 입체도이다. 여기에서는, 약 2개의 노즐 구멍 근방의 구조만을 도시하고 있지만, 실제로는, 이것과 같은 구조의 것이 다수 일렬로 나열되어 있다. 도면에서는, 좌측의 압전 소자와 진동판이 휘어 노즐 구멍으로부터 잉크(808)가 토출되고 있는 상태를 도시하고 있다. 807은 전압 인가에 의해 변형한 압전 소자, 809는 잉크의 비상 방향이다.
또한, 도면으로부터 알 수 있듯이, 각각의 노즐 구멍에 대하여 1개의 압력실과 압전 소자가 할당되어 있지만, 잉크를 공급하는 잉크 유로는 다수개의 노즐 구멍에 대하여 공통이고, 잉크는, 유로로부터 각각의 압력실로 개방된 잉크 공급로를 통해서 공급된다(도면에서는, 좌측의 압력실의 잉크 공급 구멍은, 2개의 압력실을 구분하는 벽에 감추어져 보이지 않는다). 도 9C는, 노즐판 상부로부터 본 평면도이다. 이 예에서는, 간격 340㎛폭으로 좌우 일렬로 100개 나열된 노즐 구멍이 상하 2열 있다. 그리고, 100개의 노즐의 열은 상하로 170㎛의 간격으로 배치되어 있다. 도면 중, 각각의 노즐을 둘러싸는 선(810)은 노즐판 맞은편 측에 있는 압전 소자의 형태, 파선(811)은 잉크 유로의 형태를 나타내고 있다. 1개의 잉크 유로로부터 좌우로 100개 나열된 노즐 구멍으로 잉크가 공급되므로, 좌우 100개의 노즐 구멍으로부터는 동일색의 잉크가 토출되게 된다. 812는 지면 이송 방향, 813은 복수의 노즐이 2열로 나열된 상태이다.
본 실시예의 잉크젯 헤드에서는, 진동판(802)은 두께 3㎛의 구리, 압전 소자(801)는 두께 3㎛의 티탄산지르콘산아연(PZT)으로 하였다. PZT는 진공 스퍼터링법으로 형성하고, 막의 수직 방향으로 (001) 배향하고 있다. 또한, 노즐 구멍의 직경은 20㎛으로 하고, 방전가공법에 의해 형성하고 있다. 노즐 수는 합계 400개이고, 340㎛의 간격으로 나열된 100개의 노즐 구멍의 열은, 170㎛ 간격으로 4열 있다.
실시예에서는, 잉크 대신에 소정의 액체를 토출하였다. 또한, 1열 100개의 노즐 구멍을 이용하였다. 액체의 토출은, 압전 소자 사이에 10㎑의 주파수, 진폭 20V의 전압을 인가하여 행하였다. 묘화는, 필요에 따라서, 헤드와 인자체를 상대적으로 움직여 행하였다.
이하, 본 발명의 이해를 용이하게 하기 위해서, 실시예에 관해서 설명한다. 본 발명은, 실시예로 든 것에만 한정되는 것이 아니다.
(실시예 1)
(1)기판의 제작
4인치의 실리콘 웨이퍼 표면을 110℃에서 오존분위기에 노출시켜 표면의 유기물을 제거한 후, 이 표면에, 전자빔 증착법으로 두께 300㎚의 구리막을 형성하였다.
(2)플루오로알킬쇄를 가지는 단분자막의 형성
10-4vol%의 CF3(CF2)7C2H4SH가 용해된 에탄올 용액을 만들었다. 이 용액에 구리막을 형성한 실리콘 웨이퍼를 일정 시간 침지한 후 취출하여, 청정한 에탄올로 세정하고, 그 후, 순수로 유수 세정하였다. 제작한 단분자막의 발수성은, 막 상에서의 순수에 대한 정적 접촉각을 측정함으로써 평가하였다.
(3)토출 용액체의 제작
0.1vol%의 헥사데칸티올(CH3(CH2)15SH)이 용해된 에탄올 용액을 제작하였다.
(4)금속 패턴의 형성
잉크젯 헤드에 헥사데칸티올 용액을 충전하고, 노즐판과 실리콘 웨이퍼와의 거리가 0.5㎜가 되도록, 잉크젯 헤드를 배치하였다. 그리고, 실리콘 웨이퍼 상의, 폭 100㎛ 길이 10mm인 영역에 용액이 배치되도록, 잉크젯 헤드의 이동에 맞추어 용액을 토출하였다. 참조로서, CF3(CF2)7C2H4SH의 단분자막을 형성하고 있지 않은 구리막 상에도 용액을 묘화하였다.
그 후, 실리콘 기판을 실온에서 5분 자연 건조한 후, 구리의 에칭액인 5wt%의 염화철(FeCl3) 수용액에 침지하여 금속의 패턴을 형성한 후, 순수로 세정하였다.
(5) 패턴의 평가
토출한 액체가 전혀 퍼지지 않는 이상적인 상태에서는, 폭 100㎛, 길이 10㎜의 구리선의 패턴을 형성할 수 있다. 그래서, 이상치와의 편차를 조사하기 위해서, 형성된 구리의 선의 최대 폭과 최소 폭을 광학현미경 관찰에 의해 측정하였다.
(6)결과
표 1에 결과를 도시한다. 단분자막을 형성하고 있지 않은 구리막 상에 용액을 토출한 경우, 최대 선폭이 5000㎛이 되고, 정확한 구리의 패턴을 형성할 수는 없었다. 순수에 대한 정적 접촉각이 나타내는 바와 같이, 미처리 구리막 표면은 친수성이기 때문에, 토출한 액체는 구리 표면에서 퍼져버려, 정확한 패턴을 형성할 수 없었던 것으로 추측할 수 있다.
CF3(CF2)7C2H4SH용액에 1∼30분 기판을 침지하여 단분자막을 형성한 구리막에 용액을 토출한 경우에는, 미처리된 구리에 비교하면, 월등하게 정확한 패턴을 형성할 수 있었다. 침지 시간이 1분인 것은 침지 시간이 30분인 것에 비해 발수성이 충분하지 않아 토출한 액체가 퍼졌기 때문에, 침지 시간이 30분인 것에 비교하여 선폭이 넓어졌다.
침지 시간이 60분인 것은, 최대 선폭이 103㎛로, 이상적인 패턴의 값에 가깝지만, 용액을 토출하고 있지 않은 영역의 일부에서 구리가 에칭되지 않고 남았다. 이는, 구리막 상에 형성한 단분자막의 피복율이 1 가까이 되어, 에칭액에 대하여 내구성이 있는 막이 구리막 표면의 곳곳에 생기기 시작하였기 때문이라고 추측된다.
이상, 본 실시예에서는, CF3(CF2)7C2H4SH용액에 기판을 침지하는 시간이 30분인 경우에, 가장 정확한 금속 패턴을 형성할 수 있었다.
(7)금속 패턴에 남은 분자의 제거
본 방법으로 제작한 금속 패턴 상에는, CH3(CH2)15SH나 CF3(CF2)7C2H4SH가 흡착하고 있다. 그래서, 이들 분자를 이하의 2가지 방법을 이용하여 제거하였다.
1번째 방법 : 패턴을 형성한 기판을 150℃의 오븐에 2시간 방치한다.
2번째 방법 : 패턴을 형성한 기판을 오존분위기 중에 15분 둔다. 이 오존 처리에는 UV오존 애셔 장치(샘인터내셔널겐큐쇼사 제, MODEL UV-1)를 사용하였다.
금속 패턴 상에 흡착하고 있는 분자를 완전히 제거할 수 있었는지의 여부는, X선마이크로애널라이저법으로 원소를 분석함으로써 평가하였다.
그 결과, 상기 양 방법으로 흡착 분자를 제거한 금속 패턴의 표면에서는 구리 원소만 검출되어, 흡착 분자 유래의 C, F, S는 검출되지 않았다. 따라서, 이들 방법으로 금속 패턴 상의 흡착 분자가 완전히 제거되었음을 확인할 수 있었다.
또, 본 실시예에서는, 티올기를 가지는 분자를 이용하여 플루오로알킬쇄를 가지는 단분자막을 형성하고 있으므로, 단분자막의 구리에 대한 흡착력이 강하기 때문에 잉크젯법에 의한 용액 묘화에서 막이 벗겨지는 일이 없어, 용액을 잘 겉돌게 하여 정확한 패턴을 형성하는 것이 가능해진다.
(8)방오성 평가
본 실시예의 구리 패턴과, 통상의 포트리소그래피법으로 제작한 구리 패턴의 방오성을 비교하였다. 본 실시예의 구리 패턴은, CF3(CF2)7C2H4SH 용액에 기판을 30분 침지하여 상술한 방법으로 제작한 것을 이용하였다. 구리 패턴 상의 CH3(CH2)15SH나 CF3(CF2)7C2H4SH는 제거하지 않았다. 포토리소그래피법에 의한 구리 패턴의 형성은 이하와 같이 하여 행하였다. 즉, 본 실시예에서 이용한 것과 같은 구리막에, 포지티브형 레지스트의 패턴을 형성한 후, 구리막을 에칭하여 구리 패턴을 형성하고, 레지스트 패턴을 박리하였다.
다음으로, 본 실시예의 구리 패턴과, 포트리소그래피법으로 형성한 구리 패턴을 실내에서 1개월 방치한 후, 가볍게 수세한 후, 이들에 각각 50개의 저항을 납땜하고, 저항의 박리 시험을 행하였다. 저항의 실장은, 인두 팁 온도 300℃의 납땜인두로 무연(無鉛) 땜납(마츠오한다(주) 2001A)를 용해하여 저항과 구리 패턴을 접착함으로써 행하였다. 접착에 이용하는 땜납의 양은 일정하게 하였다.
박리 시험의 결과, 본 실시예의 구리 패턴에서는 저항이 구리와 함께 기판으 로부터 박리하는 것에 비하여, 포토리소그래피법으로 제작한 구리 패턴에서는 저항만이 구리로부터 박리한다는 것을 알 수 있었다. 이 결과로부터, 저항과 구리의 밀착성은, 본 실시예의 구리 패턴 쪽이 종래의 구리 패턴보다도 높음을 알 수 있다.
이들 결과로부터 이하의 내용을 추측할 수 있다. 즉, 구리 패턴을 실내에 방치함으로써 구리 표면에 실내에서 부유하는 유기물 등의 더러움이 부착한다. 본 실시예의 구리 패턴 표면에는 CF3(CF2)7C2H4SH나 CH3(CH2)15SH분자가 존재하여 발수성이므로, 수세에 의해 표면에 부착하고 있던 더러움이 제거되어, 저항의 납땜에는 더러움은 영향을 미치지 않았다. 이에 비하여, 포토리소그래피법으로 제작한 구리 패턴에서는, 수세를 하여도 더러움이 제거되지 않고, 이 더러움이 납땜 시의 저항과 구리와의 밀착성을 저하시켰다. 또한, 포트리소그래피법으로 제작한 구리 패턴의 경우, 방치에 의해 표면에 산화막이 형성되어, 이것이 땜납과의 밀착성을 저하시키는 또 하나의 원인이 되었다. 한편, 본 발명의 구리 패턴의 경우에는, 표면에 존재하는 CF3(CF2)7C2H4SH나 CH3(CH2)15SH의 단분자막이 구리의 표면 산화를 억제하였기 때문에(방청 효과), 장기간 방치한 후에도 땜납이 강고하게 결합하였다.
이상으로부터, 본 실시예의 구리의 패턴은, 종래의 포트리소그래피법으로 제작한 패턴에 비하여 방오성이 높다고 할 수 있다.
[표 1]
Figure 112006014171936-pct00001
(비고 1)단분자막을 형성하지 않은 참조 시료.
(비고 2)용액이 도포되지 않은 영역의 일부에 구리가 남지만 실용적으로는 문제없다.
(실시예 2)
실시예 1과 마찬가지로 구리의 패터닝을 형성하였다. 단, 플루오로알킬쇄를 가지는 단분자막은 이하의 방법으로 제작하였다.
(1)플루오로알킬쇄를 가지는 단분자막의 형성
1O-4vol%의 CF3(CF2)7C2H4SiCl3가 용해된 n-헥사데칸과 클로로포름의 혼합 용액(체적비로 4:1)에 실리콘웨이퍼를 소정 시간 침지한 후, 클로로포름으로 세정하였다. 이상의 조작은, 건조 질소로 충전된 글러브 박스 속에서 행하였다. 다음으로 이 실리콘 웨이퍼를 글러브 박스로부터 취출하여, 약 5분간 유수 세정하였다.
(2)결과
표 2에 결과를 나타낸다. 침지 시간이 1∼20분이라면, 실시예 1과 마찬가지로, 구리의 패턴을 형성할 수 있었다.
침지 시간이 60분인 것은, 최대 선폭이 102㎛으로, 이상적인 패턴의 값에 가 까웠으나, 용액을 토출하고 있지 않은 영역의 일부에서, 구리가 에칭되지 않고 남았다. 이는, 피복율이 1 가까이 되어, 에칭액에 대하여 내구성이 있는 막이 금속 표면의 곳곳에 생기기 시작하였기 때문으로 추측된다.
이상, 본 실시예에서는, CF3(CF2)7C2H4SiCl3용액에 기판을 침지하는 시간이 20분인 경우에, 가장 정확한 금속 패턴을 형성할 수 있었다.
(3)금속 패턴에 남은 분자의 제거
본 방법으로 제작한 금속 패턴 상에는, CH3(CH2)15SH나 CF3(CF2)7C2H4SiCl3이 흡착하고 있다. 그래서, 이들 흡착 분자는, 패턴을 형성한 기판을 110℃에서 오존분위기 중에 15분 둠으로써 제거하였다. 이 처리에는, UV 오존 애셔 장치(샘인터내셔널겐큐쇼사 제, MODEL UV-1)를 사용하였다.
흡착 분자를 완전히 제거할 수 있는지의 여부는, X선마이크로애널라이저법으로 원소를 분석함으로써 평가하였다.
그 결과, 흡착 분자를 제거한 금속 패턴의 표면에서는 구리 원소만 검출되고, 흡착 분자 유래의 C, F, S는 검출되지 않았다. 따라서, 이 방법으로 금속 패턴 상의 흡착 분자가 완전히 제거되었음을 확인할 수 있었다.
또한, 본 실시예에서는, 클로로시릴기를 가지는 분자를 이용하여 플루오로알킬쇄를 가지는 단분자막을 형성하고 있으므로, 단분자막의 구리에 대한 흡착력이 강하기 때문에 잉크젯법에 의한 용액 묘화에서 막이 벗겨지는 일이 없어, 용액을 잘 겉돌게 하여 정확한 패턴을 형성하는 것이 가능해진다.
[표 2]
Figure 112006014171936-pct00002
(비고 1)용액이 도포되어 있지 않은 영역의 일부에 구리가 남지만 실용상 문제는 없다.
(실시예 3)
실시예 1과 동일하게 구리의 패터닝을 형성하였다. 단, 플루오로알킬쇄를 가지는 단분자막은 이하 방법으로 제작하였다.
(1)플루오로알킬쇄를 가지는 단분자막의 형성
0.1vol%의 CF3(CF2)7C2H4Si(OCH3)3, 1vol%의 물, 0.01vol%의 염산이 용해된 에탄올 용액에 실리콘웨이퍼를 소정 시간 침지한 후, 에탄올로 세정하였다. 그 후, 웨이퍼를 순수로 유수 세정하였다.
(2)결과
표 3에 결과를 도시한다. 침지 시간이 30∼120분이면, 실시예 1과 마찬가지로, 구리의 패턴을 형성할 수 있었다.
침지 시간이 240분인 것은, 최대 선폭이 102㎛로, 이상적인 패턴의 값에 가까웠으나, 용액을 토출하고 있지 않은 영역의 일부에서, 구리가 에칭되지 않고 남았다. 이는, 피복율이 1가까이 되어, 에칭액에 대하여 내구성이 있는 막이 금속 표면의 곳곳에 생기기 시작하였기 때문으로 추측된다.
이상, 본 실시예에서는, CF3(CF2)7C2H4Si(OCH3)3용액에 기판을 침지하는 시간이 120분인 경우에, 가장 정확한 금속 패턴을 형성할 수 있었다.
(3)금속 패턴에 남은 분자의 제거
본 방법으로 제작한 금속 패턴 상에는,CH3(CH2)15SH나 CF3(CF2)7C2H4Si(OCH3)3이 흡착하고 있다. 그래서, 이들 흡착 분자는, 패턴을 형성한 기판을 110℃에서 오존분위기 중에 15분 둠으로써 제거하였다. 이 처리에는, UV 오존 애셔 장치(샘인터내셔널겐큐쇼사 제, MODEL UV-1)를 사용하였다.
흡착 분자를 금속 표면으로부터 완전히 제거할 수 있었는지의 여부는, X선마이크로애널라이저법으로 원소를 분석함으로써 평가하였다.
그 결과, 흡착 분자를 제거한 금속 패턴의 표면에서는 구리 원소만 검출되고, 흡착 분자 유래의 C, F, S는 검출되지 않았다. 따라서, 이 방법으로 금속 패턴 상의 흡착 분자가 완전히 제거되었음을 확인할 수 있었다.
또, CF3(CF2)7C2H4Si(OCH3)3용액을 이용한 경우에는, 구리막 표면에 같은 발수성을 부여하기 위해서 필요한 기판의 침지 시간이, 실시예 1이나 2에 비하여 길었다. 이것은, 메톡실기(OCH3)의 금속과의 결합 반응성이 메르캅토기(SH)나 클로로시릴기(SiCl3)에 비하여 낮기 때문이다. 금속의 발수성의 정도를 바꾸기 위해서는, 이들 분자가 용해된 용액에 기판을 침지하는 시간을 조정하면 된다. 반응성이 높 은 분자를 이용한 경우에는, 침지 시간이 조금이라도 변동하면 기판의 발수성이 크게 변동하므로, 재현성이 좋은 소정의 발수성을 기판에 부여하는 것이 어렵다. 한편, 본 실시예의 알콕실기를 가지는 분자를 이용한 경우에는, 알콕실기가 메르캅토기나 클로로시릴기보다도 반응성이 낮기 때문에, 침지 시간이 조금 변동하여도 기판의 발수성은 크게 변동하지 않고, 기판의 발수성을 재현성 좋게 제어할 수 있다.
[표 3]
Figure 112006014171936-pct00003
(비고 1)용액이 도포되어 있지 않은 영역의 일부에 구리가 남지만 실용 상의 문제는 없다.
(실시예 4)
실시예1과 동일하게 구리의 패턴을 형성하였다. 단, 토출하는 액체로서, CH3(CH2)15SH의 대신에, CH3(CH2)15SS(CH2)15CH3을 이용하였다. 그 결과, CH3(CH2)15SH를 이용한 경우와 마찬가지로, 금속 패턴을 형성할 수 있었다. 형성한 구리 패턴의 최소 선폭과 최대 선폭은, CH3(CH2)15SH를 이용한 경우와 거의 동일하였다.
(실시예 5)
실시예 1과 동일하게 구리의 패턴을 형성하였다. 단, 플루오로알킬쇄를 가지는 단분자막의 형성은, CF3(CF2)7C2H4SH의 대신에 CF3(CF2)7C2H4SSC2H4(CF2)7CF3를 이 용하였다. 그 결과, CF3(CF2)7C2H4SH를 이용한 경우와 마찬가지로, 금속 패턴을 형성할 수 있었다. 형성한 구리 패턴의 최소 선폭과 최대 선폭은, CF3(CF2)7C2H4SH를 이용한 경우와 거의 동일하였다.
(실시예 6)
실시예 1과 마찬가지로 금속의 패턴을 형성하였다. 단, 금속 박막으로는, 구리 박막 대신에, 금, 은, 백금 박막을 이용하였다. 이들 막은, 전자빔 증착법에 의해 제작하였다. 막 두께는 300㎚로 하였다. 또한, 에칭액은, 각각 금속마다 상이한 것을 이용하였다. 금의 에칭액으로는, 산소 가스로 포화한, 1M의 KOH와 0.1M의 KCN수용액을 이용하였다. 은의 에칭액으로는, 0.01M의 K3Fe(CN)6과 0.1M의 K2S2O3수용액을 이용하였다. 백금의 에칭액으로는, 36wt%의 HCl과 30wt%의 과산화수소수의 혼합 용액(체적비로 3:1)을 이용하였다.
그 결과, 실시예와 마찬가지로, 금속 패턴을 형성할 수 있었다. 형성한 금속 패턴의 최소 선폭과 최대 선폭은, 실시예 1의 경우와 거의 같았다.
(실시예 7)
실시예 2와 마찬가지로 금속의 패턴을 형성하였다. 단, 금속막으로는, 알루미늄과 인듐인의 합금막(원소비로 8:2), 또는, 알루미늄과 갈륨비소의 합금막(원소비로 8:1)을 이용하였다. 이들 합금막은 진공 스퍼터링법에 의해 제작하였다. 알루미늄과 인듐인의 합금막은, 알루미늄의 타겟과 인듐인의 타겟을 각각 동시에 RF플라즈마로 쳐서 웨이퍼 상에 이들 합금을 성막하였다. 합금막의 조성비는, 각 각의 타겟의 스퍼터 조건을 바꿈으로써 조정하였다. 마찬가지로, 알루미늄과 갈륨비소의 합금막은, 알루미늄과 갈륨비소의 타겟을 이용하여 제작하였다.
이들 합금막의 에칭액으로는, 40wt%의 염화제2철과 4vol% 염산의 혼합 수용액을 이용하였다.
표 4,5에 결과를 나타낸다. CF3(CF2)7C2H4SiCl3용액에 침지하는 시간과 금속의 패턴의 선폭의 관계는, 양쪽의 합금에서 매우 유사한 경향이 있었다. 침지 시간이 1∼20분인 경우에, 정확한 패턴을 형성할 수 있었다.
표 4에 알루미늄과 인듐인 합금의 패턴의 평가 결과를 나타내고, 표 5에 알루미늄과 갈륨비소 합금의 패턴 평가 결과를 나타낸다.
[표4]
Figure 112006014171936-pct00004
[표5]
Figure 112006014171936-pct00005
(실시예 8)
실시예 1과 동일하게 금속의 패턴을 형성하였다. 단, 기판은, 실리콘 웨이 퍼 대신에 두께 1㎜의 폴리에틸렌테레프탈레이트 수지를 이용하였다. 기판상에 구리 박막을 형성하기 전에, 기판을, 중성 세제로 초음파 세정, 순수로 유수 세정, 및, 에탄올로 초음파 세정 후, 50℃에서 30분 건조하였다.
그 결과, 실시예와 마찬가지로, 금속 패턴을 형성할 수 있었다. 형성한 금속 패턴의 최소 선폭과 최대 선폭은, 실시예 1의 경우와 거의 동일하였다.
본 발명의 금속 패턴 형성 방법은, 고가의 포토마스크를 사용할 필요가 없으므로, 프린트 기판의 회로를 다품종 소량 생산하는 경우에 유용해진다. 또한, 본 발명의 방법은, 잉크젯 헤드의 이동 거리는 원리적으로 얼마든지 크게 할 수 있기 때문에, 액정 디스플레이, 일렉트로루미네선스형의 대형 디스플레이, 플라즈마 디스플레이의 금속 배선이나 구동 소자인 게이트 전극, 소스드 전극, 드레인 전극 제작에도 유용하다.
또한, 잉크젯 헤드를 3차원으로 이동하면서 액체를 토출하는 것도 가능하므로, 본 발명의 방법을 이용하면, 곡면 상에 금속 패턴을 형성하는 것이 가능하다. 휴대전화 등의 소형 전자 기기에서는, 기기 내의 빈 공간을 낭비 없이 이용할 필요가 있어, 기기 내의 빈 공간에 정확하게 수납되는 입체 부품의 표면에 회로를 형성하는 것이 필요해지고 있다. 따라서, 본 발명의 금속 패턴 형성 방법은 휴대전화 등의 소형 기기 제조에 매우 유용해진다.
또한, 본 발명의 금속 패턴은 표면이 발수성이므로 방오성이 우수하다. 또한, 이 발수성을 이용하면, 잉크젯법에 의한 전자 디바이스 형성 시에, 번짐 방지 용 패턴으로서 이용할 수도 있다. 즉, 본 발명으로 형성된 금속 패턴으로 둘러싸인 영역에 잉크젯법으로 반도체 재료, 절연체 재료 등을 포함하는 액체를 토출하면, 토출된 액체는 발수성 작용에 의해 금속 패턴 밖으로 퍼지는 일이 없어, 높은 정밀도로 이들 재료의 패턴을 형성하는 것이 가능해진다.

Claims (20)

  1. 기판의 표면에 형성되고, 에칭된 금속 패턴으로서,
    상기 금속 패턴의 금속막 표면에는 불화알킬쇄(CF3(CF2)n-:n은 자연수)를 포함하는 단분자막이 형성되고,
    상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 침입하여 마스킹막이 형성되어 있는 것을 특징으로 하는 금속 패턴.
  2. 제1항에 있어서, 상기 단분자막은, 실란 커플링제가 금속 표면에 흡착하여 형성되어 있는 금속 패턴.
  3. 제1항에 있어서, 상기 단분자막은, 알콕시시릴기, 할로겐화시릴기, 메르캅토기 혹은 디설파이드기(-SS-)를 가지는 분자가 금속에 흡착하거나, 또는 공유 결합하여 형성되어 있는 금속 패턴.
  4. 제1항에 있어서, 상기 마스킹막을 구성하는 메르캅토기 혹은 디설파이드기를 가지는 분자는, 알칸티올(CH3(CH2)nSH: n은 자연수), 또는 알킬디티올(CH3(CH2)qSS(CH2)rCH3; q, r은 자연수)인 금속 패턴.
  5. 제1항에 있어서, 상기 금속 패턴은, 액적흔을 가지는 금속 패턴.
  6. 제1항에 있어서, 상기 금속막은, 금, 은, 구리, 백금, 갈륨비소 및 인듐인으로부터 선택되는 적어도 1개의 금속인 금속 패턴.
  7. 제1항에 있어서, 상기 마스킹막은, 발수성 및 방오성을 가지는 금속 패턴.
  8. 제1항에 있어서, 상기 기판은, 수지제인 금속 패턴.
  9. 제1항에 있어서, 상기 금속 패턴은, 배선 패턴 또는 장식(裝飾) 패턴인 금속 패턴.
  10. 기판의 표면의 에칭된 금속 패턴의 제조 방법으로서,
    불화알킬쇄(CF3(CF2)n-: n은 자연수)를 포함하는 단분자막을 금속막 표면에 형성하는 공정과,
    상기 단분자막의 표면에, 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 용해된 용액을 도포하여, 상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자를 침입시켜 마스킹막을 형성하 는 공정과,
    에칭액을 상기 금속막 표면에 노출시켜 상기 마스킹막이 없는 금속 영역을 에칭하는 공정을 포함하는 것을 특징으로 하는 금속 패턴의 제조 방법.
  11. 제10항에 있어서, 상기 단분자막은, 실란 커플링제가 금속 표면에 흡착하여 형성되어 있는 금속 패턴의 제조 방법.
  12. 제10항에 있어서, 상기 단분자막은, 알콕시시릴기, 할로겐화시릴기, 메르캅토기 혹은 디설파이드기(-SS-)를 가지는 분자가 금속에 흡착하거나, 또는 공유 결합하여 형성되어 있는 금속 패턴의 제조 방법.
  13. 제10항에 있어서, 상기 마스킹막을 구성하는 메르캅토기 혹은 디설파이드기를 가지는 분자는, 알칸티올(CH3(CH2)nSH: n은 자연수), 또는 알킬디티올(CH3(CH2)qSS(CH2)rCH3; q, r은 자연수)인 금속 패턴의 제조 방법.
  14. 제10항에 있어서, 상기 마스킹막은, 잉크젯법에 의해서 토출시킨 용액으로 형성하는 금속 패턴의 제조 방법.
  15. 제10항에 있어서, 상기 금속막은, 금, 은, 구리, 백금, 갈륨비소 및 인듐인 으로부터 선택되는 적어도 1개의 금속인 금속 패턴의 제조 방법.
  16. 제10항에 있어서, 상기 금속 패턴을 형성한 후, 금속막 표면을 100℃ 이상으로 열 처리하거나, 또는 오존에 노출시킴으로써 상기 금속막 표면에 흡착하고 있는 분자를 제거하는 금속 패턴의 제조 방법.
  17. 제10항에 있어서, 상기 마스킹막은, 발수성 및 방오성을 가지는 금속 패턴의 제조 방법.
  18. 제10항에 있어서, 상기 기판은, 수지제인 금속 패턴의 제조 방법.
  19. 제10항에 있어서, 상기 금속 패턴은, 배선 패턴 또는 장식 패턴인 금속 패턴의 제조 방법.
  20. 불화알킬쇄(CF3(CF2)n-: n은 자연수)를 포함하는 단분자막을 금속막 표면에 형성하고,
    상기 단분자막의 표면에, 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자가 용해된 용액을 도포하여, 상기 단분자막을 구성하는 분자 사이에 메르캅토기(-SH) 또는 디설파이드기(-SS-)를 가지는 분자를 침입시켜 마스킹막을 형성하고,
    에칭액을 상기 금속막 표면에 노출시켜 상기 마스킹막이 없는 금속 영역을 에칭하여 금속 패턴을 형성하는 것을 특징으로 하는 금속 패턴.
KR1020067004013A 2004-01-15 2005-01-13 금속 패턴 및 그 제조 방법 KR100707236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00008508 2004-01-15
JP2004008508 2004-01-15

Publications (2)

Publication Number Publication Date
KR20060064058A KR20060064058A (ko) 2006-06-12
KR100707236B1 true KR100707236B1 (ko) 2007-04-13

Family

ID=34792231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067004013A KR100707236B1 (ko) 2004-01-15 2005-01-13 금속 패턴 및 그 제조 방법

Country Status (8)

Country Link
US (1) US7658860B2 (ko)
EP (1) EP1667503B1 (ko)
JP (1) JP4177846B2 (ko)
KR (1) KR100707236B1 (ko)
CN (1) CN100574563C (ko)
AT (1) ATE460830T1 (ko)
DE (1) DE602005019835D1 (ko)
WO (1) WO2005069705A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100998123B1 (ko) * 2004-10-15 2010-12-02 파나소닉 주식회사 도전성 패턴 및 전자 디바이스의 제조 방법 및 전자디바이스
WO2009108771A2 (en) * 2008-02-28 2009-09-03 3M Innovative Properties Company Methods of patterning a conductor on a substrate
JP5394005B2 (ja) * 2008-05-23 2014-01-22 株式会社ミマキエンジニアリング 無機物のエッチング方法
JP2008294480A (ja) * 2008-08-28 2008-12-04 Yoshikawa Kogyo Co Ltd 半導体素子収納用パッケージの製造方法、その製造方法で製造した半導体素子収納用パッケージ、並びにそれを用いた圧電発振器、通信機器及び電子機器
US20100075261A1 (en) * 2008-09-22 2010-03-25 International Business Machines Corporation Methods for Manufacturing a Contact Grid on a Photovoltaic Cell
JP2011054683A (ja) * 2009-08-31 2011-03-17 Asahi Kasei E-Materials Corp 金属配線基板の製造方法、及び金属配線基板
EP2544220A4 (en) * 2010-03-05 2015-12-02 Namiki Precision Jewel Co Ltd SEMICONDUCTOR SUBSTRATE, PRODUCTION METHOD FOR THE SINGLE CRYSTAL SUBSTRATE, PRODUCTION PROCESS FOR A SINGLE CRYSTAL SUBSTRATE WITH A MULTILAYER FILM AND DEVICE MANUFACTURING METHOD
CN102582159B (zh) * 2011-01-14 2015-10-21 永恒科技有限公司 提供双色表面的板材及其形成方法
CN102496664B (zh) * 2011-12-01 2014-01-08 重庆平伟实业股份有限公司 一种延长砷化镓led寿命的合金方法
US9841327B2 (en) * 2014-08-14 2017-12-12 Purdue Research Foundation Method of producing conductive patterns of nanoparticles and devices made thereof
EP3335079B1 (en) * 2015-08-13 2021-05-12 Kateeva, Inc. Methods for producing an etch resist pattern on a metallic surface
CN105974740A (zh) * 2016-07-21 2016-09-28 京东方科技集团股份有限公司 光刻胶图形成形方法及装置、膜层、基板及制作方法
CN107086179A (zh) * 2017-04-18 2017-08-22 武汉华星光电技术有限公司 一种在基板上制备导电图案的制程
KR102507549B1 (ko) * 2018-08-31 2023-03-07 주식회사 엘지화학 장식 부재의 제조방법 및 장식 부재
EP3845683A4 (en) 2018-08-31 2021-11-17 Lg Chem, Ltd. PROCESS FOR THE PRODUCTION OF FILM WITH DECORATIVE ELEMENTS
CN110129802A (zh) * 2019-06-18 2019-08-16 博敏电子股份有限公司 一种印制板用新型抗氧化剂及其应用
CN111029259B (zh) * 2019-11-11 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 一种电路基板的制作方法
CN114845862A (zh) * 2019-12-13 2022-08-02 Ａｇｃ株式会社 带拒水拒油层的物品及带拒水拒油层的物品的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003149831A (ja) * 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10204350A (ja) 1997-01-27 1998-08-04 Seiko Epson Corp インクとインクジェットヘッドと印刷装置と配線基板
JPH11174683A (ja) 1997-12-16 1999-07-02 Seiko Epson Corp レジスト膜の形成方法およびレジスト
JP3245410B2 (ja) 1999-01-01 2002-01-15 株式会社リコー パターン画像形成方法、膜パターン形成方法、ケミカルブランキング方法及びエレクトロフォーミング方法
JP3879312B2 (ja) * 1999-03-31 2007-02-14 セイコーエプソン株式会社 膜の形成方法、及びデバイスの製造方法
JP2000340928A (ja) 1999-05-28 2000-12-08 Mitsubishi Paper Mills Ltd プリント基板直描作製方法
JP4510136B2 (ja) 2000-06-30 2010-07-21 株式会社日立製作所 スクロール式流体機械
US7041232B2 (en) 2001-03-26 2006-05-09 International Business Machines Corporation Selective etching of substrates with control of the etch profile
JP3900248B2 (ja) 2001-03-30 2007-04-04 ハリマ化成株式会社 多層配線板およびその形成方法
JP3774638B2 (ja) 2001-04-24 2006-05-17 ハリマ化成株式会社 インクジェット印刷法を利用する回路パターンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器
JP2003149831A (ja) * 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
14164635
15149831

Also Published As

Publication number Publication date
EP1667503A4 (en) 2009-03-18
JP4177846B2 (ja) 2008-11-05
EP1667503A1 (en) 2006-06-07
JPWO2005069705A1 (ja) 2007-07-26
ATE460830T1 (de) 2010-03-15
KR20060064058A (ko) 2006-06-12
CN100574563C (zh) 2009-12-23
EP1667503B1 (en) 2010-03-10
US20090139421A1 (en) 2009-06-04
DE602005019835D1 (de) 2010-04-22
CN1843067A (zh) 2006-10-04
WO2005069705A1 (ja) 2005-07-28
US7658860B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
KR100707236B1 (ko) 금속 패턴 및 그 제조 방법
US6624071B2 (en) Systems and method for fabrication of a thin film pattern
JP3606047B2 (ja) 基板の製造方法
US20100196702A9 (en) Treated substrate having hydrophilic region and water repellent region, and process for producing it
JP3539179B2 (ja) 基板、基板の製造方法、集積回路および集積回路の製造方法。
KR100910977B1 (ko) 패턴의 형성 방법, 및 액정 표시 장치의 제조 방법
US20090077798A1 (en) Method for forming conductive post, method for manufacturing multilayered wiring substrate, and method for manufacturing electronic apparatus
Schlisske et al. Surface energy patterning for ink-independent process optimization of inkjet-printed electronics
JP3021695B2 (ja) 撥水撥油性凹版およびその製造方法
JP4654627B2 (ja) 化学吸着膜の形成方法、及び化学吸着膜
US20070148591A1 (en) Pattern and wiring pattern and processes for producing them
KR100998123B1 (ko) 도전성 패턴 및 전자 디바이스의 제조 방법 및 전자디바이스
KR100679072B1 (ko) 기판의 표면처리방법, 기판의 제조방법 및 기판
KR100871844B1 (ko) 기판의 표면처리방법 및 기판의 제조방법
JP5082706B2 (ja) プリント配線基板の製造方法
Ebbens et al. Investigation of ink-jet printing of self-assembled monolayers for copper circuit patterning
JP2009061660A (ja) 印刷用版、その版の形成方法、および印刷物の形成方法
JP2009071239A (ja) プリント配線基板の製造方法及びプリント配線基板

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20060227

Patent event code: PA01051R01D

Comment text: International Patent Application

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070406

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070409

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100323

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130318

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130318

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140320

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180117