[go: up one dir, main page]

KR100698570B1 - 전자파 간섭을 감소시키는 패키지 디바이스 - Google Patents

전자파 간섭을 감소시키는 패키지 디바이스 Download PDF

Info

Publication number
KR100698570B1
KR100698570B1 KR1020060020576A KR20060020576A KR100698570B1 KR 100698570 B1 KR100698570 B1 KR 100698570B1 KR 1020060020576 A KR1020060020576 A KR 1020060020576A KR 20060020576 A KR20060020576 A KR 20060020576A KR 100698570 B1 KR100698570 B1 KR 100698570B1
Authority
KR
South Korea
Prior art keywords
substrate
shielding structure
wiring
package device
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060020576A
Other languages
English (en)
Inventor
차우춘 웬
다중 첸
춘리앙 린
치흐찬 데이
Original Assignee
신테크 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신테크 컴퍼니, 리미티드 filed Critical 신테크 컴퍼니, 리미티드
Priority to KR1020060020576A priority Critical patent/KR100698570B1/ko
Application granted granted Critical
Publication of KR100698570B1 publication Critical patent/KR100698570B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 간섭을 제거하는 패키지 디바이스를 제공한다. 본 패키지 디바이스는 기판을 포함하며, 상기 기판의 하부면 상에는 실딩 구조체 및 절연층이 순차적으로 형성되고, 상기 기판 내에는, 도체가 장전(裝塡)되고 기판과 실딩 구조체 사이를 전기적으로 연결한 스루홀을 구비한다. 본 패키지 디바이스는 또한 상기 기판의 상부에 리드가 구비된 복수의 리드 프레임을 포함하며, 2개의 리드 프레임의 상부에는 제2 기판이 배치되고, 리드 프레임 상에는 복수의 제1 전자 디바이스가 각각 설치되며, 상기 제2 기판 상에는 제2 전자 디바이스가 설치되는데, 상술한 디바이스들은 각각 와이어를 통해 상호 간에 전기적으로 연결된다. 다음, 몰딩 컴파운드를 이용하여 기판, 제1 전자 디바이스, 제2 전자 디바이스 및 리드 프레임의 일부분을 밀봉한다. 따라서 본 패키지 디바이스는 리드 프레임, 기판 내부의 도체, 실딩 구조체, 및 접지단(grounded)으로 이루어진 실딩 경로를 통하여, 패키지 디바이스의 외부로 전자파 간섭/무선주파수 간섭을 해방시키므로, 패키지 디바이스의 전자파/무선주파수를 감소시킬 수 있다.
전자파, 무선주파수, 간섭, 실드, 패키지, 몰딩 컴파운드

Description

전자파 간섭을 감소시키는 패키지 디바이스{PACKAGE DEVICE WITH ELECTROMAGNETIC INTERFERENCE SHIELD}
도 1은 종래 기술에 따른 금속 시트로 만든 패키지 디바이스의 전자파 간섭/무선주파수 간섭을 감소시키기 위한 실딩 구조체(shielding structure)를 나타낸 도면이다.
도 2는 종래 기술에 따른 전자파 간섭 실드를 구비한 종래의 다른 패키지 디바이스를 나타낸 도면이다.
도 3은 본 발명에 따른 실딩 구조체를 구비한 패키지 디바이스의 구조를 나타낸 단면도이다.
도 4는 본 발명의 바람직한 일 실시예로서 실딩 구조체를 구비한 패키지 디바이스를 몰딩 컴파운드(molding compound)로 덮은 상태를 나타낸 단면도이다.
도 5는 본 발명의 다른 하나의 바람직한 실시예에 따른, 방열 장치를 구비하고 기판에 배선이 있는, 실딩 구조체를 구비한 패키지 디바이스를 나타낸 단면도이다.
도 6은 본 발명의 다른 하나의 바람직한 실시예로서, 배선이 있는 기판을 몰딩 컴파운드로 덮은 상태에서의 패키지 디바이스 나타내는 단면도이다.
도 7은 본 발명의 바람직한 다른 실시예에 따른 방열 장치를 구비하고 배선 이 있는 기판을 포함하는 실딩 구조체를 구비한 패키지 디바이스를 나타낸 단면도이다.
도 8은 본 발명의 바람직한 다른 실시예로서, 배선이 있는 기판을 몰딩 컴파운드로 덮은 상태에서의 패키지 디바이스를 나타낸 단면도이다.
도 9는 본 발명의 바람직한 실시예로서, 실딩 구조체를 구비한 패키지 디바이스를 금속 하우징으로 덮은 상태를 나타낸 단면도이다.
도 10은 본 발명에 따른 다른 하나의 바람직한 실시예로서, 배선이 있는 기판 및 방열 장치를 포함하고 실딩 구조체를 구비한 패키지 디바이스를 금속 하우징으로 덮은 상태를 나타낸 단면도이다.
*도면의 주요부분에 대한 설명*
10: 배선이 없는 제1 기판 11: 배선이 있는 제1 기판
12: 실딩 구조체 14: 절연층
16: 스루홀 18: 측면 연결 구조체
20: 리드 프레임 22: 리드
24: 제1 전자 디바이스 26: 제2 기판
28: 제2 전자 디바이스 30: 도전성 와이어
32: 몰딩 컴파운드 34: 방열 장치
36: 도전성 층 40: 금속 하우징
110: 절연층 112: 금속 시트
114: 절연층 116: 파워 디바이스
118: 방열 장치 120: 리드
122: 인쇄 회로 기판 124: 도체
126: 금속층 128: 인쇄 회로 기판
본 발명은 일반적으로 패키지 디바이스(package device)에 관한 것으로, 특히 전자파 간섭을 감소시키기 위한 패키지 디바이스에 관한 것이다.
최근, 전기 기술은 급속하게 발전되고 있으며, 전자 장비가 애플리케이션에 널리 사용되고 있다. 전자 장비로부터 발생되는 전자파와 전자 장비의 환경으로부터 생기는 구속(restraint)으로 인해, 전자 장비의 전자기 양립성(electromagnetic compatibility)은 고려해야 할 중요한 문제이다. 실딩 구조체(shielding structure)의 목적은 다른 전자 디바이스의 성능이 저하되거나 내부 전자 디바이스에 손상을 입히는 것을 방지하는 것이다.
일반적으로, 패키지 디바이스에 의해 유발되는 전자파 간섭/무선주파수 간섭은, 패키지 디바이스 상에 배치되어 있는 모든 전자 디바이스 간의 상호작용이다. 예를 들어, 일 전류(work current)가 도전성 와이어를 통과하거나, 신호가 접지선을 통과하거나, 또는 상기 도전성 와이어들 간에 상호 인던턱스가 발생되거나 하는 경우, 노이즈 커패시턴스 및 인덕턴스는 패키지 디바이스의 영향을 받을 것이다.
도 1은 금속 시트를 사용하여 전자파 간섭 실드를 만든 종래의 패키지 디바 이스를 나타낸 것이다. 상기 패키지 디바이스는 절연층(110)/금속 시트(112)/절연층(114)으로 이루어지는 기판을 포함하며, 금속 시트(112)는 전자파 간섭/무선주파수 간섭을 줄이기 위한 실딩 구조체이며, 및 다른 절연층(114)에는 방열 장치가 부착되어 있다. 그 중 하나의 절연층(110)에는 복수의 파워 디바이스로 이루어진 종래의 개별 장치(116)를 포함한다. 종래의 개별 장치(116)는 리드(120)를 통해 다른 하나의 인쇄 회로 기판(122)과 전기적으로 연결되며, 인쇄 회로 기판(122)과 접지단(도시하지 않음)의 연결을 통해 패키지 디바이스로부터 생성된 전자파/무선 주파수를 인쇄 회로 기판(122)을 통해 접지단(도시하지 않음)으로 전도되어 감소되거나 제거될 수 있다.
열은 주로 패키지 디바이스 내의 종래의 개별 장치(116)로부터 발생된다. 이 열은 패키지 디바이스를 위한 방열 장치(118)를 통해 방출된다. 하지만, 절연층(114)의 방열 특성(heat dissipating capability)은 좋지 않다. 파워 디바이스(116)로부터 발생된 열은 절연층(110)/금속 시트(112)/절연층(114)을 통해 방출될 것이어서 패키지 디바이스의 안정성에 영향을 미친다. 패키지 디바이스의 전자파 간섭/무선주파수 간섭은 인쇄 회로 기판(122) 및 접지단(도시하지 않음)의 외부 연결에 의해 방출될 수 있다 하더라도, 방열 기능이 약하고 조립 시에 많은 시간을 소요한다. 따라서 이러한 패키지 구조체는 흔히 전자파/무선 주파수 간섭 문제가 대두된다.
도 2는 패키지 디바이스를 위한 다른 종래의 개별 장치 구조체를 나타낸 것이다. 전술한 도 1의 설명에 따르면, 절연층(110)/금속 시트(112)/절연층(114)으 로 구성된 기판의 방열 특성은 좋지 않다. 따라서 도 2에는 단지 한 층의 절연층(110)이 있을 뿐이며, 상기 절연층(110) 역시 파워 디바이스(116)와 연결되고 다른 한 측면에 방열 장치(118)가 부착된다. 마찬가지로, 상기 파워 디바이스(116)도 리드(120)를 통해 외부와 연결된 인쇄 회로 기판(122)과 연결된다. 도 2와 도 1의 다른 점은, 상기 패키지 디바이스는 다른 하나의 도체(124)를 통해 실딩 구조체와 연결된다는 점이다. 여기서, 상기 실딩 구조체는 금속층(126) 및 인쇄 회로 기판(128)으로 구성된 단일층의 구조체이거나, 또는 금속층(126)과 인쇄 회로 기판(128)이 교대로 이루어진 다층 구조체일 수 있다. 단일층 또는 다층의 실딩 구조체는 패키지 디바이스로부터의 전자파/무선주파수를 파워 디바이스(116)를 통해 파워 디바이스(116)와 연결된 인쇄 회로 기판(122)에 전달한 다음 다시 도체(124)를 통해 실딩 구조체에 전달하여 실딩 경로를 형성하기 위한 것이다. 전술한 논의에 따르면 패키지 디바이스의 방열 경로를 얻을 수는 있지만, 패키지 디바이스의 제조는 여전히 곤란하고 비용이 증가될 것이다.
전술한 배경 기술에 따라, 패키지 디바이스의 전자파 간섭/무선주파수 간섭 문제를 해결하기 위해, , 본 발명은 조립 용이도, 저렴한 원가 및 고도의 방열 특성을 감안한 전제하에서 전자파/무선주파수 간섭을 줄일 수 있는 패키지 디바이스를 제공하며, 따라서 패키지 디바이스 시스템의 전력 밀도를 증가시킬 수 있다.
본 발명의 목적은 기판과 절연층 사이에 위치되는 실드 구조체를 제공하는 것이다. 상기 실딩 구조체를 통해 전자파/무선주파수를 기판으로부터 금속판 (metal plate)에 전달한 다음 다시 금속판과 연결된 접시단으로부터 패키지 디바이스 밖으로 전달함으로써 기타 시스템에 대한 전자파/무선 주파수의 간섭을 줄임과 동시에 전자파/무선 주파수 간섭에 대한 패키지 디바이스 자체의 면역을 증가시키는 데 있다.
상기한 목적에 따르면, 본 발명은 배선 유/무의 기판, 상기 기판의 하부면에 순차적으로 형성된 금속판 및 절연층을 포함하는, 전자파 간섭 실드를 구비하는 패키지 디바이스를 제공한다. 또한 내부에 도체를 구비하고 배선 유/무의 기판과 금속판 사이에 위치되어 있는 스루홀(through hole)은 상기 배선 유/무의 기판과 상기 금속판 사이의 전기를 전도한다. 그렇지 않으면, 측면 연결 구조체(side connecting structure)가 상기 배선 유/무의 기판의 측면에 형성되고, 상기 금속 판과 전기적으로 연결되어 금속판과 상기 배선 유/무의 기판을 전기적으로 연결시킨다. 패키지 디바이스는 또한 상기 배선 유/무의 기판 위에 배치되어 있으며 리드를 구비한 리드 프레임, 및 두 개의 리드 프레임 상에 배치되어 있는 인쇄 회로 기판을 포함한다. 복수의(또는 하나의) 제1 전자 디바이스가 상기 리드 프레임 상에 각각 배치되어 있고, 복수의(또는 하나의) 제2 전자 디바이스가 인쇄 회로 기판 상부에 배치되어 도전선을 통해 상기 리드 프레임, 인쇄 회로 기판 및 상기 리드 프레임 상에 배치된 상기 제1 전자 디바이스와 각각 전기적으로 연결된다. 상기 리드 프레임 상에 배치된 복수의(또는 하나의) 제1 전자 디바이스는 서로 전기적으로 연결되어 있고 복수의 도전선에 의해 상기 복수의 리드 프레임과도 전기적으로 연결되어 있다. 다음에, 몰딩 컴파운드는 상기 기판의 부분, 상기 제1 전자 디바 이스, 상기 제2 전자 디바이스, 및 상기 리드 프레임의 일부분을 덮는다. 상기 패키지 디바이스 구조체는, 기판 내의 도체에 의해, 또는 상기 기판의 측면의 회로에 의해 구성된 실딩 경로를 통한 다음, 다시 리드 프레임을 거쳐 전자파/무선주파수를 상기 접지단으로 전달함으로써 패키지 디바이스에 대한 전자파/무선 주파수의 간섭을 줄일 수 있다.
본 발명의 몇몇 실시예에 대해 더욱 상세하게 설명한다. 하지만 본 발명은 상세하게 설명한 것 외에, 넓은 범위의 다른 실시예로 구현될 수 있으며, 본 발명의 범위는 첨부하는 특허청구범위에 기술한 것을 제외하고는 명백히 한정되지 않는다.
도 3은 본 발명에 따른 구조체의 바람직한 실시예를 나타낸 것으로서, 실딩 구조체를 구비한 패키지 디바이스의 단면을 보여준다. 실딩 구조체를 구비한 패키지 디바이스는, 배선이 없는(무배선) 제1 기판(10), 배선이 없는 제1기판(10)의 하부 표면에 배치된 실딩 구조체(12), 실딩 구조체(12)의 하부에 배치된 절연층(14), 배선이 없는 제1기판(10)의 상부 표면에 배치되고 리드(22)를 구비한 리드 프레임(20), 리드 프레임(20) 상에 배치된 복수의 제1 전자 디바이스(24), 및 두 개의 리드 프레임(20) 사이에 설치된 제2 기판(26) 상부에 배치된 복수의 제2 전자 디바이스(28)를 포함하며, 제2 기판(26)은 인쇄 회로 기판이다. 여기서, 복수의 제1 전자 디바이스(24)와 복수의 제2 전자 디바이스(28)는 각각 다이 접착 재료(die attach material)(도시하지 않음)를 이용하여 리드 프레임(20) 및 제2 기판(26) 상 에 설치된다.
이 바람직한 실시예에서, 배선이 없는 제1기판(10) 상부의 리드 프레임(20)과 실딩 구조체(12) 사이에 전기를 전도시키기 위하여, 배선이 없는 제1 기판(10)의 내부 또는 측면에 전기 커넥터가 형성되어 있다. 전기 커넥터를 형성하는 방법은 다음와 같다. 한가지 방식은, 배선이 없는 제1 기판(10) 내부에 실딩 구조체(12)에 대해 배선이 없는 제1 기판(10)을 관통하여 형성되는 적어도 하나의 스루홀(16)을 포함한다. 그런 다음, 전기도금 또는 다른 공지의 기술을 사용하여 전기적인 연결 구조체가 되는 도체를 스루홀(16) 내에 형성함으로써 리드 프레임(20)과 실딩 구조체(12) 사이는 스루홀(16) 내의 도체에 의해 전기적으로 연결될 수 있다. 다른 한가지 방식은, 배선이 없는 제1 기판(10)의 측면에 리드 프레임(20)과 실딩 구조체(12) 사이를 전기적으로 연결시키기 위한 얇은 도전성 층(18)을 형성하고, 전기 커넥터를 통하여 접지단과 전기적으로 연결시키는 것이다. 배선이 없는 제1 기판(10)의 재료는 세라믹과 같은 절연 재료로 이루어질 수 있다.
또한, 본 실시예에서 실딩 구조체(12)는 금속판 또는 전기 전도성이 우수한 기타 금속층으로 이루어질 수 있다. 금속판 또는 금속층을 이용하는 목적은, 이러한 재질로 실딩 경로를 형성하여 전자파/무선주파수를 실딩 구조체(12)를 통해 실딩 구조체와 연결된 리드 프레임(20)에 전달하고 다시 리드 프레임(20)과 연결된 접지단에 전달함으로써 패키지 디바이스의 전자파 간섭/ 무선 주파수 간섭을 제거하기 위한 것이다.
리드 프레임(20), 제1 전자 디바이스(24), 제2 기판(26), 및 제2 전자 디바 이스(28) 사이의 전기는, 사용자의 필요에 따라 와이어 본딩 기술(wire bonding technology) 또는 다이 접착 기술(die attach technology)을 사용하여 결합할 수 있다.
끝으로, 상기 구조체에 몰딩 컴파운드(32)를 주입함으로써 밀봉 단계를 진행하여 배선이 없는 기판(10) 상부에 배치된 복수의 제1 전자 디바이스(24), 제2 전자 디바이스(28), 복수의 리드 프레임(20)의 일부분, 도전성 와이어(30) 전부를 밀봉할 수 있다. 동시에 배선이 없는 기판(10) 하부에 배치된 실딩 구조체(12), 및 실딩 구조체(12) 하부에 배치된 절연층(14)의 측면을 덮고, 절연층(14)의 하부면을 노출시킨다. 따라서 패키지 디바이스의 제작이 완료된다. 여기서, 패키지 디바이스의 실딩 경로는 리드 프레임(20), 배선이 없는 기판(10) 내의 전기 커넥터(도체가 장전된 스루홀(16) 또는 배선이 없는 기판(10)의 측면에 배치된 얇은 도체층(18)) 및 실딩 구조체(12)로 구성되며, 실딩 구조체(12)와 접지단(미도시)는 서로 연결된다는 것에 유의하여야 한다. 그러므로, 패키지 디바이스가 동작하는 경우, 전자파/무선주파수는 실딩 경로에 의해 실딩 구조체(12)와 연결된 접지단에 전달되어 전자파 간섭/무선주파수 간섭이 감소되거나 제거될 수 있다.
또한, 본 실시예에 따른 패키지 디바이스는 절연층(14)의 하부면 상에 부착되어 있는 방열 장치(34)를 더 포함한다. 따라서, 파워 디바이스로서의 복수의 제1 전자 디바이스에서 발생된 열량은 실딩 경로를 통해 방열 장치(34)에 전달된 다음 패키지 디바이스의 외부로 방출된다. 물론, 열을 리드 프레임(20)의 리드(22)로부터 전자파 간섭 실드를 구비한 패키지 디바이스의 외부전달하여 방출시킴으로 써 패키지 디바이스의 동작 온도를 낮출 수 있다.
도 4는 본 발명의 다른 바람직한 실시예를 나타낸 것이다. 본 실시예에 따른 패키지 디바이스는 배선이 없는 제1 기판(10), 상기 배선이 없는 제1 기판(10)의 하부에 배치되고 리드 프레임(20)의 접지단을 통해 배선이 없는 제1 기판(10)과 연결되는 실딩 구조체(12), 리드(22)를 구비하고 배선이 없는 기판(10) 상부에 배치된 리드 프레임(20), 리드 프레임(20) 상부에 각각 배치된 복수의 제1 전자 디바이스(24)를 포함한다. 제1 전자 디바이스(24)는 다이 접착 재료(도 4에는 도시하지 않음)에 의해 리드 프레임(20) 상에 배치되어 될 수 있다. 제2 기판(26)은 2개의 리드 프레임(20) 사이에서 그 위에 배치되어 있고, 복수의 제2 전자 디바이스(28)는 다이 접착 재료(미도시)를 사용하여 제2 기판(26) 상에 부착되어 있다. 리드 프레임(20), 제1 전자 디바이스(24)와 제2기판(26) 및 제2 전자 디바이스(28) 사이는 사용자의 요구에 따라 와이어 본딩 기술 또는 다이 접착 방법을 사용하여 서로 전기적으로 결합할 수 있다.
마찬가지로, 배선이 없는 제1 기판(10)은 내부에 적어도 하나의 스루홀(16)을 포함하고, 이 스루홀(16)은 도체로 채워져 있어 리드 프레임(20)과 배선이 없는 기판(10) 하부의 실딩 구조체(12) 사이에 전기를 전도시킨다. 다른 방법으로는, 배선이 없는 제1 기판(10)의 측면에 형성되어 측면 연결 구조체(18)가 되는 얇은 도전성 층이, 복수의 리드 프레임(20)과 실딩 구조체(12) 사이의 전기를 전도시킨다. 이 바람직한 실시예에서, 스루홀(16)과 측면 연결 구조체(18)는 배선이 없는 제1 기판(10) 위에 동시에 형성할 수 있다. 또는 이 중의 하나를 선택하여 리드 프레임(20)과 실딩 구조체(12) 사이에 전기를 전도시킬 수 있다.
다음에, 몰딩 컴파운드(32)는 패키지 디바이스에 주입하여 배선이 없는 기판(10) 상부의 각 디바이스를 밀봉하고 배선이 없는 기판(10) 하부의 실딩 구조체(12)를 덮되, 리드 프레임(20)의 리드(22)가 노출되도록 한다. 리드 프레임(20)의 리드(22)는 외부의 다른 전자 디바이스(도면에는 나타내지 않음)를 전기적으로 연결하기 위해 사용된다. 도 4와 도 3의 차이점은, 배선이 없는 기판(10)의 하부에 도 4는 단지 실딩 구조체(12)를 포함할 뿐 절연층을 구비하지 않고 있다는 것이다. 따라서, 도 4에 따른 패키지 디바이스는 종래의 것보다 비용이 적게 든다.
도 5는 본 발명에 따른 패키지 디바이스의 다른 바람직한 실시예를 나타낸 것으로서 주로 실딩 구조체를 포함하는 패키지 디바이스의 단면 구조를 보여준다. 실딩 구조체(12)를 포함하는 패키지 디바이스는 배선이 있는 기판(11), 배선이 있는 기판(11)의 하부면에 배치된 실딩 구조체(12), 실딩 구조체(12)의 하부에 배치된 절연층(14), 리드(22)를 구비하고 배선이 있는 기판(11) 상부면에 배치된 리드 프레임(20), 리드 프레임(20) 상에 배치된 복수의 또는 하나의 제1 전자 디바이스(24), 배선이 있는 기판(11) 상에 배치된 복수의 또는 하나의 제2 전자 디바이스(28)를 포함한다. 여기서, 복수의 제1 전자 디바이스(24)와 제2 전자 디바이스(28)는 다이 접착 재료(도시되지 않음)를 이용하여 리드 프레임(20) 및 기판(11) 상에 각각 접착될 수 있다.
도 5와 도 3 및 도 4의 다른 점은, 기판에 배선이 있다는 것이다. 따라서 제2 전자 디바이스(28)는 배선이 있는 기판(11) 상에 직접 설치될 수 있다. 리드 프레임(20), 제1 전자 디바이스(24), 배선이 있는 기판(11), 제2 전자 디바이스(28)는 사용자의 필요에 따라 와이어 본딩 기술 또는 다이 접착 기술을 사용하여 전기적으로 함께 결합할 수 있다.
다음에, 상기 구조체에 몰딩 컴파운드(32)를 주입하여 밀봉 단계를 진행하여, 몰딩 컴파운드(32)가 배선이 있는 기판(11) 상부의 복수의 또는 하나의 제1 전자 디바이스(24), 제2 전자 디바이스(28), 복수의 리드 프레임(20)의 일부분, 복수의 도전성 와이어(30) 전부를 밀봉할 수 있도록 한다. 동시에 배선이 있는 기판(11)의 하부에 배치된 실딩 구조체(12), 및 실딩 구조체(12)의 하부에 배치된 절연층(14)을 덮고, 절연층(14)의 하부면이 노출되도록 밀봉한다. 이로써 패키지 디바이스의 제작을 완료한다. 여기서, 패키지 디바이스의 실딩 경로는 리드 프레임(20), 배선이 있는 기판(11) 내에 배치된 스루홀(16) 내부의 도체, 및 실딩 구조체(12)로 구성된다는 것에 유의하여야 한다. 또한 실딩 구조체(12)와 접지단(도시되지 않음)은 서로 연결된다. 따라서, 패키지 디바이스가 작동할 때 발생되는 전자파/무선주파수는 실딩 경로를 통해 실딩 구조체(12)와 연결된 접지단에 전달됨으로써 전자파 간섭/무선주파수 간섭이 감소되거나 또는 제거될 수 있다
도 6은 본 발명에 따른 실딩 구조체를 구비한 패키지 디바이스의 또 다른 실시예를 나타낸 것이다. 실딩 구조체를 구비한 패키지 디바이스는 배선이 있는 기판(11), 배선이 있는 기판(11)의 하부면에 배치된 실딩 구조체(12), 배선이 있는 기판(11)의 상부면에 배치되고 리드(22)를 포함하는 리드 프레임(20), 리드 프레임(20) 상에 설치된 복수의 또는 하나의 제1 전자 디바이스(24), 배선이 있는 기판 (11) 상부에 설치되는 제2 전자 디바이스(28)를 포함한다. 여기서, 배선이 있는 기판(11) 내부에는 적어도 하나의 스루홀(16)을 포함하는데, 스루홀(16)에는 리드 프레임(20)과 배선이 있는 기판(11) 하부에 배치된 실딩 구조체(12) 사이를 전기적으로 연결시키기 위한 도체가 장전된다. 또는, 배선이 있는 기판(11)의 측면에는 측면 연결 구조체로서 얇은 도전성 층(18)이 형성된다. 도전성 층(18) 역시 리드 프레임(20)과 실딩 구조체(12) 사이를 전기적으로 연결하는데 이용된다. 복수의 제1 전자 디바이스(24)와 제2 전자 디바이스(28)는 다이 접착 재료(도시되지 않음)를 통해 리드 프레임(20) 및 배선이 있는 기판(11) 상에 각각 접착될 수 있다.
그 후에, 패키지 디바이스에 몰딩 컴파운드(32)를 주입하여 배선이 있는 기판(11) 상부의 각 소자를 밀봉하고, 배선이 있는 기판(11) 하부에 배치된 실딩 구조체(12)를 덮되, 리드 프레임(20)의 리드(22)를 노출시킨다. 리드 프레임(20)의 리드(22)는 외부의 다른 전자 디바이스와 전기적으로 연결하기 위해 사용된다. 도 6이 도 5과 다른 점은, 배선이 있는 제1 기판(11)의 하부면 아래에 실딩 구조체(12)만 포함할 뿐 절연층(14)을 포함하고 있지 않는다는 것이다. 따라서, 도 6의 실딩 구조체를 구비한 패키지 디바이스의 크기는 도 5의 실딩 구조체를 구비한 패키지 디바이스의 크기보다 작다.
도 7은 본 발명에 따른 실딩 구조체를 구비한 패키지 디바이스의 다른 바람직한 실시예를 나타낸 것이다. 실딩 구조체를 구비한 패키지 디바이스는 배선이 있는 제1 기판(11), 배선이 있는 기판(11)의 하부면에 배치된 실딩 구조체(12), 배선이 있는 기판(11)의 상부에 배치되고 리드(22)를 포함하는 리드 프레임(20), 배 선이 있는 기판(11) 상부에 각각 설치되는 복수의 또는 하나의 제1 전자 디바이스(24)를 포함하되, 제1 전자 디바이스(24)는 다이 접착 재료(도시되지 않음)를 통해 배선이 있는 기판(11) 상에 부착된다. 복수의 또는 하나의 제2 전자 디바이스(28)는 배선이 있는 기판(11)에 설치되며, 역시 다이 접착 재료(도시되지 않음)를 통해 배선이 있는 기판(11) 상에 부착된다. 리드 프레임(20), 제1 전자 디바이스(24), 배선이 있는 제1 기판(11), 및 제2 전자 디바이스(28) 사이는 사용자의 필요에 따라 와이어 본딩 기술 또는 다이 접착 기술에 의해 전기적으로 연결될 수 있다.
또, 배선이 있는 제1 기판(11) 내부 또는 기판의 측면 상에는 도체를 장전한 스루홀(16)과 같은 전기적인 연결 구조체가 형성되어, 리드 프레임(20)과 배선이 있는 기판(11) 하부에 배치된 실딩 구조체(12)를 전기적으로 연결하는 데 사용된다. 또는 얇은 도전성 층(18)은 측면 연결 구조체로서 리드 프레임(20)과 실딩 구조체(12) 사이를 전기적으로 연결시키는데 이용된다. 여기서, 스루홀(16)과 측면 연결 구조체(18)는 배선이 있는 제1 기판(11) 상에 동시에 형성하거나 또는 그 중의 하나를 선택적으로 형성함으로써 배선이 있는 기판(11)과 실딩 구조체(12) 사이를 전기적으로 연결시킬 수 있다.
그 후에, 몰딩 컴파운드(32)를 패키지 디바이스에 주입하여 배선이 있는 기판 상부의 각 디바이스를 밀봉하고, 배선이 있는 제1 기판(11) 하부의 실딩 구조체(12) 및 절연층(14)를 덮되, 리드 프레임(20)의 리드(22)를 노출시킨다. 리드 프레임(20)의 리드(22)는 외부의 다른 전자 디바이스와 전기적으로 연결된다.
도 8은 본 발명에 따른 패키지 디바이스의 또 다른 바람직한 실시예를 나타 낸 것이다. 본 패키지 디바이스는 배선이 있는 기판(11), 배선이 있는 기판(11)의 하부에 배치되고 접지단과 전기적으로 연결된 실딩 구조체(12)를 포함한다. 마찬가지로, 배선이 있는 기판(11) 내부에는 적어도 하나의 스루홀(16)이 형성되며, 스루홀은 배선이 있는 기판(11)을 관통하여 실딩 구조체(12)까지 이른다. 또한 스루홀(16) 내에는 도체가 형성되어, 배선이 있는 기판(11) 상부의 리드 프레임(20)이 실딩 구조체(12) 사이를 전기적으로 연결시킨다. 다른 방법으로는, 배선이 있는 제1 기판(11)의 측면 상에 얇은 도전성의 층(18)을 측면 연결 구조체(18)로서 형성하여, 리드 프레임(20)과 실딩 구조체(12) 사이를 전기적으로 연결시킨다.
이 바람직한 실시예에서, 리드 프레임(20), 제1 전자 디바이스(24), 배선이 있는 제1 기판(11), 및 제2 전자 디바이스(28)는 사용자의 필요에 따라 와이어 본딩 기술 또는 다이 접착 기술을 사용하여 상호 간에 전기적으로 결합된다.
다음에, 몰딩 컴파운드(32)를 패키지 디바이스에 주입하여 배선이 있는 기판(11) 상부의 각 디바이스를 밀봉하고, 배선이 있는 기판(11) 하부의 실딩 구조체(12)를 덮되, 리드 프레임(20)의 리드(22)를 노출시킨다. 리드 프레임(20)의 리드(22)는 패키지 디바이스 외부의 다른 전자 디바이스와 전기적으로 연결하는데 이용된다. 도 8이 도 7과 다른 점은, 배선이 있는 기판(11) 하부에 실딩 구조체(12)만 포함할 뿐 절연층(14)을 포함하지 않는 점에 있음을 유의하여야 할 것이다. 따라서 본 패키지 디바이스의 크기는 도 7에 따른 패키지 디바이스보다 작다.
도 9는 본 발명에 따른 패키지 디바이스의 또 다른 바람직한 실시예를 나타낸 것이다. 본 패키지 디바이스는 배선이 있는 기판(11), 배선이 있는 기판(11) 하부면에 배치되고 접지단과 전기적으로 연결된 실딩 구조체(12), 배선이 있는 기판(11) 상부에 배치된 도전성 층(36), 리드(22)를 구비하고, 도전성 층(36)의 상부에 배치된 리드 프레임(20), 상기 리드 프레임(20) 상에 배치된 복수의 또는 하나의 제1 전자 디바이스(24)를 포함하되, 제1 전자 디바이스(24)는 각각 다이 접착 재료를 통해 리드 프레임(20) 상에 부착된다. 복수의 또는 하나의 제2 전자 디바이스(28)는 제2 기판(26) 상에 설치되며, 제2 기판(26)은 리드 프레임(20) 상에 설치된다. 여기서, 제1 전자 디바이스(24)와 제2 전자 디바이스(28)는 각각 와이어 본딩 기술을 이용하여 와이어(30)로 배선이 있는 기판(11) 및 제2기판(26)과 전기적으로 연결된다.
마찬가지로, 배선이 있는 제1 기판(11) 내부 또는 기판(11)의 측면 상에는 전기적인 연결 구조체를 구비한 스루홀(16) 및 얇은 도전성 층(18)이 형성된다. 예를 들어, 스루홀(16) 내에는 리드 프레임(20)과 배선이 있는 기판(11) 하부에 배치된 실딩 구조체(12)를 전기적으로 연결하기 위한 도체가 채워진다. 또는 얇은 도전성 층(18)은 측면 연결 구조체로서 리드 프레임(20)과 실딩 구조체(12) 사이를 전기적으로 연결시키는데 이용된다. 여기서, 스루홀(16)과 측면 연결 구조체(18)는 배선이 있는 제1 기판(11) 상에 동시에 형성하거나, 또는 그 중의 하나를 선택적으로 형성함으로써 배선이 있는 기판(11)과 실딩 구조체(12) 사이를 전기적으로 연결시킬 수 있다.
다음에, 도전성이 양호한 금속 하우징(40)을 배선이 있는 제1 기판(11)의 상부에 설치하는데, 몰딩 컴파운드(32)와 마찬가지로 배선이 있는 기판(11) 상의 디 바이스를 전부 밀봉하되, 리드 프레임(20)의 리드(22)를 노출시킨다. 금속 하우징(40)은 외부 환경에 의해 발생되는 전자파 간섭/무선주파수 간섭에 대항하여 사용된다.
도 10은 본 발명에 따른 패키지 디바이스의 또 다른 바람직한 실시예를 나타낸 것이다. 본 패키지 디바이스는 배선이 있는 기판(11), 배선이 있는 기판(11) 하부에 배치된 실딩 구조체(12), 상기 실딩 구조체(12) 하부에 배치된 절연층(14)을 포함한다. 배선이 있는 기판(11) 상부에는 복수의 도전성 층(36)이 설치되고, 매 하나의 도전성 층(36) 상에는 복수의 제1 전자 디바이스(24)가 설치되는데, 각각의 제1 전자 디바이스(24)는 다이 접착 방법을 사용하여 각각의 도전성 층(36) 상에 부착된다. 또한 제2 전자 디바이스(28) 역시 복수의 도전성 층(36) 중의 하나 상에 설치되는데, 제2 전자 디바이스(28) 역시 다이 접착 재료에 의해 도전성 층(36)에 고정된다. 리드 프레임(20), 제1 전자 디바이스(24), 제2 전자 디바이스(28)는 사용자의 필요에 따라 와이어 본딩 기술 또는 다이 접착 기술을 이용하여 전기적으로 결합할 수 있다.
도 9 및 도 10이 앞서 보여준 구조체와 다른 점은, 도 9에서 보여준 구조체는 몰딩 컴파운드(32)로 배선이 있는 기판(11) 상부의 디바이스를 밀봉하는 것이 아니라, 도전성이 양호한 금속 하우징(40)을 배선이 있는 기판(11) 상에 설치함으로써, 몰딩 컴파운드(32)와 마찬가지로 배선이 있는 기판(11) 상의 디바이스를 모두 밀봉하는 것이다. 여기서 금속 하우징(40)은 외부 환경으로부터 발생된 전자파 간섭/무선주파수 간섭에 대항하는 작용을 한다.
또한, 본 실시예의 패키지 디바이스는 절연층(14) 아래에 배치되어 있는 방열 장치(34)를 더 포함한다. 따라서, 패키지 디바이스에서 발생된 전자파/무선주파수는 배선이 있는 기판(11) 상의 도전성 층(36)을 통해, 배선이 있는 기판(11) 내부에 형성되고 도체가 장전된 스루홀(16) 또는 기판 측면의 측면 연결 구조체(18)에 전달된 다음, 다시 상기 실딩 구조체(12)와 연결된 접지단을 통해 방출된다. 한편, 본 실시예에 따른 방열 경로는 도전성 층(36)으로부터 리드 프레임(20)을 거친 다음 각각 금속 하우징(40) 및 리드 프레임(20)의 리드(22)를 거쳐 외부에 방출된다. 다른 한가지 방열 경로는 도전성 층(36)으로부터 배선이 있는 기판(11)내에 배치되고 도체가 장전된 스루홀(16)을 경유하거나 또는 측면 연결 구조체(18)르 경유한 다음, 실딩 구조체(12)에 전달되며 다시 방열 장치를 통하여 외부에 방열된다.
이상에서 특정한 실시예를 설명하였지만, 이 기술분야의 당업자가 첨부된 특허청구범위에 의해서만 한정되는 본 발명의 사상과 범위를 벗어나지 않으면서 다양한 변경을 가할 수 있다는 것은 명백하다.
이상의 본 발명에 따르면, 조립 용이도, 저렴한 원가 및 고도의 방열 특성을 감안하고 패키지 디바이스의 전자파 간섭/무선주파수 간섭을 줄일 수 있는 패키지 디바이스를 제공할 수 있다.
또한, 본 발명은 기판과 절연층 사이에 위치되는 실드 구조체를 제공함으로써, 패키지 디바이스의 전자파 간섭/무선주파수 간섭에 의해 다른 시스템이 영향을 받지 않고, 전자파 간섭/무선주파수 간섭(EMI/RFI)에 대한 면역을 증가시킬 수 있다.

Claims (5)

  1. 하부면 상에 배치되어 있는 실딩 구조체를 구비하며, 접지단을 통해 상기 실딩 구조체와 전기적으로 연결되는 제1 기판;
    상기 제1 기판을 관통하여 형성되며 내부에 도체를 구비한 스루홀;
    상기 제1 기판 상에 위치되어 있으며 리드를 구비한 복수의 리드 프레임;
    제1 전자 디바이스;
    제2 전자 디바이스;
    상기 제1 기판과 상기 제1 전자 디바이스 사이를, 상기 제1 전자 디바이스와 상기 리드를 구비한 복수의 리드 프레임 사이를, 각각의 상기 제1 전자 디바이스 사이를, 각각의 상기 제1 전자 디바이스와 상기 제2 기판 사이를, 상기 제2 전자 디바이스와 상기 복수의 제1 전자 디바이스 사이를, 상기 제2 전자 디바이스와 상기 제1 기판, 상기 제2 기판과 상기 리드를 구비한 복수의 리드 프레임 사이를 각각 전기적으로 연결한 복수의 도전성 와이어(condeuctive wire);
    상기 실딩 구조체 하부에 설치된 절연층;
    상기 절연층 하부에 설치된 방열 장치; 및
    상기 실딩 구조체를 구비한 상기 제1 기판, 상기 제1 전자 디바이스, 상기 제2 전자 디바이스, 상기 복수의 리드 프레임, 및 상기 복수의 도전성 와이어를 덮는 하우징
    을 포함하는 반도체 패키지 디바이스.
  2. 제1항에 있어서,
    상기 제1 기판은 배선이 없으며,
    상기 제1 전자 디바이스는 상기 제1 기판 상부에 위치하며 리드를 구비한 복수의 리드 프레임 상에 설치되어 있는 것을 특징으로 하는 반도체 패키지 디바이스.
  3. 제1항에 있어서,
    상기 제1 기판은 배선이 있으며,
    상기 제1 전자 디바이스와 상기 제2 전자 디바이스는 상기 제1 기판 상에 직접 설치되어 있는 것을 특징으로 하는 반도체 패키지 디바이스.
  4. 제1항에 있어서,
    리드를 구비한 상기 복수의 리드 프레임 상에 설치되어 있는 제2 기판을 더 포함하며,
    상기 제2 전자 디바이스는 상기 제2 기판 상에 설치되어 있는 것을 특징으로 하는 반도체 패키지 디바이스.
  5. 제1항에 있어서,
    배선이 있는 상기 기판의 측면 상에 배치되어 측면 연결 구조체로 이용되는 도전성 층을 더 포함하는 것을 특징으로 하는 반도체 패키지 디바이스.
KR1020060020576A 2005-11-03 2006-03-03 전자파 간섭을 감소시키는 패키지 디바이스 Active KR100698570B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060020576A KR100698570B1 (ko) 2005-11-03 2006-03-03 전자파 간섭을 감소시키는 패키지 디바이스

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW94138595 2005-11-03
KR1020060020576A KR100698570B1 (ko) 2005-11-03 2006-03-03 전자파 간섭을 감소시키는 패키지 디바이스

Publications (1)

Publication Number Publication Date
KR100698570B1 true KR100698570B1 (ko) 2007-03-21

Family

ID=41564111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060020576A Active KR100698570B1 (ko) 2005-11-03 2006-03-03 전자파 간섭을 감소시키는 패키지 디바이스

Country Status (1)

Country Link
KR (1) KR100698570B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749056B2 (en) 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
US8810014B2 (en) 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
CN109326572A (zh) * 2018-11-12 2019-02-12 鑫金微半导体(深圳)有限公司 一种新型to-220型半导体封装结构
CN110581110A (zh) * 2019-08-16 2019-12-17 珠海零边界集成电路有限公司 一种功率模块组件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216652A (ja) * 1990-12-17 1992-08-06 Iwaki Electron Corp Ltd 半導体装置のパッケージ構造
US5789815A (en) 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216652A (ja) * 1990-12-17 1992-08-06 Iwaki Electron Corp Ltd 半導体装置のパッケージ構造
US5789815A (en) 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
JP2003218249A (ja) * 2002-01-18 2003-07-31 Mitsui Chemicals Inc 半導体中空パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749056B2 (en) 2011-05-26 2014-06-10 Infineon Technologies Ag Module and method of manufacturing a module
KR101460401B1 (ko) * 2011-05-26 2014-11-10 인피니언 테크놀로지스 아게 모듈 및 모듈 제조 방법
US9691687B2 (en) 2011-05-26 2017-06-27 Infineon Technologies Ag Module and method of manufacturing a module
US8810014B2 (en) 2012-10-30 2014-08-19 Samsung Electro-Mechanics, Co., Ltd. Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
CN109326572A (zh) * 2018-11-12 2019-02-12 鑫金微半导体(深圳)有限公司 一种新型to-220型半导体封装结构
CN110581110A (zh) * 2019-08-16 2019-12-17 珠海零边界集成电路有限公司 一种功率模块组件

Similar Documents

Publication Publication Date Title
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US5640047A (en) Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function
US7649499B2 (en) High-frequency module
EP0682812B1 (en) Thermally conductive integrated circuit package with radio frequency shielding
US7411278B2 (en) Package device with electromagnetic interference shield
JP3538045B2 (ja) Ｒｆ回路モジュール
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
KR20060050648A (ko) 회로소자 및 회로소자의 제조방법
CN212991092U (zh) 封装模组、模组载板和电子设备
US20030197250A1 (en) Semiconductor device and method of fabricating the same
JP4732128B2 (ja) 高周波無線モジュール
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
JP2006511071A (ja) 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体
KR100851683B1 (ko) 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐
US6430059B1 (en) Integrated circuit package substrate integrating with decoupling capacitor
US20050046046A1 (en) Semiconductor package structure and method for manufacturing the same
CN114256211A (zh) 封装体及其制备方法、终端和电子设备
CN211238248U (zh) 半导体封装
CN111081696B (zh) 半导体封装和制造半导体封装的方法
JP2940478B2 (ja) シールド付き表面実装部品
CN100539121C (zh) 降低电磁波干扰的封装元件
CN216055120U (zh) 基于金属罩的耦合片
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
WO2022227063A1 (zh) Lga焊盘结构及制作方法、芯片模块、印刷电路板及装置
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060303

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070212

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070315

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070316

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100302

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110310

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120228

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130222

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130222

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140206

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140206

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151201

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161230

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180110

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190131

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200228

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20240228

Start annual number: 18

End annual number: 18