[go: up one dir, main page]

KR100694426B1 - 나노 튜브 셀 및 이를 이용한 메모리 장치 - Google Patents

나노 튜브 셀 및 이를 이용한 메모리 장치 Download PDF

Info

Publication number
KR100694426B1
KR100694426B1 KR1020040010040A KR20040010040A KR100694426B1 KR 100694426 B1 KR100694426 B1 KR 100694426B1 KR 1020040010040 A KR1020040010040 A KR 1020040010040A KR 20040010040 A KR20040010040 A KR 20040010040A KR 100694426 B1 KR100694426 B1 KR 100694426B1
Authority
KR
South Korea
Prior art keywords
bit line
nanotube
pnpn
switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020040010040A
Other languages
English (en)
Other versions
KR20050081689A (ko
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040010040A priority Critical patent/KR100694426B1/ko
Priority to JP2005038040A priority patent/JP2005235378A/ja
Priority to US11/058,218 priority patent/US7352617B2/en
Publication of KR20050081689A publication Critical patent/KR20050081689A/ko
Application granted granted Critical
Publication of KR100694426B1 publication Critical patent/KR100694426B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B29/00—Rollers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B13/00—Ploughs or like machines for special purposes ; Ditch diggers, trench ploughs, forestry ploughs, ploughs for land or marsh reclamation
    • A01B13/02—Ploughs or like machines for special purposes ; Ditch diggers, trench ploughs, forestry ploughs, ploughs for land or marsh reclamation for making or working ridges, e.g. with symmetrically arranged mouldboards, e.g. ridging plough
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01B—SOIL WORKING IN AGRICULTURE OR FORESTRY; PARTS, DETAILS, OR ACCESSORIES OF AGRICULTURAL MACHINES OR IMPLEMENTS, IN GENERAL
    • A01B59/00—Devices specially adapted for connection between animals or tractors and agricultural machines or implements
    • A01B59/04—Devices specially adapted for connection between animals or tractors and agricultural machines or implements for machines pulled or pushed by a tractor
    • A01B59/042—Devices specially adapted for connection between animals or tractors and agricultural machines or implements for machines pulled or pushed by a tractor having pulling means arranged on the rear part of the tractor
    • A01B59/043—Devices specially adapted for connection between animals or tractors and agricultural machines or implements for machines pulled or pushed by a tractor having pulling means arranged on the rear part of the tractor supported at three points, e.g. by quick-release couplings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Environmental Sciences (AREA)
  • Soil Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Molecular Biology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Neurology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Zoology (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 나노 튜브 셀 및 이를 이용한 메모리 장치에 관한 것으로, 캐패시터 소자와 PNPN 나노 튜브 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 전체적인 메모리의 사이즈를 줄일 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 별도의 게이트 제어 신호가 불필요한 PNPN 나노 튜브 스위치와 캐패시터 소자로 이루어진 단위 나노 튜브 셀을 워드라인과 비트라인 사이에 배치하여 크로스 포인트 셀 어레이를 구현함으로써 전체적인 칩 사이즈를 줄이고 리드 및 라이트 동작을 효율적으로 개선하여 회로의 동작 특성을 개선할 수 있도록 한다.

Description

나노 튜브 셀 및 이를 이용한 메모리 장치{Nano tube cell and memory device using the same}
도 1은 종래의 디램 셀의 구성도.
도 2는 본 발명에 따른 나노 튜브 셀의 개념을 설명하기 위한 도면.
도 3은 본 발명에 따른 나노 튜브 셀의 구성도.
도 4는 도 3의 나노 튜브 셀의 단면도.
도 5는 도 3의 PNPN 나노 튜브 스위치에 관한 평면도.
도 6은 도 3의 나노 튜브 셀의 평면도.
도 7은 도 3의 나노 튜브 셀의 동작을 설명하기 위한 도면.
도 8a 내지 도 8c는 본 발명에 따른 나노 튜브 셀의 워드라인 전압 의존성을 설명하기 위한 도면.
도 9는 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 구성도.
도 10은 도 9의 나노 튜브 셀 어레이에 관한 레이아웃도.
도 11은 도 9의 나노 튜브 셀 어레이에 관한 상세 회로도.
도 12는 도 11의 센스앰프에 관한 상세 회로도.
도 13은 도 9의 나노 튜브 셀 어레이에 관한 다른 실시예.
도 14는 도 13의 센스앰프에 관한 상세 회로도.
도 15는 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 리드 모드시 동작 타이밍도.
도 16은 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 라이트 모드시 동작 타이밍도.
본 발명은 나노 튜브 셀 및 이를 이용한 메모리 장치에 관한 것으로, 캐패시터 소자와 별도의 게이트 제어 신호가 필요없는 PNPN 나노 튜브 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 전체적인 메모리의 사이즈를 줄일 수 있도록 하는 기술이다.
도 1은 종래의 디램 셀의 구성도이다.
종래의 디램 셀은 워드라인 WL의 상태에 따라 스위칭 동작하여 비트라인과 캐패시터 소자 CAP를 연결시키는 하나의 트랜지스터 소자 TR와, 트랜지스터 소자 TR의 일단과 플레이트라인 PL 사이에 연결된 하나의 캐패시터 소자 CAP를 구비하여 이루어진다.
여기서, 종래의 디램 셀의 스위칭 소자는 게이트 제어 신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다. 그런데, 이러한 NMOS트랜지스터를 스위칭 소자로 사용하여 셀 어레이를 구현할 경우 전체적인 칩 사이즈가 증가하게 되는 문제점이 있다.
한편, 디램 셀의 리프레쉬 특성은 NMOS트랜지스터의 누설 전류 특성에 의해 결정된다. 그런데, NMOS트랜지스터의 채널 길이가 나노미터(10억분의 1) 스케일(Scale)로 작아지게 되면 NMOS트랜지스터의 서브 문턱전압(Sub Vt)의 전류특성에 의해 쇼트 채널 누설 전류는 더욱더 증가하게 된다. 이에 따라, 디램 셀의 리프레쉬 특성을 만족하는데 어려움이 발생한다. 또한, 디램 셀에서 비교적 큰 면적을 차지하는 스토로지(Storage) 노드 (SN) 단에서 졍션 누설 전류가 발생하게 되는 문제점이 있다.
따라서, 상술한 바와 같이 캐패시터 소자와 별도의 게이트 제어 신호가 필요없는 PNPN 나노 튜브 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 전체적인 칩의 사이즈를 줄일 수 있도록 하는 본 발명의 필요성이 대두되었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로 다음과 같은 목적을 갖는다.
첫째, 디램에서 SOI(Silicon On Insulator) 웨이퍼를 이용하여 비교적 간단한 공정으로 PNPN 나노 튜브 스위치를 구현할 수 있도록 하는데 그 목적이 있다.
둘째, 캐패시터 소자와 별도의 게이트 제어 신호가 필요없는 PNPN 나노 튜브 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.
셋째, 상술된 캐패시터 소자와 PNPN 나노 튜브 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 나노 튜브 셀은, 일단자가 워드라인과 연결된 캐패시터 소자; 및 연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하되, 두개 이상의 PNPN 다이오드 소자는 두개의 그룹으로 구분되어 각각의 그룹이 캐패시터 소자의 타단자와 비트라인 사이에 병렬 연결되어 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 PNPN 나노 튜브 스위치를 구비하고, PNPN 나노 튜브 스위치는 워드라인에 제 1전압이 인가될 경우 스위칭 동작을 수행하여 캐패시터 소자에 저장된 데이타를 리드하고, 비트라인에 제 1전압보다 큰 제 2전압이 인가될 경우 스위칭 동작을 수행하여 캐패시터 소자에 데이타를 라이트하는 것을 특징으로 한다.
또한, 본 발명의 나노 튜브 셀은, 기판의 상부에 형성된 절연층과, 절연층의 상부에 실리콘층으로 이루어지며 연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하는 PNPN 나노 튜브 스위치; 탑 전극, 절연막 및 버텀 전극을 구비하여 워드라인 또는 비트라인으로부터 인가되는 전류의 크기에 따라 이에 대응하는 데이타를 리드/라이트 하는 캐패시터 소자; PNPN 나노 튜브 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인; 두개 이상의 PNPN 다이오드 소자가 연결되는 공통 노드와 버텀전극 사이를 연결하는 콘택노드; 및 탑 전극의 상부에 형성되는 워드라인을 구비함을 특징으로 한다.
본 발명의 나노 튜브 셀을 이용한 메모리 장치는, 로오와 컬럼 방향으로 복 수개 배열된 단위 나노 튜브 셀을 포함하는 복수개의 나노 튜브 셀 어레이; 복수개의 나노 튜브 셀 어레이의 워드라인을 선택적으로 구동하는 복수개의 워드라인 구동부; 및 복수개의 나노 튜브 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고, 단위 나노 튜브 셀은 일단자가 워드라인과 연결된 캐패시터 소자; 및 연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하되, 두개 이상의 PNPN 다이오드 소자는 두개의 그룹으로 구분되어 각각의 그룹이 캐패시터 소자의 타단자와 비트라인 사이에 병렬 연결되어 워드라인과 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 PNPN 나노 튜브 스위치를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 나노 튜브 셀의 개념을 설명하기 위한 도면이다.
본 발명의 나노 튜브 셀은 상하, 좌우로 나노미터 스케일(Nanometer scale)의 지름을 갖는 PNPN 스위치 소자가 튜브의 형태로 연속적으로 직렬 연결된다. 이러한 구성을 갖는 나노 튜브 셀은 스위치의 사이즈가 작아지는 것과 무관하게 누설 전류를 더욱 줄일 수 있으며, 스케일 상에서 원자 레벨까지 사이즈를 줄일 수 있다.
또한, PNPN 나노 튜브 스위치의 사이즈에 있어서 쇼트 채널의 특성과 상관없이 P영역과 N영역을 구별하여 나노미터 스케일의 지름을 구현할 수 있으므로 특별한 공정을 필요로 하지 않는다.
특히, 스위치 소자에 가해지는 전압 레벨을 조정하여 온/오프를 제어함으로 별도의 게이트 제어 신호가 필요없어 메모리의 전체 사이즈를 줄일 수 있도록 한다. 이러한 PNPN 나노 튜브 스위치의 동작 전압 특성을 변경하고자 할 경우 P영역과 N영역의 도핑(Doping) 농도나 면적을 조정하면 된다.
도 3은 본 발명에 따른 나노 튜브 셀의 구성도이다.
단위 나노 튜브 셀은 하나의 캐패시터 소자 CAP와 하나의 PNPN 나노 튜브 스위치(10)를 구비한다. 여기서, PNPN 나노 튜브 스위치(10)는 PNPN 다이오드 스위치(11)와 PNPN 다이오드 스위치(12)를 포함한다. PNPN 다이오드 스위치(11)와 PNPN 다이오드 스위치(12)는 캐패시터 소자 CAP의 버텀전극과 비트라인 BL 사이에 병렬 연결된다.
PNPN 다이오드 스위치(11)는 캐패시터 소자 CAP의 한쪽 전극과 비트라인 BL 사이에 역방향으로 연결되고, PNPN 다이오드 스위치(12)는 캐패시터 소자 CAP의 한쪽 전극과 비트라인 BL 사이에 순방향으로 연결된다. 캐패시터 소자 CAP의 다른 한쪽 전극은 워드라인 WL과 연결된다.
도 4는 도 3의 나노 튜브 셀의 단면 구성도이다.
PNPN 나노 튜브 스위치(10)는 실리콘 기판(30)의 상부에 형성된 절연층(31)과, 절연층(31)의 상부에 실리콘층(32)을 구비하여 SOI(Silicon On Insulator) 구조를 이룬다. 여기서, 실리콘 기판(30)의 상부에 SiO2로 이루어진 절연층(31)이 적층되고, 절연층(31)의 상부에는 실리콘층(32)이 형성된다. 실리콘층(32)은 성장 실리콘 또는 폴리 실리콘으로 이루어진 PNPN 다이오드 스위치(11)와 PNPN 다이오드 스위치(12)가 적층되어 직렬 연결된 나노 튜브 형태의 다이오드 체인을 형성한다.
PNPN 다이오드 스위치(11,12)는 P형 영역과 N형 영역이 교번적으로 직렬 연결되며, PNPN 다이오드 스위치(12)는 PNPN 다이오드 스위치(11)와 인접한 N형 영역에 P형 영역과 N형 영역이 교번적으로 직렬 연결된 구조를 갖는다.
그리고, PNPN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역 상부에는 비트라인 콘택노드 BLCN를 통해 비트라인 BL이 형성된다. 또한, PNPN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 공통 콘택노드 CN를 통해 캐패시터 소자 CAP의 버텀전극(22)과 연결된다.
여기서, 캐패시터 소자 CAP는 탑 전극(20), 절연막(Dielectic;21) 및 버텀 전극(22)을 구비한다. 그리고, 캐패시터 소자 CAP의 탑 전극(20)은 워드라인 WL과 연결된다.
도 5는 도 3의 PNPN 나노 튜브 스위치(10)에 관한 평면도이다.
PNPN 나노 튜브 스위치(10)는 실리콘층(32)으로 이루어진 PNPN 다이오드 스위치(11)와 PNPN 다이오드 스위치(12)가 직렬 체인 형태로 연속적으로 연결된다. 즉, 하나의 PNPN 나노 튜브 스위치(10)는 직렬 연결된 PNPN 다이오드 스위치(12)와 PNPN 다이오드 스위치(11)를 구비한다. 그리고, 하나의 나노 튜브 셀과 동일한 방향에 인접한 나노 튜브 셀은 PNPN 다이오드 스위치(12), PNPN 다이오드 스위치(11)가 서로 직렬 연결된다.
그리고, PNPN 나노 튜브 스위치(10)는 복수개의 층으로 배열되는데, 상부 PNPN 나노 튜브 스위치(10)와 하부 PNPN 나노 튜브 스위치(10) 각각은 절연층(31) 을 통해 분리되어 있다.
이에 따라, 직렬 연결된 다이오드 소자 중에서 한개의 PNPN 다이오드 스위치(12)와 한개의 PNPN 다이오드 스위치(11)를 연속적으로 선택하여 하나의 나노 튜브 셀 영역을 형성할 수 있도록 한다.
도 6은 도 3의 나노 튜브 셀의 평면도이다.
성장 실리콘이나 폴리 실리콘으로 이루어진 실리콘층(32)은 직렬 연결된 PNPN 다이오드 스위치(11)와 PNPN 다이오드 스위치(12)를 형성한다. 그리고, 각각의 실리콘층(32)은 절연층(31)을 통해 상부 및 하부가 절연된다. PNPN 나노 튜브 스위치(10)에서 PNPN 다이오드 스위치(12)의 P형 영역과 PNPN 다이오드 스위치(11)의 N형 영역은 캐패시터 소자 CAP의 콘택노드 CN와 공통으로 연결될 수 있도록 인접하여 형성된다.
또한, PNPN 다이오드 스위치(12)의 N형 영역과 PNPN 다이오드 스위치(11)의 P형 영역은 비트라인 콘택노드 BLCN를 통해 비트라인 BL에 연결된다. 비트라인 콘택노드 BLCN는 이웃하는 나노 튜브 셀의 비트라인 콘택노드 BLCN와 공통 연결된다. 즉, 동일한 비트라인 콘택노드 BLCN는 PNPN 다이오드 스위치(11)의 P형 영역과 이웃하는 셀의 PNPN 다이오드 스위치(12)의 N형 영역과 공통 연결된다.
또한, 캐패시터 소자 CAP의 상부에는 워드라인 WL이 형성된다.
도 7은 도 3의 PNPN 나노 튜브 스위치(10)의 동작을 설명하기 위한 도면이다.
노드 SN 전극을 기준으로 볼때 비트라인 BL의 인가 전압이 양의 방향으로 증 가하면, PNPN 다이오드 스위치(11)의 동작 특성에 의해 동작전압 Vo에서는 나노 튜브 스위치(10)가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 비트라인 BL의 인가 전압이 더욱 증가되어 임계전압 Vc가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(11)가 턴온되어 PNPN 나노 튜브 스위치(10)가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, 비트라인 BL의 인가전압이 임계전압 Vc 이상이 될 경우 소모되는 전류 I의 값은 비트라인 BL에 연결되어 로드로 작용하는 저항(미도시)의 값에 기인한다.
PNPN 다이오드 스위치(11)가 턴온된 이후에는 비트라인 BL에 아주 작은 전압 V0만 인가되어도 많은 전류가 흐를 수 있게 된다. 이때, PNPN 다이오드 스위치(12)는 역방향 동작 특성에 의해 오프 상태를 유지하게 된다.
반면에, 노드 SN 전극을 기준으로 볼때 비트라인 BL의 인가 전압이 음의 방향으로 증가하면, 즉, 워드라인 WL에 일정 전압이 인가될 경우, PNPN 다이오드 스위치(12)의 순방향 동작 특성에 의해 절대값 동작전압 ｜Vo｜에서는 나노 튜브 스위치(10)가 오프 상태를 유지하여 전류가 흐르지 않는다.
이후에, 워드라인 WL의 인가 전압이 더욱 증가되어 절대값 임계전압 ｜Vc｜가 되면, 다이오드의 순방향 동작 특성에 따라 PNPN 다이오드 스위치(12)가 턴온되어 PNPN 나노 튜브 스위치(10)가 턴온됨으로써 전류가 급격히 증가하게 된다. 이때, PNPN 다이오드 스위치(11)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 8a 내지 도 8c는 본 발명에 따른 나노 튜브 셀의 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
도 8a를 보면, 워드라인 WL과 노드 SN 사이에 연결된 캐패시터 소자 CAP에 흐르는 전압을 V(WS)라 하고, 노드 SN과 비트라인 BL 사이에 연결된 PNPN 나노 튜브 스위치(10)에 흐르는 전압을 V(SB)라고 지칭한다.
도 8b는 본 발명의 나노 튜브 셀에 저장된 데이타가 로직 로우일 경우 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
먼저, 비트라인 BL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 워드라인 WL의 전압을 증가시킬 경우 워드라인 WL의 전압은 캐패시터 소자 CAP와 PNPN 나노 튜브 스위치(10)에서 전압 분배된다.
즉, 캐패시터 소자 CAP에 로직 로우의 데이타가 저장된 경우 초기 전압 V(WS)의 값이 0V(로우)가 된다. 그리고, 비트라인 BL의 전압이 그라운드 레벨인 상태에서 워드라인 WL의 전압이 증가될 경우 캐패시터 소자 CAP의 작은 기생 캐패시터 용량에 의해 작은 전압 V(WS)가 분배된다.
반면에, 대부분의 워드라인 WL 전압은 PNPN 나노 튜브 스위치(10)에 큰 전압 V(SB)으로 분배된다. 이때, 워드라인 WL의 인가 전압이 PNPN 다이오드 스위치(12)의 임계전압 Vc에 도달하지 못할 경우 PNPN 다이오드 스위치(11,12)는 계속 오프 상태를 유지하게 된다. 이에 따라, 캐패시터 소자 CAP에 저장된 로우 데이타는 비트라인 BL에 전달되지 않는다.
도 8c는 본 발명의 나노 튜브 셀에 저장된 데이타가 로직 하이일 경우 워드라인 WL 전압 의존성을 설명하기 위한 도면이다.
먼저, 비트라인 BL의 전압을 그라운드 전압 레벨로 고정시킨 상태에서 워드 라인 WL의 전압을 증가시킬 경우 워드라인 WL의 전압은 캐패시터 소자 CAP와 PNPN 나노 튜브 스위치(10)에서 전압 분배된다.
즉, 캐패시터 소자 CAP에 로직 하이의 데이타가 저장된 경우 초기 전압 V(WS)의 값이 일정 전압(하이)이 된다. 그리고, 비트라인 BL의 전압이 그라운드 레벨인 상태에서 워드라인 WL의 전압이 증가될 경우 PNPN 나노 튜브 스위치(10)의 작은 기생 캐패시터 용량에 의해 전압 V(SB)=워드라인 WL 인가 전압 V(WL)+초기 상태의 전압 V(WS)가 된다. 이때, 워드라인 WL 전압이 임계전압 Vc 값이 되기 이전까지 PNPN 나노 튜브 스위치(10)가 턴오프 상태를 유지한다.
이후에, 전압 V(SB)가 PNPN 다이오드 스위치(12)의 임계전압 Vc에 도달할 경우 PNPN 다이오드 스위치(12)가 턴온되어 캐패시터 소자 CAP에 저장된 하이 데이타가 비트라인 BL에 전달된다. 이때, 비트라인 BL에 인가되는 전하는 초기 상태에서 노드 SN에 저장된 전하와 워드라인 WL 전압에 의해 유도된 전하의 값이다. 즉, 본 발명에서는 이 값을 도 7에 도시된 바와 같이 V0의 값으로 정의한다. 이때, PNPN 다이오드 스위치(11)는 역방향 동작 특성에 의해 오프 상태를 유지한다.
도 9는 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 구성도이다.
본 발명은 복수개의 나노 튜브 셀 어레이(40), 복수개의 워드라인 구동부(50), 복수개의 센스앰프(60), 데이타 버스(70), 메인 앰프(80), 데이타 버퍼(90) 및 입/출력 포트(100)를 구비한다.
각각의 나노 튜브 셀 어레이(40)는 도 3에서와 같은 구조의 단위 나노 튜브 셀들이 로오와 컬럼 방향으로 복수개 배열된다. 로오 방향으로 배열된 복수개의 워드라인 WL 들은 워드라인 구동부(50)에 연결된다. 그리고, 컬럼 방향으로 배열된 복수개의 비트라인 BL들은 센스앰프(60)에 연결된다.
여기서, 하나의 나노 튜브 셀 어레이(40)는 하나의 워드라인 구동부(50)와 하나의 센스앰프(60)와 대응하여 연결된다.
그리고, 복수개의 센스앰프(60)는 하나의 데이타 버스(70)를 공유한다. 데이타 버스(70)는 메인 앰프(80)와 연결되며, 메인 앰프(80)는 데이타 버스(70)를 통해 각각의 센스앰프(60)로부터 인가되는 데이타를 증폭한다.
데이타 버퍼(90)는 메인앰프(80)로부터 인가되는 증폭된 데이타를 버퍼링하여 출력한다. 입/출력 포트(100)는 데이타 버퍼(90)로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 데이타 버퍼(90)에 인가한다.
도 10은 도 9의 나노 튜브 셀 어레이(40)에 관한 레이아웃도이다.
나노 튜브 셀 어레이(40)는 복수개의 워드라인 WL이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 되므로 추가적인 면적이 불필요한 크로스 포인트 셀(Cross point cell)을 구현할 수 있도록 한다.
여기서, 크로스 포인트 셀이란 별도의 워드라인 WL 게이트 제어 신호를 이용하는 NMOS트랜지스터 소자를 구비하지 않는다. 그리고, 두개의 연결 전극 노드를 구비한 PNPN 나노 튜브 스위치(10)를 이용하여 캐패시터 소자 CAP를 비트라인 BL과 워드라인 WL의 교차점에 바로 위치시킬 수 있도록 하는 구조를 말한다.
도 11은 도 9의 나노 튜브 셀 어레이(40)에 관한 상세 회로도이다.
나노 튜브 셀 어레이(40)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인 BL<0>~BL<m>이 각각 컬럼 방향으로 배열된다. 그리고, 워드라인 WL과 비트라인 BL이 교차되는 영역에만 단위 셀 C이 위치하게 된다. 여기서, 하나의 단위 셀 C은 캐패시터 소자 CAP와 PNPN 나노 튜브 스위치(10)를 구비한다.
그리고, 각각의 비트라인 BL에는 복수개의 센스앰프(60)가 일대일 대응하여 연결된다. 각각의 센스앰프(60)는 센스앰프 인에이블 신호 SEN의 활성화시 기설정된 기준전압 REF과 비트라인 BL으로부터 인가되는 전압을 비교하여 그 결과를 증폭하게 된다.
또한, 비트라인 BL<0>에는 비트라인 풀다운 소자 N1가 연결되고, 비트라인 BL<m>에는 비트라인 풀다운 소자 N2가 연결된다. 이에 따라, 비트라인 풀다운 신호 BLPD의 활성화시 접지전압을 비트라인 BL에 인가하여 비트라인 BL을 그라운드 레벨로 풀다운시킨다.
이러한 구조의 나노 튜브 셀 어레이(40)는 각각의 캐패시터 소자 CAP들이 한개의 데이타를 저장할 수 있도록 한다.
도 12는 도 11의 센스앰프(60)에 관한 상세 회로도이다.
센스앰프(60)는 증폭부(61)와 컬럼선택 스위칭부(62)를 구비한다.
여기서, 증폭부(61)는 PMOS트랜지스터 P1~P3 및 NMOS트랜지스터 N3~N5를 구비한다. PMOS트랜지스터 P1는 전원전압단과 PMOS트랜지스터 P2,P3의 공통 소스 단 자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEP가 인가된다. PMOS트랜지스터 P2,P3는 크로스 커플드 구조로 연결되어 PMOS트랜지스터 P1를 통해 인가되는 전원전압을 래치한다.
그리고, NMOS트랜지스터 N5는 접지전압단과 NMOS트랜지스터 N3,N4의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인가된다. NMOS트랜지스터 N3,N4는 크로스 커플드 구조로 연결되어 NMOS트랜지스터 N5을 통해 인가되는 접지전압을 래치한다.
여기서, 센스앰프 인에이블 신호 SEN와 센스앰프 인에이블 SEP는 위상이 서로 반대인 신호이며, 센스앰프 인에이블 신호 SEN가 활성화 될 경우 증폭부(61)가 동작하게 된다. 그리고, 증폭부(61)의 한쪽 출력단은 비트라인 BL<m>과 연결되고 다른 한쪽 출력단은 기준전압 REF 인가단과 연결된다.
또한, 컬럼선택 스위칭부(62)는 NMOS트랜지스터 N6,N7를 구비한다. NMOS트랜지스터 N6는 비트라인 BL<m>과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 /D의 입출력을 제어한다. NMOS트랜지스터 N7는 기준전압 REF 인가단과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 D의 입출력을 제어한다.
도 13은 도 9의 나노 튜브 셀 어레이(40)에 관한 다른 실시예이다.
나노 튜브 셀 어레이(40)는 복수개의 워드라인 WL<0>~WL<n>이 각각 로오 방향으로 배열되고, 복수개의 비트라인쌍 BL,/BL이 컬럼 방향으로 각각 배열된다. 그리고, 워드라인 WL과 비트라인쌍 BL, /BL이 교차되는 영역에만 단위 셀 C이 위치 하게 된다. 하나의 단위 셀 C은 캐패시터 소자 CAP와 PNPN 나노 튜브 스위치(10)를 구비한다.
그리고, 한쌍의 비트라인 BL,/BL에는 하나의 센스앰프(60)가 일대일 대응하여 연결된다. 각각의 센스앰프(60)는 센스앰프 인에이블 신호 SEN의 활성화시 동작하여 비트라인쌍 BL,/BL으로부터 인가되는 데이타를 증폭하게 된다.
또한, 비트라인 /BL<0>에는 비트라인 풀다운 소자 N8가 연결되고, 비트라인 BL<0>에는 비트라인 풀다운 소자 N9가 연결된다. 이에 따라, 비트라인 풀다운 신호 BLPD의 활성화시 접지전압을 비트라인쌍 BL,/BL에 각각 인가하여 비트라인쌍 BL,/BL을 그라운드 전압 레벨로 풀다운시킨다.
이러한 구조의 나노 튜브 셀 어레이(40)는 비트라인쌍 BL,/BL에 연결된 2개의 캐패시터 소자 CAP들이 한개의 데이타를 저장할 수 있도록 한다.
도 14는 도 13의 센스앰프(60)에 관한 상세 회로도이다.
센스앰프(60)는 증폭부(63)와 컬럼선택 스위칭부(64)를 구비한다.
여기서, 증폭부(63)는 PMOS트랜지스터 P4~P6 및 NMOS트랜지스터 N10~N12를 구비한다. PMOS트랜지스터 P4는 전원전압단과 PMOS트랜지스터 P5,P6의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEP가 인가된다. PMOS트랜지스터 P5,P6은 크로스 커플드 구조로 연결되어 PMOS트랜지스터 P4을 통해 인가되는 전원전압을 래치한다.
그리고, NMOS트랜지스터 N12는 접지전압단과 NMOS트랜지스터 N10,N11의 공통 소스 단자 사이에 연결되어 게이트 단자를 통해 센스앰프 인에이블 신호 SEN가 인 가된다. NMOS트랜지스터 N10,N11는 크로스 커플드 구조로 연결되어 NMOS트랜지스터 N112을 통해 인가되는 접지전압을 래치한다.
여기서, 센스앰프 인에이블 신호 SEN와 센스앰프 인에이블 SEP는 위상이 서로 반대인 신호이며, 센스앰프 인에이블 신호 SEN가 활성화 될 경우 증폭부(63)가 동작하게 된다. 그리고, 증폭부(63)의 한쪽 출력단은 비트라인 /BL<m>과 연결되고 다른 한쪽 출력단은 비트라인 BL<m>과 연결된다.
또한, 컬럼선택 스위칭부(64)는 NMOS트랜지스터 N13,N14를 구비한다. NMOS트랜지스터 N13는 비트라인 /BL<m>과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 /D의 입출력을 제어한다. NMOS트랜지스터 N14는 비트라인 BL<m>과 데이타 버스(70) 사이에 연결되어 게이트 단자를 통해 인가되는 컬럼 선택신호 CS<n>에 따라 데이타 D의 입출력을 제어한다.
도 15는 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 리드 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 접지전압을 비트라인 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하여 워드라인 WL에 일정 전압이 인가되면, PNPN 나노 튜브 스위치(10)의 PNPN 다이오드(12)가 턴온된다. 이에 따라, 나노 튜브 셀에 저장된 데이타가 비트라인 BL에 전달된다. 그리고, 비트라인 풀다운 신호 BLPD는 로우로 천이한다.
이때, 캐패시터 소자 CAP에 저장된 데이타가 로우 데이타일 경우 PNPN 다이 오드 스위치(12)가 턴오프 상태를 유지하여 비트라인 BL의 전압 레벨은 변동되지 않는다. 반면에, 캐패시터 소자 CAP에 저장된 데이타가 하이 데이타일 경우에만 PNPN 다이오드 스위치(12)가 턴온되어 비트라인 BL의 전압 레벨이 높은 센싱전압 레벨로 상승한다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다.
이후에, t3구간에는 워드라인 WL의 전압이 임계전압 Vc 이하의 값인 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 PNPN 나노 튜브 스위치(10)의 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(11)가 턴온 상태가 되어 나노 튜브 셀에 데이타 "1"이 재저장된다.
이때, PNPN 다이오드 스위치(11)가 턴온된 이후에는 도 7의 동작 특성에서 보는 바와 같이 비트라인 BL에 작은 전압 V0을 인가하여도 많은 전류가 흐를 수 있게 된다. 따라서, t3 구간에서 워드라인 WL의 전압이 네가티브 전압에서 다시 로우 상태로 상승하여도 전류는 충분히 흐를 수 있게 된다.
또한, t3구간에서 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(62)의 NMOS트랜지스터 N6,N7가 턴온되어 비트라인 BL에 실린 데이타 D,/D 가 데이타 버스(70)에 출력되어 나노 튜브 셀 C에 저장된 데이타를 리드할 수 있게 된다.
도 16은 본 발명에 따른 나노 튜브 셀을 이용한 메모리 장치의 라이트 모드시 동작 타이밍도이다.
먼저, t0구간에서는 비트라인 풀다운 신호 BLPD가 활성화되어 접지전압을 비트라인 BL에 인가함으로써 비트라인 BL이 그라운드 레벨로 프리차지된다.
이어서, t1구간의 진입시 워드라인 WL이 하이로 천이하여 워드라인 WL에 일정 전압이 인가되면, PNPN 나노 튜브 스위치(10)의 PNPN 다이오드(12)가 턴온된다. 이에 따라, 나노 튜브 셀에 저장된 데이타가 비트라인 BL에 전달된다. 그리고, 비트라인 풀다운 신호 BLPD는 로우로 천이하고, 데이타 버스(70)를 통해 라이트할 새로운 데이타 D,/D가 입력된다.
이때, 캐패시터 소자 CAP에 저장된 데이타가 로우 데이타일 경우 PNPN 다이오드 스위치(12)가 턴오프 상태를 유지하여 비트라인 BL의 전압 레벨은 변동되지 않는다. 반면에, 캐패시터 소자 CAP에 저장된 데이타가 하이 데이타일 경우에만 PNPN 다이오드 스위치(12)가 턴온되어 비트라인 BL의 전압 레벨이 높은 센싱전압 레벨로 상승한다.
다음에, t2구간에는 센스앰프 인에이블 신호 SEN가 활성화되어 비트라인 BL에 실린 데이타를 증폭한다.
이후에, t3구간에는 워드라인 WL의 전압이 임계전압 Vc 이하의 값인 네가티브(Negative) 전압으로 천이한다. 즉, 비트라인 BL의 로우 전압 레벨과 워드라인 WL의 네가티브 전압 레벨의 차이는 PNPN 나노 튜브 스위치(10)의 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc의 상태에 도달하지 못한다.
하지만, 비트라인 BL의 하이 증폭 전압과 워드라인 WL의 네가티브 전압 차이에 따라 PNPN 다이오드 스위치(11)를 턴온시키기 위한 임계전압 Vc 이상의 전압이 가해지게 된다. 이에 따라, PNPN 다이오드 스위치(11)가 턴온 상태가 되어 나노 튜브 셀에 데이타 "1"이 기록된다.
이때, PNPN 다이오드 스위치(11)가 턴온된 이후에는 도 7의 동작 특성에서 보는 바와 같이 비트라인 BL에 작은 전압 V0을 인가하여도 많은 전류가 흐를 수 있게 된다. 따라서, t3 구간에서 워드라인 WL의 전압이 네가티브 전압에서 다시 로우 상태로 상승하여도 전류는 충분히 흐를 수 있게 된다.
또한, t3구간에서 컬럼 선택신호 CS가 하이로 천이하면 컬럼선택 스위칭부(62)의 NMOS트랜지스터 N6,N7가 턴온되어 데이타 버스(70)를 통해 입력된 데이타 D,/D가 비트라인 BL에 인가된다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 디램에서 SOI(Silicon On Insulator) 웨이퍼를 이용하여 비교적 간단한 공정으로 나노 튜브 스위치를 구현함으로써 셀 사이즈를 줄일 수 있도록 한다.
둘째, 캐패시터 소자와 별도의 게이트 제어 신호가 필요없는 PNPN 나노 튜브 스위치를 이용하여 크로스 포인트 셀을 구현함으로써 메모리의 전체적인 사이즈를 줄일 수 있도록 한다.
셋째, 상술된 캐패시터 소자와 PNPN 나노 튜브 스위치를 이용한 셀 어레이에서 리드/라이트 동작을 효율적으로 구동하여 메모리 셀의 동작 특성을 개선할 수 있도록 한다.

Claims (17)

  1. 일단자가 워드라인과 연결된 캐패시터 소자; 및
    연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하되, 상기 두개 이상의 PNPN 다이오드 소자는 두개의 그룹으로 구분되어 각각의 그룹이 상기 캐패시터 소자의 타단자와 비트라인 사이에 병렬 연결되어 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 PNPN 나노 튜브 스위치를 구비하고,
    상기 PNPN 나노 튜브 스위치는 상기 워드라인에 제 1전압이 인가될 경우 스위칭 동작을 수행하여 상기 캐패시터 소자에 저장된 데이타를 리드하고, 상기 비트라인에 상기 제 1전압보다 큰 제 2전압이 인가될 경우 스위칭 동작을 수행하여 상기 캐패시터 소자에 데이타를 라이트하는 것을 특징으로 하는 나노 튜브 셀.
  2. 제 1항에 있어서, 상기 PNPN 나노 튜브 스위치는
    상기 캐패시터 소자의 버텀 전극과 상기 비트라인 사이에 순방향으로 연결된 제 1PNPN 다이오드 스위치; 및
    상기 캐패시터 소자의 버텀전극과 상기 비트라인 사이에 역방향으로 연결된 제 2PNPN 다이오드 스위치를 구비함을 특징으로 하는 나노 튜브 셀.
  3. 제 2항에 있어서, 상기 제 1PNPN 다이오드 스위치의 제 1 P형 영역은 상기 버텀 전극과 연결되고, 제 1 N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 나노 튜브 셀.
  4. 제 2항에 있어서, 상기 제 2PNPN 다이오드 스위치의 제 2 N형 영역은 상기 버텀 전극과 연결되고, 제 2 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 나노 튜브 셀.
  5. 제 2항에 있어서, 상기 PNPN 나노 튜브 스위치는
    상기 워드라인의 전압 레벨이 하이이고 상기 비트라인의 전압 레벨이 로우일 경우 상기 제 1PNPN 다이오드 스위치가 턴온되어 상기 캐패시터 소자에 저장된 하이 데이타를 상기 비트라인에 출력하며,
    상기 워드라인의 전압 레벨이 네가티브 트리거 전압이고 상기 비트라인의 전압 레벨이 하이일 경우 상기 제 2PNPN 다이오드 스위치가 턴온되어 상기 비트라인으로부터 인가되는 데이타를 상기 캐패시터에 소자에 출력하도록 동작하는 것을 특징으로 하는 나노 튜브 셀.
  6. 제 1항에 있어서, 상기 PNPN 나노 튜브 스위치는 상하, 좌우로 나노미터 스케일의 지름을 갖는 상기 두개 이상의 PNPN 다이오드 소자가 튜브의 형태로 연속적으로 직렬 연결됨을 특징으로 하는 나노 튜브 셀.
  7. 기판의 상부에 형성된 절연층과, 상기 절연층의 상부에 실리콘층으로 이루어지며 연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하는 PNPN 나노 튜브 스위치;
    탑 전극, 절연막 및 버텀 전극을 구비하여 워드라인 또는 비트라인으로부터 인가되는 전류의 크기에 따라 이에 대응하는 데이타를 리드/라이트 하는 캐패시터 소자;
    상기 PNPN 나노 튜브 스위치의 양단 노드에 비트라인 콘택노드를 통해 연결된 비트라인;
    상기 두개 이상의 PNPN 다이오드 소자가 연결되는 공통 노드와 상기 버텀전극 사이를 연결하는 콘택노드; 및
    상기 탑 전극의 상부에 형성되는 워드라인을 구비함을 특징으로 하는 나노 튜브 셀.
  8. 제 7항에 있어서, 상기 실리콘층은 성장 실리콘, 폴리 실리콘 중 적어도 어느 하나로 이루어지며, 복수개의 PNPN 다이오드 스위치가 연속하여 직렬 연결된 다이오드 체인을 형성함을 특징으로 하는 나노 튜브 셀.
  9. 로오와 컬럼 방향으로 복수개 배열된 단위 나노 튜브 셀을 포함하는 복수개의 나노 튜브 셀 어레이;
    상기 복수개의 나노 튜브 셀 어레이의 워드라인을 선택적으로 구동하는 복수 개의 워드라인 구동부; 및
    상기 복수개의 나노 튜브 셀 어레이로부터 인가되는 데이타를 센싱하여 증폭하는 복수개의 센스앰프를 구비하고,
    상기 단위 나노 튜브 셀은
    일단자가 워드라인과 연결된 캐패시터 소자; 및
    연속적으로 직렬 연결된 적어도 두개 이상의 PNPN 다이오드 소자를 구비하되, 상기 두개 이상의 PNPN 다이오드 소자는 두개의 그룹으로 구분되어 각각의 그룹이 상기 캐패시터 소자의 타단자와 비트라인 사이에 병렬 연결되어 상기 워드라인과 상기 비트라인에 인가되는 전압의 크기에 따라 선택적으로 스위칭되는 PNPN 나노 튜브 스위치를 구비함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  10. 제 9항에 있어서,
    상기 복수개의 센스앰프에 의해 공유되는 데이타 버스;
    상기 데이타 버스로부터 인가되는 데이타를 증폭하는 메인 앰프;
    상기 메인 앰프로부터 인가되는 증폭 데이타를 버퍼링하는 데이타 버퍼; 및
    상기 데이타 버퍼로부터 인가되는 출력 데이타를 외부로 출력하거나, 외부로부터 인가되는 입력 데이타를 상기 데이타 버퍼에 인가하는 입/출력 포트를 더 구비함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  11. 제 9항 또는 제 10항에 있어서, 상기 복수개의 나노 튜브 셀 어레이 각각은,
    로오 및 컬럼 방향으로 각각 배열된 복수개의 워드라인과 복수개의 비트라인 사이의 교차 영역에 위치하는 복수개의 단위 나노 튜브 셀; 및
    상기 복수개의 비트라인에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  12. 제 9항 또는 제 10항에 있어서, 상기 복수개의 센스앰프는 복수개의 비트라인에 각각 일대일 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 기준전압과 상기 비트라인의 전압을 비교 및 증폭함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  13. 제 9항 또는 제 10항에 있어서, 상기 복수개의 나노 튜브 셀 어레이 각각은,
    로오 및 컬럼 방향으로 각각 배열된 복수개의 워드라인과, 비트라인, 비트라인바로 이루어진 복수개의 비트라인쌍 사이의 교차 영역에 위치하는 복수개의 단위 나노 튜브 셀; 및
    상기 비트라인, 비트라인바에 각각 일대일 대응하여 연결된 복수개의 비트라인 풀다운 소자를 구비함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  14. 제 9항 또는 제 10항에 있어서, 상기 복수개의 센스앰프 각각은 한쌍의 비트라인과 대응하여 연결되며, 센스앰프 인에이블 신호의 활성화시 상기 한쌍의 비트라인으로부터 인가되는 전압을 증폭함을 특징으로 하는 나노 튜브 셀을 이용한 메 모리 장치.
  15. 제 9항 또는 제 10항에 있어서, 상기 PNPN 나노 튜브 스위치는
    상기 캐패시터 소자의 버텀 전극과 상기 비트라인 사이에 순방향으로 연결된 제 1PNPN 다이오드 스위치; 및
    상기 캐패시터 소자의 버텀전극과 상기 비트라인 사이에 역방향으로 연결된 제 2PNPN 다이오드 스위치를 구비함을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  16. 제 15항에 있어서, 상기 제 1PNPN 다이오드 스위치의 제 1 P형 영역은 상기 버텀 전극과 연결되고, 제 1 N형 영역은 상기 비트라인과 연결됨을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
  17. 제 15항에 있어서, 상기 제 2PNPN 다이오드 스위치의 제 2 N형 영역은 상기 버텀 전극과 연결되고, 제 2 P형 영역은 상기 비트라인과 연결됨을 특징으로 하는 나노 튜브 셀을 이용한 메모리 장치.
KR1020040010040A 2004-02-16 2004-02-16 나노 튜브 셀 및 이를 이용한 메모리 장치 Expired - Fee Related KR100694426B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040010040A KR100694426B1 (ko) 2004-02-16 2004-02-16 나노 튜브 셀 및 이를 이용한 메모리 장치
JP2005038040A JP2005235378A (ja) 2004-02-16 2005-02-15 ナノチューブセル及びこれを利用したメモリ装置
US11/058,218 US7352617B2 (en) 2004-02-16 2005-02-16 Nano tube cell and memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040010040A KR100694426B1 (ko) 2004-02-16 2004-02-16 나노 튜브 셀 및 이를 이용한 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050081689A KR20050081689A (ko) 2005-08-19
KR100694426B1 true KR100694426B1 (ko) 2007-03-12

Family

ID=34836777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040010040A Expired - Fee Related KR100694426B1 (ko) 2004-02-16 2004-02-16 나노 튜브 셀 및 이를 이용한 메모리 장치

Country Status (3)

Country Link
US (1) US7352617B2 (ko)
JP (1) JP2005235378A (ko)
KR (1) KR100694426B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709462B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 다층 나노 튜브 셀을 이용한 메모리 장치
KR100709463B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 나노 튜브 셀을 이용한 메모리 장치
KR100620658B1 (ko) * 2004-05-17 2006-09-14 주식회사 하이닉스반도체 나노 튜브 셀 및 그 나노 튜브 셀과 이중 비트라인 센싱구조를 갖는 셀 어레이 회로
US7283389B2 (en) * 2005-12-09 2007-10-16 Macronix International Co., Ltd. Gated diode nonvolatile memory cell array
WO2008021900A2 (en) * 2006-08-08 2008-02-21 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7786466B2 (en) * 2008-01-11 2010-08-31 International Business Machines Corporation Carbon nanotube based integrated semiconductor circuit
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
JP6161482B2 (ja) * 2013-09-19 2017-07-12 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10461126B2 (en) * 2017-08-16 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Memory circuit and formation method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079368A (ko) * 2004-02-05 2005-08-10 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582435B2 (ja) 1975-08-09 1983-01-17 株式会社日立製作所 キオクカイロ
DE3380004D1 (en) 1982-03-30 1989-07-06 Fujitsu Ltd Semiconductor memory device
GB2179219B (en) 1985-06-07 1989-04-19 Anamartic Ltd Electrical data storage elements
JPH04348068A (ja) * 1991-03-18 1992-12-03 Toshiba Corp 半導体記憶装置
JP3234022B2 (ja) * 1993-02-17 2001-12-04 オリンパス光学工業株式会社 マトリックス型強誘電体メモリ
US6229161B1 (en) 1998-06-05 2001-05-08 Stanford University Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches
US5930162A (en) * 1998-09-30 1999-07-27 Motorola, Inc. Quantum random address memory with polymer mixer and/or memory
US7153602B2 (en) 2000-05-08 2006-12-26 Honda Giken Kogyo Kabushiki Kaisha Fuel cell assembly
TW531928B (en) 2000-09-29 2003-05-11 Sony Corp Fuel cell
WO2002075831A1 (fr) 2001-03-19 2002-09-26 Nec Corporation Électrode de pile à combustible, et pile à combustible pourvue de cette électrode
MXPA03008935A (es) * 2001-03-30 2004-06-30 Univ California Metodos de fabricacion de nanoestructuras y nanocables y dispositivos fabricados a partir de ellos.
JP2003173673A (ja) * 2001-11-30 2003-06-20 Sanyo Electric Co Ltd 強誘電体メモリ
EP1341184B1 (en) * 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
AU2003225382A1 (en) 2002-04-15 2003-11-03 Lg Chem, Ltd. Electropolymerization method for preparing nano-tube type conducting polymer using porous template, method for preparing electrochromic device, and electrochromic device prepared therefrom
KR100527537B1 (ko) * 2003-12-22 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR100546120B1 (ko) * 2004-01-13 2006-01-24 주식회사 하이닉스반도체 다층 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리장치
KR100527556B1 (ko) * 2004-01-29 2005-11-09 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR100709462B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 다층 나노 튜브 셀을 이용한 메모리 장치
KR100709463B1 (ko) * 2004-02-16 2007-04-18 주식회사 하이닉스반도체 나노 튜브 셀을 이용한 메모리 장치
KR100620658B1 (ko) * 2004-05-17 2006-09-14 주식회사 하이닉스반도체 나노 튜브 셀 및 그 나노 튜브 셀과 이중 비트라인 센싱구조를 갖는 셀 어레이 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050079368A (ko) * 2004-02-05 2005-08-10 주식회사 하이닉스반도체 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치

Also Published As

Publication number Publication date
KR20050081689A (ko) 2005-08-19
US7352617B2 (en) 2008-04-01
US20050180194A1 (en) 2005-08-18
JP2005235378A (ja) 2005-09-02

Similar Documents

Publication Publication Date Title
KR100583115B1 (ko) 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법
US6888770B2 (en) Semiconductor memory device
KR100709463B1 (ko) 나노 튜브 셀을 이용한 메모리 장치
KR100527559B1 (ko) 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR100694426B1 (ko) 나노 튜브 셀 및 이를 이용한 메모리 장치
KR100569550B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100527537B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치
KR100709462B1 (ko) 다층 나노 튜브 셀을 이용한 메모리 장치
KR101010175B1 (ko) 센스앰프 및 그 센스앰프를 이용한 불휘발성 상 변환메모리 장치
US7266006B2 (en) Multiple-layer serial diode cell and nonvolatile memory device using the same
KR100527556B1 (ko) 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치
KR100583114B1 (ko) 하이브리드 스위치 셀 및 이를 이용한 메모리 장치
KR100527550B1 (ko) 다층 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100609527B1 (ko) 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100576486B1 (ko) 상 변화 저항 셀을 이용한 불휘발성 메모리 장치
KR100596885B1 (ko) 직렬 다이오드 셀 및 이를 이용한 불휘발성 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20040216

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20040216

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060629

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070306

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120222

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee