KR100693917B1 - Silicon single crystal - Google Patents
Silicon single crystal Download PDFInfo
- Publication number
- KR100693917B1 KR100693917B1 KR1020040118145A KR20040118145A KR100693917B1 KR 100693917 B1 KR100693917 B1 KR 100693917B1 KR 1020040118145 A KR1020040118145 A KR 1020040118145A KR 20040118145 A KR20040118145 A KR 20040118145A KR 100693917 B1 KR100693917 B1 KR 100693917B1
- Authority
- KR
- South Korea
- Prior art keywords
- single crystal
- defects
- silicon
- silicon single
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/10—Crucibles or containers for supporting the melt
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/14—Heating of the melt or the crystallised materials
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/206—Controlling or regulating the thermal history of growing the ingot
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 실리콘 단결정 및 실리콘 단결정 제조 장치에 관한 것으로, 쵸크랄스키법에 의해 제조된 실리콘 단결정에 있어서, 실리콘 이외의 불순물의 농도를 소정 범위 이하 조절하는 것에 의해 응집된 3차원 결정결함을 억제함으로써, 고유점결함 뿐만 아니라 외래 점결함까지 제어된 것을 특징으로 하는 실리콘 단결정을 제공한다. 또한, 실리콘 단결정 제조 장치에 있어서, 외래점결함을 방지할 수 있을 정도의 고순도의 석영도가니를 사용하고, 표면에 SiC막이 코팅된 핫존을 사용하는 실리콘 단결정 제조 장치를 제공한다. 이와 같이 본 발명은 단결정 실리콘에 주입되는 불순물들이 미치는 결정결함을 파악하고, 불순물의 농도를 제어하여 불순물에 의한 결정결함이 적은 실리콘 단결정를 제공할 수 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon single crystal and a silicon single crystal production apparatus, wherein, in a silicon single crystal manufactured by Czochralski method, by suppressing aggregated three-dimensional crystal defects by controlling the concentration of impurities other than silicon below a predetermined range, The present invention provides a silicon single crystal characterized in that not only intrinsic point defects but also foreign point defects are controlled. Further, in the silicon single crystal manufacturing apparatus, a silicon single crystal manufacturing apparatus using a high temperature quartz crucible capable of preventing foreign defects, and using a hot zone coated with a SiC film on its surface is provided. As described above, the present invention can determine the crystal defects of the impurities injected into the single crystal silicon, and control the concentration of the impurities to provide a silicon single crystal having few crystal defects due to the impurities.
외래 점결함, COP, LDP, 공공 점결함, 고유 점결함, 불순물농도Foreign Defects, COP, LDP, Public Defects, Inherent Defects, Impurity Concentration
Description
도 1은 본 발명의 제 1 실험예에 따라 바륨 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피.1 is an X-ray topography for explaining the point defect behavior according to barium ions according to the first experimental example of the present invention.
도 2는 본 발명의 제 2 실험예에 따라 인 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피.Figure 2 is an X-ray topography for explaining the point defect behavior according to the phosphorus ion in accordance with the second experimental example of the present invention.
도 3은 본 발명의 제 3 실험예에 따라 인과 알루미늄 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피.3 is an X-ray topography for explaining the point defect behavior according to phosphorus and aluminum ions according to the third experimental example of the present invention.
도 4는 본 발명의 제 4 실험예에 따라 질소 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피.4 is an X-ray topography for explaining the point defect behavior according to the nitrogen ion according to the fourth experimental example of the present invention.
도 5는 본 발명의 제 5 실험예에 따라 탄소 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피.5 is an X-ray topography for explaining the point defect behavior according to carbon ions according to the fifth experimental example of the present invention.
도 6은 본 발명에 따른 실리콘 단결정 잉곳 성장 장치의 내부를 도시한 단면도.6 is a cross-sectional view showing the interior of the silicon single crystal ingot growth apparatus according to the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10 : 챔버 20 : 석영 도가니10
25 : 도가니 지지대 30 : 회전축25: crucible support 30: rotating shaft
40 : 히터 45 : 보온통40: heater 45: thermos
50 : 열시트 60 : 열차폐부50: heat sheet 60: heat shield
65 : 관통공65: through hole
본 발명은 실리콘 단결정과 웨이퍼 및 이의 제조 장치에 관한 것으로, 특히 고유점결함과 외래점결함이 제어된 실리콘 단결정 및 웨이퍼에 관한 것이다. BACKGROUND OF THE
최근 반도체 회로의 고집적화에 따라 디자인 룰(Design Rule)이 점점 미세화됨에 따라 게이트 전극부의 절연 산화막은 점점 박막화되고 있다. 이에 따라 얇은 절연 산화막에 있어서도 디바이스 소자 동작시 절연 내압이 높고, 누설전류(Current Leakage)가 작은 실리콘 웨이퍼가 요구된다. 즉, 게이트 산화막(Gate Oxide)의 산화 내압 특성이 우수한 실리콘 웨이퍼 기판에 대한 요구가 점점 높아지고 있다. 그 동안의 연구에 의하면 산화막 내압 특성을 저하시키는 원인은 실리콘 웨이퍼에 존재하는 결정 결함과 밀접한 관계가 있는 것으로 밝혀졌다. 결정결함으로는 3차원 결정결함, COP, LDP, 산소석출 등이 있다. In recent years, as the design rule is gradually miniaturized with high integration of semiconductor circuits, the insulating oxide film of the gate electrode portion is becoming thinner. Accordingly, even in a thin insulating oxide film, a silicon wafer having a high insulation breakdown voltage and a small leakage current during a device element operation is required. In other words, there is an increasing demand for a silicon wafer substrate having excellent oxidation resistance characteristics of a gate oxide film. In recent years, it has been found that the cause of lowering the oxide dielectric breakdown voltage is closely related to the crystal defects present in the silicon wafer. Crystal defects include three-dimensional crystal defects, COP, LDP, and oxygen precipitation.
COP(Crystal Originated Particle)란 표면결정결함을 지칭하는 것으로, 결정성장 시 생성되는 결정 결함의 하나로, 공공 점결함(vacancy point defect)이 결정 의 냉각과정에서 응집되어 생성되는 정팔면체 구조의 보이드(Void) 결함의 한 형태로서 단결정으로부터 웨이퍼 슬라이스됨으로써 표면에 드러난 결함이다. 즉, 공공의 점결함이 응집된 3차원 보이드(Void)의 웨이퍼 표면에 드러난 결함이다. Crystal Originated Particle (COP) refers to surface crystal defects, and is one of crystal defects generated during crystal growth. Void defects of an octahedral structure in which vacancy point defects are aggregated during cooling of crystals are formed. One form of defects is defects revealed on the surface by sliced wafers from single crystals. That is, defects in the voids are defects that are exposed on the wafer surface of the aggregated three-dimensional voids.
또한, LDP(Large Dislocation Pi)란 결정성장 시 생성되는 결정 결함의 하나로, 자기 고유점결함(Self-Interstitial point defect)이 응집하여 생성되는 전위 루프(Dislocation-loop)이다. 즉, 침입형 점결함이 응집된 로프형태의 전위(Dislocation) 결함이다.In addition, the large dislocation pi (LDP) is one of crystal defects generated during crystal growth, and is a dislocation-loop formed by aggregation of self-interstitial point defects. In other words, the intrusion type defect is a dislocation defect in the form of an aggregated rope.
그리고, 산소석출물이란 결정성장시 실리콘 단결정에 혼입되는 격자간 산소가 웨이퍼 또는 단결정의 추가 열처리를 통하여 핵생성 및 성장 기구로써 벌크 미소결함(Bulk Micro Defect) 형태로 나타나는 3차원 결함이다.Oxygen precipitates are three-dimensional defects in which interstitial oxygen mixed into silicon single crystals during crystal growth appears as bulk microdefects as nucleation and growth mechanisms through further heat treatment of wafers or single crystals.
상술한 바와 같이 실리콘 단결정의 3차원 결정결함, COP, LDP, 산소석출 등의 결정결함 제어를 위해서는 결정 내에 존재하는 점결함의 농도를 조절하는 것이 매우 중요하다. As described above, in order to control crystal defects such as three-dimensional crystal defects, COP, LDP, and oxygen precipitation of silicon single crystals, it is very important to control the concentration of point defects present in the crystals.
이에, 종래에는 최종적으로 실리콘 웨이퍼상에 결함으로 나타나는 COP, LDP등의 결정결함을 제어하기 위하여 그 원천이 되는 고유점결함(Intrinsic Point Defect)의 고온 거동을 제어하는 방법(Vorokov 이론)이 연구되었다. 즉, 고유점결함은 결정 성장조건(V/G)에 따라 변화된다. 여기서, V는 성장 속도를 지칭하고, G는 결정 축방향 온도 경사를 지칭하는 것으로, 실리콘 결정의 성장 속도와 온도에 의해 고유점결함들을 제어할 수 있다. Therefore, in order to control crystal defects such as COP and LDP, which appear as defects on silicon wafers, a method of controlling high temperature behavior of intrinsic point defects (Vorokov theory) has been studied. That is, the intrinsic point defects change depending on the crystal growth conditions (V / G). Here, V denotes a growth rate, and G denotes a crystal axial temperature gradient, and the intrinsic defects can be controlled by the growth rate and temperature of the silicon crystal.
하지만, 본 발명자의 연구를 통해 결정의 냉각 중에 핵 형성 및 성장 메커니 즘에 의해 고유점결함만이 응집 현상이 발생에 기여하는 것이 아니라 불순물의 혼입으로 인한 외래점결함(Extrinsic point defect)의 존재 또한 결정결함의 생성 거동에 영향을 미치는 것이 발견되었다. 따라서 이러한 외래점결함을 발생시키는 실리콘 이외의 불순물 농도를 제어하지 않으면 목적하는 결정결함을 충분히 제어할 수 없다. 즉, 실리콘 결정 성장중에 첨가되는 소정의 불순물 원자들에 의한 외래점결함으로 인한 결정결함을 무시할 수 없게 되었다. 외래점결함에 대해서는 [Thermodynamics of Materials Vol.2](David V.Ragone, MIT Series, John Wiley & Sons Inc, PP68-75)에 자세히 나타나 있다.However, through the research of the present inventors, not only the intrinsic defects due to nucleation and growth mechanisms during the cooling of crystals contribute to the occurrence of aggregation, but also the presence of extrinsic point defects due to the incorporation of impurities. It has been found to affect the generation behavior of defects. Therefore, it is not possible to sufficiently control the desired crystal defects without controlling the concentration of impurities other than silicon which causes such foreign defects. That is, it is impossible to ignore the crystal defects caused by the extraneous defects caused by certain impurity atoms added during silicon crystal growth. Outpatient defects are detailed in Thermodynamics of Materials Vol. 2 (David V. Ragone, MIT Series, John Wiley & Sons Inc, PP68-75).
종래에는 불순물원자를 특정의 목적을 위하여 임의로 첨가하거나 제어하였다. 이러한 불순물 원자로는 질소(N), 탄소(C), 바륨(Barium; Ba)과, 저항제어용 도판트인 3족 및 4족 원소들이 첨가되었다. Conventionally, impurity atoms are arbitrarily added or controlled for specific purposes. As such impurity atoms, nitrogen (N), carbon (C), barium (Ba), and group 3 and 4 elements, which are dopants for resistance control, were added.
이러한 불순물들은 그 자체의 특성으로 인하여 어느 특정 농도 이상에서는 외래점결함이 유기됨으로써 원하지 않는 결정결함이 부가적으로 발생하게 되는 문제점이 있었다. These impurities have a problem that unwanted crystal defects are additionally generated due to the intrinsic extraneous defect defects at certain concentrations due to their own characteristics.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 실리콘 이외의 여러 가지 불순물 원자들의 첨가 테스트를 통하여 결정결함에 미치는 영향을 분석함으로써 외래점결함에 기인하는 결정결함이 배제된 실리콘 단결정 및 이의 제조 장치를 제공함을 그 목적으로 한다.
Accordingly, the present invention provides a silicon single crystal and its manufacturing apparatus which eliminate the crystal defects due to foreign defects by analyzing the effect of crystal defects through the addition test of various impurity atoms other than silicon in order to solve the above problems. For that purpose.
본 발명에 따른 쵸크랄스키법에 의해 제조된 실리콘 단결정에 있어서, 실리콘 이외의 불순물의 농도를 소정 범위 이하 조절하는 것에 의해 응집된 3차원 결정결함이 억제되고, 고유점결함 뿐만 아니라 외래 점결함까지 제어된 것을 특징으로 하는 실리콘 단결정을 제공한다. In the silicon single crystal produced by the Czochralski method according to the present invention, aggregated three-dimensional crystal defects are suppressed by controlling the concentration of impurities other than silicon below a predetermined range, and not only intrinsic defects but also foreign defects are controlled. A silicon single crystal is provided.
여기서, 상기 불순물로 베이컨시와 반응하여 존재하거나, 외래 베이컨시가 생성되는 것을 억제하는 원소를 사용하는 것이 바람직하다. 또한, 상기 불순물로 셀프-인터스티셜과 반응하여 존재하거나, 외래 셀프-인터스티셜이 생성되는 것을 억제하는 원소를 사용하는 것이 바람직하다. Here, it is preferable to use an element which reacts with bacon as an impurity or suppresses the generation of foreign bacon. In addition, it is preferable to use an element which reacts with the self-interstial as the impurity or which suppresses the generation of the foreign self-interstial.
이때, 상기 불순물로 바륨을 사용하고, 이때의 농도가 108/㎤ 이하인 것이 효과적이다. 그리고, 인이 도핑된 N타입 실리콘에 상기 불순물로 알루미늄을 사용하고, 이때의 상기의 알루미늄이 1013/㎤ 이하 농도로 주입된 것이 효과적이다. 또한, 상기 불순물로 질소를 사용하고, 이때의 농도가 1012/㎤ 이하인 것이 효과적이다. 또한, 상기 불순물로 탄소를 사용하고, 이때의 농도가 1014/㎤ 이하인 것이 효과적이다. At this time, it is effective that barium is used as the impurity, and the concentration at this time is 10 8 / cm 3 or less. In addition, it is effective to use aluminum as the impurity in phosphorus-doped N-type silicon, and the aluminum is injected at a concentration of 10 13 / cm 3 or less. Further, it is effective that nitrogen is used as the impurity, and the concentration at this time is 10 12 / cm 3 or less. It is also effective that carbon is used as the impurity, and the concentration at this time is 10 14 / cm 3 or less.
또한, 본 발명에 따른 실리콘 웨이퍼에 있어서, 청구항 1 내지 청구항 3 중 어느 한 항에 따른 실리콘 단결정을 가공하여 형성된 실리콘 웨이퍼를 제공한다. Furthermore, in the silicon wafer which concerns on this invention, the silicon wafer formed by processing the silicon single crystal of any one of Claims 1-3 is provided.
또한, 본 발명에 따른 실리콘 단결정 제조 장치에 있어서, 외래점결함을 방지할 수 있을 정도의 고순도의 석영도가니를 사용하고, 표면에 SiC막이 코팅된 핫존을 사용하는 실리콘 단결정 제조 장치를 제공한다. In addition, in the silicon single crystal manufacturing apparatus according to the present invention, a silicon single crystal manufacturing apparatus using a high-purity quartz crucible capable of preventing foreign defects, and using a hot zone coated with a SiC film on the surface.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.
본 발명에서는 실리콘 결정에 첨가되는 불순물 원소별 실험을 통해 불순물이 점결함 거동에 미치는 영향을 파악하였다. 또한, 각 불순물 원소가 점결함 거동에 미치는 영향을 정확히 파악하기 위하여 성장정지 실험을 하였다. In the present invention, the effect of the impurity on the caking defect through the experiment for each impurity element added to the silicon crystal was identified. In addition, growth stop experiments were conducted to accurately determine the effect of each impurity element on the caking defect behavior.
기준이 되는 비교대상으로는 붕소(boron; B)가 도핑된 실리콘 단결정으로 하였으며, 이때, 첨가된 붕소농도는 2 내지 4×1015/㎤이다. 첨가되는 불순물의 농도는 명확한 효과파악을 위하여 각 원소에 따른 고용도를 고려하여 109 내지 1017/㎤으로 하였다. 직경이 6인치(150mm)인 실리콘 단결정을 사용하였다. As a comparison target, a boron (B) -doped silicon single crystal was used, and the added boron concentration was 2 to 4 × 10 15 / cm 3. The concentration of the impurity added was 10 9 to 10 17 / cm 3 in consideration of the solubility of each element in order to clearly identify the effect. A silicon single crystal 6 inches (150 mm) in diameter was used.
또한, 성장정지 실험은 단결정 잉곳을 0.9mm/min으로 인상 성장 중 50 내지 70cm 위치에서 50 내지 70분간 결정 인상을 멈추고 유지하다가 다시 0.9mm/min으로 인상을 시작하였다. 성장완료 후에는 단결정 잉곳을 수직으로 잘라서 산소석출 열처리를 실시하였다. 산소석출 열처리는 약 700 내지 900도의 온도에서 약 3 내지 5시간 실시한 후, 다시 900 내지 1100도의 온도에서 14 내지 18시간동안 실시하였다. 이러한 산소석출 거동은 베이컨시와 인터스티셜의 농도에 상당히 영향을 받기 때문에 간접적으로 점결함의 농도 분포 등을 파악할 수 있다. 이와 같이 열처리된 웨이퍼를 엑스선 토포그래피(X-ray Topography)를 이용하여 산소석출 분포를 확인함으로써 첨가된 불순물이 점결함 거동에 미치는 영향을 파악하였다. In addition, in the growth stop experiment, the single crystal ingot was pulled to 0.9 mm / min. The growth was stopped and maintained for 50 to 70 minutes at the 50 to 70 cm position during the growth, and then the pulling started again to 0.9 mm / min. After completion of growth, the single crystal ingot was vertically cut and subjected to oxygen precipitation heat treatment. Oxygen precipitation heat treatment was performed for about 3 to 5 hours at a temperature of about 700 to 900 degrees, and then for 14 to 18 hours at a temperature of 900 to 1100 degrees. Since the oxygen precipitation behavior is significantly influenced by the concentration of bacon and interstitial, it is possible to indirectly grasp the concentration distribution of point defects. The heat-treated wafers were examined by X-ray topography to determine the distribution of oxygen precipitation.
도 1은 본 발명의 제 1 실험예에 따라 바륨 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피이다.1 is X-ray topography for explaining the point defect behavior according to barium ions according to the first experimental example of the present invention.
도 1a는 기준 실리콘 단결정의 엑스선 토포그래피이고, 도 1b는 Ba가 1.3 내지 2.5×109/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이다. FIG. 1A is an X-ray topography of a reference silicon single crystal, and FIG. 1B is an X-ray topography of a silicon single crystal with Ba added at a concentration of 1.3 to 2.5 × 10 9 / cm 3.
Ba는 실리콘 단결정화율 향상을 위해 BaCO3형태로 도가니 벽에 코팅하거나 실리콘 용액에 첨가한다. 첨가된 Ba는 석영도가니 벽의 실투화(Devitrification)을 촉진시켜 도가니 벽면으로부터 다결정화 인자가 떨어져 나오는 것을 방지할 수 있다. 본 실험예에서는 소정 농도로 Ba가 주입된 실리콘 단결정의 점결함을 측정하였다. Ba is coated on the crucible wall in the form of BaCO 3 or added to the silicon solution to improve the silicon single crystallization rate. The added Ba can promote the devitrification of the quartz crucible wall to prevent the polycrystallization factor from falling out of the crucible wall. In this experimental example, the point defect of the silicon single crystal in which Ba was injected at a predetermined concentration was measured.
Ba는 실리콘에 비해 일반적으로 상당히 큰 공유반경을 가짐으로써 실리콘 내 고용도가 낮기 때문에 결정으로 혼입되는 양이 무시될 수 있는 것으로 생각되어져 왔다. 하지만, 본 실험결과 불순물 측정 장비의 검출한계 보다 적은 량의 첨가 농 도에도 불구하고 실리콘 내 점결함 거동에 상당한 영향을 미치는 것으로 파악되었다.Ba has generally been thought to have a significantly larger co-radius compared to silicon, so that the amount incorporated into the crystal can be neglected because of its low solubility in silicon. However, the results of this experiment show that the addition of concentrations below the detection limit of the impurity measurement equipment has a significant effect on the point defect behavior in silicon.
도 1에서 보는 바와 같이 Ba를 특정 농도 이상으로 첨가 하게 되면 외래 점결함이 유기되어 원치않는 결정결함이 발생하게 된다. 즉, Ba 불순물의 혼입으로 인하여 공공 점결함의 농도가 증가되었다(도 1b). 이는 비록 소량의 Ba라도 공유 반경(1.38Å)이 실리콘의 공유반경(1.17Å)보다 큼(1.18배)으로 인해 실리콘 결정격자 내에 공공의 점결함이 생성되기 유리한 환경을 제공함을 알 수 있다. 또한, Ba는 단결정 잉곳 내 Ba 원자 단독으로 실리콘 격자간 자리에 존재하기 보다는 BaO형태로 존재하는 분률이 높아서 실리콘 결정격자 내에서 큰 응력을 유발하므로 이러한 응력을 완화시켜 주기 위하여 결정성장 계면에서 실리콘 결정에 혼입되는 초기 외래 공공 점결함(Extrinsic Vacancy) 농도가 증가되기 때문이다. As shown in FIG. 1, when Ba is added at a specific concentration or higher, foreign point defects are induced and unwanted crystal defects are generated. In other words, due to the incorporation of Ba impurities, the concentration of the empty point defects increased (FIG. 1B). It can be seen that even a small amount of Ba provides a favorable environment in which void defects are generated in the silicon crystal lattice due to the shared radius (1.38 Å) is larger than the silicon's shared radius (1.17 Å) (1.18 times). In addition, since Ba has a higher fraction of BaO in the single crystal ingot than Ba silicon alone, it causes a large stress in the silicon crystal lattice, so that the silicon crystal at the grain growth interface is relaxed. This is due to an increase in the initial extrinsic Vacancy concentration incorporated in.
따라서, 실리콘 단결정 웨이퍼에 첨가되는 Ba의 양을 적절히 조절하여야 한다. 이에 Ba의 농도를 1.3×109/㎤ 이하로 제어하여야 하고, Ba의 농도를 108/㎤로 조절함으로 인해 이러한 결정결함이 어느 정도 줄어들었다. 결국, 결정결함이 적은 실리콘 단결정을 생산하기 위해서는 실리콘 결정에 혼입되는 Ba의 농도를 108/㎤이하로 제어하는 것이 바람직하며, 107/㎤ 이하가 더욱 바람직하다. Therefore, the amount of Ba added to the silicon single crystal wafer must be properly adjusted. Therefore, the concentration of Ba should be controlled to 1.3 × 10 9 / cm 3 or less, and this crystal defect was reduced to some extent by controlling the concentration of Ba to 10 8 / cm 3. As a result, in order to produce a silicon single crystal with few crystal defects, it is preferable to control the concentration of Ba mixed in the silicon crystal to 10 8 / cm 3 or less, more preferably 10 7 / cm 3 or less.
도 2는 본 발명의 제 2 실험예에 따라 인 이온 첨가에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피이다.2 is an X-ray topography for explaining the behavior of point defects due to phosphorus ion addition according to a second experimental example of the present invention.
도 2a는 기준 실리콘 단결정의 엑스선 토포그래피이고, 도 2b는 P가 0.5× 1015/㎤ 내지 1.0×1015/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이다. FIG. 2A is an X-ray topography of a reference silicon single crystal, and FIG. 2B is an X-ray topography of a silicon single crystal with P added at a concentration of 0.5 × 10 15 / cm 3 to 1.0 × 10 15 / cm 3.
P는 실리콘 단결정 웨이퍼에 첨가하여 웨이퍼의 저항을 제어하게 된다. 즉, P를 첨가하게 되면 자유전자(Free electron)가 주요 캐리어(Majority carrier)가 되는 N형 반도체가 된다. 본 실험에에서는 이러한 P의 주입양에 따른 점결함 거동을 실험하였다. P is added to the silicon single crystal wafer to control the wafer's resistance. In other words, when P is added, free electrons become N-type semiconductors, which become major carriers. In this experiment, we investigated the point defect behavior according to the amount of P injected.
도 2에서와 같이 P는 실리콘에 비해 공유 반경 크기(1.10Å) 0.94배 정도로 작지만, P 원자가 치환형 자리에 위치함으로 인해 초기 결정성장 계면 근방의 고온에서는 P 불순물의 존재에 의한 응력 발생 효과가 상대적으로 작기 때문에 고온 영역에서의 외래점결함에 미치는 효과가 무시할 수 있을 정도로 작은 것을 알 수 있다. 하지만 P는 실리콘 격자 구조에서 자유전자를 제공함으로써 페르미 에너지 레벨(Fermi-Energy Level)이 높아지게 된다. 따라서 이러한 페르미 에너지의 변화는 실리콘 단결정과 비교하여 상대적으로 높은 농도의 베이컨시 점결함이 혼입될 수 있다(도 2b). 붕소(B)가 첨가되는 경우에는 홀(hole)을 제공함으로써 페르미 에너지 레벨의 변화가 P를 첨가하는 경우와 반대로 자기 고유 점결함이 높은 농도로 혼입될 수 있는 환경을 조성하는 것으로 이해될 수 있다. As shown in FIG. 2, P is 0.94 times smaller than the silicon (1.10Å) of the shared radius size, but the stress generation effect due to the presence of P impurities is relatively high at a high temperature near the initial crystal growth interface due to the position of P atoms in the substitutional sites. Since it is small, it can be seen that the effect on foreign adjunct in the high temperature region is negligibly small. However, P increases the Fermi-Energy Level by providing free electrons in the silicon lattice structure. Therefore, such a change in Fermi energy can be incorporated into a relatively high concentration of bacon defects compared to the silicon single crystal (Fig. 2b). When boron (B) is added, it can be understood that by providing a hole, a change in Fermi energy level creates an environment in which magnetic intrinsic point defects can be incorporated at a high concentration as opposed to when P is added.
도 3은 본 발명의 제 3 실험예에 따라 인과 알루미늄 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피이다.3 is X-ray topography for explaining the point defect behavior according to the phosphorus and aluminum ions according to the third experimental example of the present invention.
도 3a는 기준 실리콘 단결정의 엑스선 토포그래피이고, 도 3b는 P가 0.5×1015/㎤ 내지 1.0×1015/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이고, 도 3c는 도 3b의 실리콘 단결정에 Al이 1.0×1015/㎤ 내지 2.0×1015/㎤ 농도 첨가된 실리콘 단결정의 엑스선 토포그래피이다. 3A is an X-ray topography of a reference silicon single crystal, FIG. 3B is an X-ray topography of a silicon single crystal with P added at a concentration of 0.5 × 10 15 / cm 3 to 1.0 × 10 15 / cm 3, and FIG. 3C is a silicon single crystal of FIG. 3B. X-ray topography of a silicon single crystal to which Al is added in a concentration of 1.0 × 10 15 / cm 3 to 2.0 × 10 15 / cm 3.
도 3에서 보는 바와 같이 P가 첨가된 실리콘 단결정에 Al을 첨가함으로 인해 점결함 거동이 상쇄됨을 알 수 있다. 즉, P 첨가로 인한 베이컨시의 확대가 Al의 첨가로 상쇄되었다. 이는 Al이 P와 마찬가지로 실리콘 결정격자 구조에서 실리콘 원자의 치환형 자리에 존재함으로 인해 격자간 응력 발생 효과는 매우 작지만 자유전자를 공급하는 P 불순물의 혼입 효과와 홀을 공급하는 Al 불순물의 페르미 에너지 레벨에 미치는 효과가 서로 상쇄되어 외래점결함의 생성이 억제된다. 따라서, 외래점결함을 감소시키기 위해 P가 주입된 N타입 실리콘의 경우, Al을 주입하는 것이 효과적이다. 즉, Al의 농도를 1.0×1015/㎤ 내지 2×1015/㎤이하로 주입하는 것이 효과적이다. 또한, P가 주입되었을 경우, Al의 농도를 1013/㎤ 이하로 제어함이 바람직하며, 1012/㎤ 이하가 더욱 바람직하다.As shown in FIG. 3, it can be seen that the point defect behavior is canceled by adding Al to the silicon-doped P-added silicon single crystal. In other words, the expansion of bacon due to the addition of P was offset by the addition of Al. As Al is present in the silicon crystal lattice structure as a substitutional site of silicon atoms, the effect of lattice stress generation is very small, but the mixing effect of P impurity that supplies free electrons and the Fermi energy level of Al impurity that supplies holes The effects on each other cancel each other out so that the generation of foreign defects is suppressed. Therefore, in the case of N type silicon implanted with P to reduce foreign defects, it is effective to inject Al. That is, it is effective to inject the concentration of Al to 1.0 × 10 15 / cm 3 to 2 × 10 15 / cm 3 or less. In addition, when P is injected, the concentration of Al is preferably controlled to 10 13 / cm 3 or less, more preferably 10 12 / cm 3 or less.
도 4는 본 발명의 제 4 실험예에 따라 질소 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피이다.4 is an X-ray topography for explaining the point defect behavior according to the nitrogen ion according to the fourth experimental example of the present invention.
도 4a는 기준 실리콘 단결정의 엑스선 토포그래피이고, 도 4b는 N이 2.0×1013/㎤ 내지 4.0×1013/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이고, 도 4c는 N이 1.0×1014/㎤ 내지 2.0×1014/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이고, 도 4d는 N이 2.0×1014/㎤ 내지 4.0×1014/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이고, 도 4e는 N이 0.5×1014/㎤ 내지 1.0×1014/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피이다. 4A is an X-ray topography of a reference silicon single crystal, FIG. 4B is an X-ray topography of a silicon single crystal with N added at a concentration of 2.0 × 10 13 / cm 3 to 4.0 × 10 13 / cm 3, and FIG. 4C is 1.0 × 10 with N 14 / ㎤ to 2.0 × 10 14 / of the silicon single crystal was added to ㎤ density and X-ray topography, Figure 4d is N is 2.0 × 10 14 / ㎤ to 4.0 × 10 14 / ㎤ concentration of the silicon single crystal X-ray topography of the added 4E is an X-ray topography of a silicon single crystal in which N is added at a concentration of 0.5 × 10 14 / cm 3 to 1.0 × 10 14 / cm 3.
도 4에서보이는 바와 같이 질소 첨가량이 증가함에 따라 인터스티셜 영역이 계속 축소되는 것을 확인할 수 있다. 이는 질소가 결정 내에서 실리콘 격자 구조 내에서 격자간 자리에 존재하거나 베이컨시와 상호작용으로 N2V 등의 형태로 존재함으로써 외래 공공 점결함의 농도를 증가시키기 때문이다. 또한 질소는 공공 점결함과 결합됨으로 인해 공공 점결함의 확산속도를 감소시킴으로 결과적으로 보이드의 핵 형성 및 성장을 억제함으로 인해 잔류 베이컨시의 농도가 증가되고 결과적으로 잔류 베이컨시 농도에 촉진되는 조대한 산소석출핵의 형성이 촉진된다. 따라서 증대된 산소석출 및 OiSF는 디바이스 활성영역에서는 커다란 결함으로 작용함으로 인해 디바이스의 수율 및 성능 향상을 위해서는 반드시 제어되어야 한다. As shown in FIG. 4, it can be seen that the interstitial region continues to shrink as the amount of nitrogen added increases. This is because nitrogen is present in the lattice sites in the silicon lattice structure in the crystal or in the form of N 2 V or the like by interacting with vacancy, thereby increasing the concentration of foreign voids. Nitrogen also reduces the diffusion rate of public defects by combining with them, resulting in increased concentrations of residual vacancy due to inhibition of nucleation and growth of voids and consequently coarse oxygen precipitation that promotes residual vacancy concentrations. The formation of nuclei is promoted. Thus, increased oxygen precipitation and OiSF act as large defects in the device active area and must be controlled to improve device yield and performance.
따라서 N의 농도를 2×1013/㎤ 내지 4×1013/㎤ 이하로 하여야 하고, 1012 /㎤ 이하로 제어하였을 때, 결정결함이 어느 정도 줄어들었다. 이에, N의 농도를 1012/㎤이하로 제어하는 것이 바람직하다. N의 농도를 1011/㎤ 이하로 제어하는 것이 더욱 바람직하다Therefore, the concentration of N should be 2 × 10 13 / cm 3 to 4 × 10 13 / cm 3 or less, and when controlled to 10 12 / cm 3 or less, crystal defects were somewhat reduced. Therefore, it is preferable to control the concentration of N to 10 12 / cm 3 or less. More preferably, the concentration of N is controlled to 10 11 / cm 3 or less.
도 5는 본 발명의 제 5 실험예에 따라 탄소 이온에 따른 점결함 거동을 설명하기 위한 엑스선 토포그래피이다.5 is X-ray topography for explaining the point defect behavior according to the carbon ions according to the fifth experimental example of the present invention.
도 5a는 기준 실리콘 단결정의 엑스선 토포그래피이고, 도 5b는 C가 4.0×1016/㎤ 내지 7.0×1016/㎤ 농도로 첨가된 실리콘 단결정의 엑스선 토포그래피(C)가 첨가됨에 따라 결정결함이 존재한다. 이는 C가 Si와 같은 4족 원소이며 치환형 자리에 위치하기 때문이다. 그러나 C는 Si에 비해 공유 반경 크기가(0.77Å) 0.65배 정도로 매우 작다. 따라서 C의 혼입으로 인해 실리콘 결정 격자 구조 내에서 응력을 발생시킴으로 인해 초기 결정성장 계면 근방의 고온에서는 외래 고유점결함 농도가 증가되는 것으로 판단된다. 결정이 냉각됨에 따라 1200도 온도 이하의 상대적으로 저온 영역에서는 평형 외래 고유점결함의 농도가 증가함으로 인해 LDP 결정결함의 생성이 용이하게 된다. 또한 C 불순물은 900 내지 1100도 온도 구간에서 산소석출물 생성을 촉진함으로써 최종적으로 소자의 기능 저하를 초래할 수 있다. 따라서 C의 농도를 4×1016/㎤ 내지 7×1016/㎤이하로 하여야 한다. 이에 C의 농도를 1014/㎤ 이하로 주입하게 되면 결정결함을 어느 정도 줄일 수 있기 때문에 C의 농도를 1014/㎤ 이하로 제어하는 것이 바람직하다. 더욱이 C의 농도를 1013/㎤ 이하로 제어하는 것이 더욱 바람직하다.5A is an X-ray topography of a reference silicon single crystal, and FIG. 5B is an X-ray topography (C) of a silicon single crystal in which C is added at a concentration of 4.0 × 10 16 / cm 3 to 7.0 × 10 16 / cm 3. exist. This is because C is a group 4 element, such as Si, and is located at the substitution site. However, C has a very small share radius of 0.65 times larger than that of Si. Therefore, due to the incorporation of C, stress is generated in the silicon crystal lattice structure, and thus it is considered that the intrinsic intrinsic defect concentration increases at high temperature near the initial crystal growth interface. As the crystal cools, in the relatively low temperature region below 1200 ° C, the concentration of the equilibrium foreign intrinsic defect increases, thereby facilitating the generation of LDP crystal defects. In addition, the C impurity may promote the generation of oxygen precipitates in the temperature range of 900 to 1100 degrees, which may ultimately lead to deterioration of the device function. Therefore, the concentration of C should be 4 × 10 16 / cm 3 to 7 × 10 16 / cm 3 or less. Therefore, when the concentration of C is injected at 10 14 / cm 3 or less, crystal defects can be reduced to some extent, so it is preferable to control the concentration of C at 10 14 / cm 3 or less. Furthermore, it is more preferable to control the concentration of C to 10 13 / cm 3 or less.
상술한 바와 같이 본 발명에서는 실리콘 단결정에 주입되는 외부 불순물의 농도에 따라 외래 점결함의 농도 분포를 실험하여, 실리콘 단결정에 주입되는 외부 불순물의 농도를 일정 범위 이하로 조절한다. As described above, in the present invention, the concentration distribution of foreign point defects is tested according to the concentration of external impurities injected into the silicon single crystal, and the concentration of the external impurities injected into the silicon single crystal is adjusted to a predetermined range or less.
즉, Ba의 농도를 108/㎤ 이하로 제어하는 것이 바람직하며, 107/㎤ 이하가 더욱 바람직하다. 또한, P가 도핑된 N타입 실리콘의 경우는 Al의 농도를 1013/㎤ 이하로 제어하는 것이 바람직하며, 1012/㎤ 이하가 더욱 바람직하다. 또한, N의 농도를 1012/㎤ 이하로 제어하는 것이 바람직하며, 1011/㎤ 이하로 제어하는 것이 더욱 바람직하다. 그리고, C의 농도는 1014/㎤ 이하로 제어하는 것이 바람직하며, 1013 /㎤ 이하로 제어하는 것이 더욱 바람직하다.That is, it is preferable to control the concentration of Ba to 10 8 / cm 3 or less, more preferably 10 7 / cm 3 or less. In the case of P-doped N-type silicon, it is preferable to control the concentration of Al to 10 13 / cm 3 or less, more preferably 10 12 / cm 3 or less. In addition, it is preferable to control the concentration of N to 10 12 / cm 3 or less, and more preferably to control 10 11 / cm 3 or less. The concentration of C is preferably controlled to 10 14 / cm 3 or less, more preferably 10 13 / cm 3 or less.
상술한 바와 같이 응집된 3차원 결정결함이 없고, 실리콘 단결정의 고유점결함 뿐 아니라 외래 점결함이 제어된 실리콘 단결정 봉을 제조할 수 있게 된다. 뿐만 아니라 고유점결함과 외래 점결함이 제어된 실리콘 웨이퍼도 제조할 수 있다. 이는 결정성장 중에 베이컨시 및 셀프-인터스티셜 등 고유점결함 외에 외래점결함을 유발하는 실리콘 외의 불순물 농도를 충분히 제어함으로 얻을 수 있다. 여기서, 제어되는 불순물은 베이컨시와 반응하여 존재하거나, 그 크기가 실리콘 공유결합반경보다 큼으로 인해 외래 베이컨시가 생성되는 것을 억제할 수 있는 원소를 사용하는 것이 바람직하다. 또는 제어되는 불순물은 셀프-인터스티셜과 반응하여 존재하거나, 그 크기가 실리콘 공유 결합 반경보다 작음으로 인해 외래 셀프-인터스티셜이 생성되는 것을 억제할 수 있는 원소를 사용하는 것이 바람직하다. As described above, it is possible to prepare a silicon single crystal rod having no three-dimensional crystal defects aggregated and controlled as well as inherent defects of silicon single crystals. In addition, silicon wafers with controlled intrinsic and foreign defects can be manufactured. This can be obtained by sufficiently controlling the concentration of impurities other than silicon causing intrinsic point defects in addition to intrinsic point defects such as vacancy and self-interstial during crystal growth. Here, it is preferable to use an element which can control the presence of foreign vacancy due to the presence of a controlled impurity reacts with vacancy or its size is larger than the silicon covalent radius. Alternatively, it is preferable to use an element which is capable of suppressing the generation of foreign self-interstital due to the presence of the controlled impurity in reaction with the self-interst or its size smaller than the silicon covalent bond radius.
이와 같은 불순물의 농도들은 쵸크랄스키법을 통해 실리콘 단결정봉을 성장시킬 경우, 실리콘 단결정 잉곳의 원료물질인 다결정 실리콘과 실리콘 융액을 담게 되는 석영도가니, 그리고 결정성장 시스템을 둘러싸고 있는 여러 그라파이트 핫존( 다결정 실리콘 및 석영도가니를 제외한 영역) 등에서 기인한다. 이에, 원료물질인 다결정 실리콘 및 석영도가니의 순도를 조절하여야 한다. 이때 다결정 실리콘 및 석영도가니의 순도로는 상술한 불순물들의 농도를 상술한 범위 이하로 제어할 수 있는 농도인 것이 바람직하다. 즉, 고 순도의 다결정 실리콘 및 석영도가니가 필요하다. 특히 상기와 같이 외래점결함에 영향을 미치는 원소에 대해서는 유의수준 이하의 농도 제어 관리가 필요하다. 그리고, 시스템을 둘러싸게 되는 그라파이트 핫존은 일반적으로 카본(Carbon; C)재질이기 때문에 다량의 C가 실리콘 융액에 혼입되거나 내부에 존재하는 다른 불순물들이 핫존 표면으로 배출되는 것을 막아야 한다. 이를 위해서 소정 두께의 SiC 코팅하는 것이 바람직하다.These concentrations of impurities can be determined by the Czochralski method for growing silicon single crystal rods, polycrystalline silicon, which is a raw material of silicon single crystal ingots, quartz crucibles containing silicon melts, and various graphite hot zones (polycrystals) surrounding the crystal growth system. And regions except for silicon and quartz crucibles). Therefore, the purity of the polycrystalline silicon and quartz crucible as the raw material should be adjusted. At this time, the purity of the polycrystalline silicon and quartz crucible is preferably a concentration that can control the concentration of the above-mentioned impurities below the above-mentioned range. That is, high purity polycrystalline silicon and quartz crucibles are required. In particular, the concentration control management below the significance level is required for the elements affecting the foreign defects as described above. In addition, since the graphite hot zone surrounding the system is generally a carbon (C) material, a large amount of C should be prevented from being incorporated into the silicon melt or other impurities present in the hot zone surface. For this purpose, it is preferable to coat SiC of a predetermined thickness.
본 발명에서는 쵸크랄스키 법에 따라 실리콘 단결정 잉곳을 성장시키며 하기에서 도시된 바와 같은 실리콘 단결정 잉곳 성장 장치를 이용한다. In the present invention, a silicon single crystal ingot is grown according to the Czochralski method, and a silicon single crystal ingot growth apparatus as shown below is used.
도 6은 본 발명에 따른 실리콘 단결정 잉곳 성장 장치의 내부를 도시한 단면도이다.6 is a cross-sectional view showing the inside of the silicon single crystal ingot growth apparatus according to the present invention.
도 6을 참조하면, 본 발명에 따른 실리콘 단결정 잉곳의 제조장치는 챔버(10)를 포함하며, 챔버(10)의 내부에서 실리콘 단결정 잉곳의 성장이 이루어진다.Referring to FIG. 6, the apparatus for manufacturing a silicon single crystal ingot according to the present invention includes a
챔버(10) 내에는 실리콘 융액(SM)을 담는 석영 도가니(20)가 설치되며, 이 석영 도가니(20)의 외부에는 흑연으로 이루어진 도가니 지지대(25)가 석영 도가니(20)를 에워싸도록 설치된다.The
도가니 지지대(25)는 회전축(30) 상에 고정 설치되고, 이 회전축(30)은 구동 수단(미도시)에 의해 회전되어 석영 도가니(25)를 회전시키면서 상승시켜 고-액 계 면이 동일한 높이를 유지하도록 한다. 도가니 지지대(25)는 소정 간격을 두고 원통형의 히터(40)에 에워싸여지며, 이 히터(40)는 보온통(45)에 의해 에워싸여진다. The
히터(40)는 석영 도가니(20) 내에 적재된 고순도의 다결정실리콘 덩어리를 용융하여 실리콘 융액(SM)으로 만들며, 보온통(45)은 히터(40)에서 발산되는 열이 챔버(10)의 벽 쪽으로 확산되는 것을 방지하여 열 효율을 향상시킨다.The
챔버(10)의 상부에는 케이블을 감아 인상(引上)하는 인상 수단(미도시)이 설치되며, 이 케이블의 하부에 석영 도가니(20) 내의 실리콘 융액(SM)에 접촉되어 인상하면서 단결정 잉곳(IG)을 성장시키는 종결정이 설치된다. 인상 수단은 단결정 잉곳(IG) 성장 시 케이블을 감아 인상하면서 회전 운동하며, 이 때 실리콘 단결정 잉곳(IG)은 도가니(20)의 회전축(30)과 동일한 축을 중심으로 하여 도가니(20)의 회전방향과 반대방향으로 회전시키면서 끌어 올리도록 한다.In the upper part of the
챔버(10)의 상부로는, 성장되는 단결정 잉곳(IG)과 실리콘 융액(SM)에 아르곤(Ar), 네온(Ne) 및 질소(N) 등의 불활성 가스를 공급하고, 사용된 불활성 가스는 챔버(10)의 하부를 통해 배출시킨다.In the upper portion of the
실리콘 단결정 잉곳(IG)과 도가니(20) 사이에는 잉곳(IG)을 에워싸도록 열실드(50)가 설치되어 잉곳으로부터 방사되는 열을 차단하며, 열실드(50)에서 잉곳(IG)과의 최인접부에는 열차폐부(60)를 부착 설치하여 열 흐름을 더욱 차단하여 열을 보존한다.A
상술한 잉곳 성장 장치를 이용하여 실리콘 단결 잉곳을 생성한다. 즉, 석영도가니(그로우어)내에 잉곳 생산을 위한 원부자재를 넣은 다음, 고온에서 녹여 액 체 상태로 만든 후, 이를 단결정 봉으로 성장시킨다. 성장된 단결정봉이 목표로 하는 특성에 적합한지 분석을 한다. 이와 같이 가공된 단결정봉을 웨이퍼 형태로 만들기 위해 일정한 두께로 슬라이싱 한다. 래핑공정을 통해 슬라이싱 공정중 발생된 웨이퍼 표면의 손상을 제거하고, 웨이퍼의 두께와 평탄도를 균일하게 한 다음, 화학용액을 이용하여 웨이퍼 표면에 남은 데미지를 제거한다. 이후, 열처리 공정을 통해 결정 본래의 저항률을 갖도록 할 수 있다. 다음으로 폴리싱공정을 통해 거칠어진 웨이퍼 표면을 고도의 평탄도를 갖도록 연마한다. 상술한 바와 같은 공정을 통해 본 발명에 따른 고유점결함 뿐만 아니라 외래 점결함까지 제어된 실리콘 웨이퍼를 생산할 수 있다. A silicon united ingot is produced using the above-described ingot growth apparatus. That is, the raw material for ingot production is placed in a quartz crucible (grower), and then melted at a high temperature to make a liquid state, and then grown into a single crystal rod. Analyze whether the grown single crystal rods are suitable for the desired characteristics. The single crystal rods thus processed are sliced to a certain thickness to form a wafer. The lapping process removes damage to the wafer surface generated during the slicing process, makes the thickness and flatness of the wafer uniform, and then removes the remaining damage on the wafer surface using a chemical solution. Thereafter, the heat treatment process may have an original resistivity of the crystal. Next, the wafer surface roughened through the polishing process is polished to have a high degree of flatness. Through the process as described above, it is possible to produce a silicon wafer controlled not only inherent defects but also foreign defects according to the present invention.
상술한 바와 같이, 본 발명은 단결정 실리콘에 주입되는 불순물들이 미치는 결정결함을 파악하고, 불순물의 농도를 제어하여 불순물에 의한 결정결함이 적은 실리콘 단결정을 제공할 수 있다.As described above, the present invention can determine the crystal defects of the impurities injected into the single crystal silicon, and control the concentration of the impurities to provide a silicon single crystal with less crystal defects caused by the impurities.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118145A KR100693917B1 (en) | 2004-12-31 | 2004-12-31 | Silicon single crystal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040118145A KR100693917B1 (en) | 2004-12-31 | 2004-12-31 | Silicon single crystal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060078807A KR20060078807A (en) | 2006-07-05 |
KR100693917B1 true KR100693917B1 (en) | 2007-03-12 |
Family
ID=37170644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040118145A Expired - Lifetime KR100693917B1 (en) | 2004-12-31 | 2004-12-31 | Silicon single crystal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100693917B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100977631B1 (en) | 2008-01-17 | 2010-08-23 | 주식회사 실트론 | High resistance silicon single crystal, its manufacturing method and wafer |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101540571B1 (en) * | 2013-12-13 | 2015-07-31 | 주식회사 엘지실트론 | Additives for manufacturing a single crystalline silicon ingot, and method for manufacturing the ingot using the additives |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5935094A (en) | 1982-08-20 | 1984-02-25 | Toshiba Ceramics Co Ltd | Method and apparatus for preparation of silicon single crystal |
JP2000290094A (en) * | 1999-02-05 | 2000-10-17 | Toyo Tanso Kk | Carbon member for semiconductor single crystal pulling- up device |
KR20010105392A (en) * | 2000-01-25 | 2001-11-28 | 와다 다다시 | Silicon wafer, method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer |
KR20030052467A (en) * | 2001-12-21 | 2003-06-27 | 주식회사 실트론 | Graphite Crucible |
KR20040084728A (en) * | 2003-03-27 | 2004-10-06 | 실트로닉 아게 | Method and Device for the Production of a Silicon Single Crystal, Silicon Single Crystal and Silicon Semiconductor Wafers with determined Defect Distributions |
-
2004
- 2004-12-31 KR KR1020040118145A patent/KR100693917B1/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5935094A (en) | 1982-08-20 | 1984-02-25 | Toshiba Ceramics Co Ltd | Method and apparatus for preparation of silicon single crystal |
JP2000290094A (en) * | 1999-02-05 | 2000-10-17 | Toyo Tanso Kk | Carbon member for semiconductor single crystal pulling- up device |
KR20010105392A (en) * | 2000-01-25 | 2001-11-28 | 와다 다다시 | Silicon wafer, method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer |
KR20030052467A (en) * | 2001-12-21 | 2003-06-27 | 주식회사 실트론 | Graphite Crucible |
KR20040084728A (en) * | 2003-03-27 | 2004-10-06 | 실트로닉 아게 | Method and Device for the Production of a Silicon Single Crystal, Silicon Single Crystal and Silicon Semiconductor Wafers with determined Defect Distributions |
Non-Patent Citations (1)
Title |
---|
12290094 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100977631B1 (en) | 2008-01-17 | 2010-08-23 | 주식회사 실트론 | High resistance silicon single crystal, its manufacturing method and wafer |
Also Published As
Publication number | Publication date |
---|---|
KR20060078807A (en) | 2006-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100765343B1 (en) | Silicon single crystal wafer, method for manufacturing same, and SOI wafer | |
KR100847112B1 (en) | Single crystal silicon wafer for insulated gate bipolar transistors and process for producing the same | |
KR100928885B1 (en) | Method for manufacturing silicon single crystal wafer for ITV and silicon single crystal wafer for ITV | |
US6485807B1 (en) | Silicon wafers having controlled distribution of defects, and methods of preparing the same | |
JP4224966B2 (en) | Manufacturing method of silicon single crystal wafer, manufacturing method of epitaxial wafer, evaluation method of silicon single crystal wafer | |
KR100578159B1 (en) | Silicon single crystal manufacturing method having almost no crystal defects, and silicon single crystal and silicon wafer produced thereby | |
JP3692812B2 (en) | Nitrogen-doped low-defect silicon single crystal wafer and manufacturing method thereof | |
US6139625A (en) | Method for producing a silicon single crystal wafer and a silicon single crystal wafer | |
KR100582241B1 (en) | Method for producing low defect silicon single crystal doped with nitrogen | |
KR101446846B1 (en) | Silicon single crystal substrate and method of manufacturing the same | |
KR100932742B1 (en) | Silicon single crystal wafer, epitaxial wafer and silicon single crystal manufacturing method | |
KR20050052478A (en) | Annealed wafer and annealed wafer manufacturing method | |
JP2019206451A (en) | Manufacturing method of silicon single crystal and epitaxial silicon wafer and silicon single crystal substrate | |
US9390905B2 (en) | Method for manufacturing silicon substrate and silicon substrate | |
KR101001981B1 (en) | Epitaxial growth silicon wafer and epitaxial wafer and its manufacturing method | |
JPH11322490A (en) | Production of silicon single crystal wafer and silicon single crystal wafer | |
KR100693917B1 (en) | Silicon single crystal | |
JP4218080B2 (en) | Silicon single crystal wafer and manufacturing method thereof | |
JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
WO2017140507A1 (en) | Fz silicon and method to prepare fz silicon | |
JP4360208B2 (en) | Method for producing silicon single crystal | |
KR101464566B1 (en) | Silicon wafer | |
KR100818891B1 (en) | Heat shield structure and single crystal pulling apparatus using the same | |
KR100734615B1 (en) | N-type semiconductor ingot and its manufacturing method | |
JP2002093814A (en) | Substrate single crystal of silicon epitaxial wafer, and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041231 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060622 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061218 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070306 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070307 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20091223 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20101222 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20120116 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20130111 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20131223 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20141223 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20151223 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20161227 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20171222 Start annual number: 12 End annual number: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20181226 Start annual number: 13 End annual number: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 14 |
|
PR1001 | Payment of annual fee |
Payment date: 20191219 Start annual number: 14 End annual number: 14 |
|
PR1001 | Payment of annual fee |
Payment date: 20211229 Start annual number: 16 End annual number: 16 |
|
PR1001 | Payment of annual fee |
Payment date: 20231227 Start annual number: 18 End annual number: 18 |
|
PC1801 | Expiration of term |
Termination date: 20250630 Termination category: Expiration of duration |