[go: up one dir, main page]

KR100683713B1 - Organic thin film transistor and flat panel display device having same - Google Patents

Organic thin film transistor and flat panel display device having same Download PDF

Info

Publication number
KR100683713B1
KR100683713B1 KR1020040097513A KR20040097513A KR100683713B1 KR 100683713 B1 KR100683713 B1 KR 100683713B1 KR 1020040097513 A KR1020040097513 A KR 1020040097513A KR 20040097513 A KR20040097513 A KR 20040097513A KR 100683713 B1 KR100683713 B1 KR 100683713B1
Authority
KR
South Korea
Prior art keywords
derivatives
polymer
layer
source
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020040097513A
Other languages
Korean (ko)
Other versions
KR20060058455A (en
Inventor
구재본
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040097513A priority Critical patent/KR100683713B1/en
Publication of KR20060058455A publication Critical patent/KR20060058455A/en
Application granted granted Critical
Publication of KR100683713B1 publication Critical patent/KR100683713B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 기판; 상기 기판의 일면 상에 형성된 소스/드레인 전극; 상기 소스/드레인 전극과 접하는 유기 반도체 층; 상기 유기 반도체 층과 절연되는 게이트 전극;을 포함하며, 상기 소스/드레인 전극은 외부 전기 요소와 전기적 소통을 이루되, The present invention, a substrate; A source / drain electrode formed on one surface of the substrate; An organic semiconductor layer in contact with the source / drain electrode; A gate electrode insulated from the organic semiconductor layer, wherein the source / drain electrodes are in electrical communication with an external electrical element,

상기 소스/드레인 전극과 상기 외부 전기 요소의 전기적 소통은 보조 도전층을 통하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치를 제공한다.Provided are an organic thin film transistor and a flat panel display device having the same, wherein electrical communication between the source / drain electrodes and the external electric element is performed through an auxiliary conductive layer.

Description

유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치{A organic thin film transistor and a flat panel display device having the same }A thin film transistor and a flat panel display device having the same

도 1은 종래 기술에 따른 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치의 일화소에 대한 개략적인 단면도,1 is a schematic cross-sectional view of an organic thin film transistor according to the related art and a pixel of a flat panel display device having the same;

도 2a는 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 사시도,2A is a schematic perspective view of an organic electroluminescent display device according to an embodiment of the present invention;

도 2b는 도 2a의 도면 부호 "A"로 지시된 일화소에 대한 개략적인 회로도,FIG. 2B is a schematic circuit diagram of one pixel indicated by "A" in FIG. 2A;

도 2c는 도 2a의 도면 부호 "A"로 지시된 일화소에 대한 개략적인 단면도.FIG. 2C is a schematic cross sectional view of the one pixel indicated by symbol “A” of FIG. 2A; FIG.

<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

110...기판 220a,b...소스/드레인 전극110 ... substrate 220a, b ... source / drain electrodes

230...게이트 절연층 240...게이트 전극230 ... gate insulating layer 240 ... gate electrode

250...유기 반도체 층 251...보조 도전층250 organic semiconductor layer 251 auxiliary conductive layer

260...보호층 261...비아홀260 ... Protective Layer 261 Via Hole

300...유기 전계 발광 소자 310...제 1 전극층300 ... organic electroluminescent device 310 ... first electrode layer

320...화소 정의층 330...유기 전계 발광부320 pixel defining layer 330 organic electroluminescent unit

340...제 2 전극층340 ... second electrode layer

본 발명은 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치에 관한 것으로, 보다 상세하게는, 소스/드레인 전극과 외부 전기 요소 간의 전기적 소통을 원활하게 하는 구조의 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치에 관한 것이다. The present invention relates to a thin film transistor and a flat panel display device having the same, and more particularly, to a thin film transistor having a structure that facilitates electrical communication between the source / drain electrodes and the external electrical element, and a flat display device having the same. .

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors used in flat panel display devices such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive switching elements and pixels that control the operation of each pixel. Used as a drive element.

이와 같은 통상적인 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층과, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.Such a conventional TFT has a semiconductor layer having a source / drain region doped with a high concentration of impurities, a channel region formed between the source / drain regions, and a region insulated from the semiconductor layer and corresponding to the channel region. The gate electrode is positioned, and the source / drain electrodes are in contact with the source / drain regions, respectively.

한편, TFT에 대한 수요는 디스플레이 장치 뿐만 아니라 다양한 분야에서 요구되고 있다. 예를 들어, 근래에는 스마트 카드(smart card), 전자 종이(e-paper), 롤-업 디스플레이(roll-up display) 등 다양한 분야에 사용되고 있는데, 이들에 구비되는 박형의 전자 소자들에 요구되는 공통적인 특징은 가요성(flexibility)이라는 점에서, 박막 트랜지스터를 형성하는 기판은 플라스틱 기판과 같이 가요성을 구비하는 기판일 것이 요구되고 있다. On the other hand, the demand for TFT is required not only in display devices but also in various fields. For example, recently, it is used in various fields such as smart cards, e-papers, roll-up displays, etc., which are required for thin electronic devices provided therein. Since the common feature is flexibility, the substrate forming the thin film transistor is required to be a substrate having flexibility such as a plastic substrate.

그런데, 종래 기술과 같은 무기 재료의 반도체 층을 형성하는 경우 300℃ 이상의 고온 공정이 수반되어, 열에 취약한 플라스틱 기판을 사용할 수 없다. By the way, when forming the semiconductor layer of the inorganic material like the prior art, the high temperature process of 300 degreeC or more is accompanied, and the plastic board | substrate vulnerable to heat cannot be used.

이에 설계 사양을 만족시킴과 동시에 저온 공정이 가능하게 하는 저온 폴리 실리콘 제조 공정이 개발되고 있으나, 아직 충분한 제조 요건을 만족시키지는 못하였다. Low temperature polysilicon manufacturing processes have been developed that meet the design specifications and enable low temperature processes, but have not yet met sufficient manufacturing requirements.

이를 해결하기 위해, 최근에 유기 반도체가 대두되고 있다. 유기 반도체는 저온 공정에서 형성할 수 있어 저가형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다.In order to solve this problem, organic semiconductors have recently emerged. The organic semiconductor can be formed in a low temperature process and has the advantage of realizing a low-cost thin film transistor.

도 1에는 종래 기술의 일예에 따른 톱게이트 구조의 유기 박막 트랜지스터를 구비하는 평판 디스플레이 장치 일예의 개략적이 부분 단면도의 일예가 도시되어 있다. 버퍼층(21)이 구비된 기판(11)의 일면 상에는 게이트 전극(22)이 형성되고, 그 일면 상에는 상부에 형성되는 소스/드레인 전극(24a,b)과의 절연을 위한 게이트 절연층(23)이 형성되어 있다. 소스/드레인 전극(24a,b)은 상부에 형성되는 유기 반도체 층(25)을 통하여, 게이트 전극(22)에 전기적 신호가 인가되어 유기 반도체 층(25)에 채널이 형성되는 경우 서로 전기적으로 소통된다. 이와 같은 유기 박막 트랜지스터부(20)는 절연층(26)을 통하여 절연 및 평탄화되는데, 그 상부에는 유기 박막 트랜지스터부로부터 인가되는 전기적 신호에 따라 화상을 형성하는 화소부(30)가 구비될 수 있다.1 illustrates an example of a schematic partial cross-sectional view of an example of a flat panel display device having an organic thin film transistor having a top gate structure according to an example of the prior art. The gate electrode 22 is formed on one surface of the substrate 11 having the buffer layer 21, and the gate insulating layer 23 for insulating the source / drain electrodes 24a and b formed thereon is formed on one surface of the substrate 11. Is formed. The source / drain electrodes 24a and b are in electrical communication with each other when an electrical signal is applied to the gate electrode 22 through the organic semiconductor layer 25 formed thereon to form a channel in the organic semiconductor layer 25. do. The organic thin film transistor unit 20 is insulated and planarized through the insulating layer 26, and an upper portion thereof may include a pixel unit 30 that forms an image according to an electrical signal applied from the organic thin film transistor unit. .

이와 같은 경우, 유기 박막 트랜지스터부(20)를 형성하는 과정에서 유기 반도체 층(25)이 유기 박막 트랜지스터부(20)의 최상층에 구비됨으로써, 후속적인 공 정에서 유기 반도체 층(25)의 손상 가능성이 증대된다. 이와 같은 유기 반도체 층(25)의 손상은 반도체 특성을 변화시킴으로써, 설계시에 고려된 특성 이외의 특성 변화로 인하여, 이를 구비하는 장치는 원치 않는 작동 특성을 나타낼 수도 있다.In this case, the organic semiconductor layer 25 is provided on the uppermost layer of the organic thin film transistor unit 20 in the process of forming the organic thin film transistor unit 20, so that the organic semiconductor layer 25 may be damaged in a subsequent process. Is increased. Such damage to the organic semiconductor layer 25 changes the semiconductor properties, so that, due to characteristic changes other than those considered in the design, the device having the same may exhibit unwanted operating characteristics.

한편, 유기 반도체 층이 하부에 배치되도록, 소스/드레인 전극 등이 기판 일면 상에 먼저 형성되는 구조의 바텀 컨택 유기 박막 트랜지스터의 경우, 화소부와 유기 박막 트랜지스터부의 드레인 전극과의 콘택을 위한 비아홀 형성 공정시, 화소부의 전극과 드레인 전극 간의 큰 단차로 인하여, 화소부의 전극과 드레인 전극 간에 접촉 불량이 발생할 수도 있는 등, 종래 기술에 따른 유기 박막 트랜지스터는 구조적인 문제점을 구비하였다.Meanwhile, in the case of a bottom contact organic thin film transistor having a structure in which a source / drain electrode or the like is first formed on one surface of a substrate so that the organic semiconductor layer is disposed below, a via hole for contact between the pixel portion and the drain electrode of the organic thin film transistor portion is formed. In the process, the organic thin film transistor according to the prior art has a structural problem, such as poor contact between the electrode and the drain electrode of the pixel portion due to a large step between the electrode and the drain electrode of the pixel portion.

이러한 구조적 문제점은, 종래 기술에 따른 유기 박막 트랜지스터를 구비하는 장치, 특히 평판 디스플레이 장치의 경우, 디스플레이 영역에 불량 화소를 형성함으로써, 화면 품질을 저하시키는 등의 문제점을 수반하였다.This structural problem, in the case of a device having an organic thin film transistor according to the prior art, particularly a flat panel display device, accompanied by problems such as deterioration of the screen quality by forming a bad pixel in the display area.

본 발명은, 상기한 문제점을 해소시키고, 소스/드레인 전극과의 원활한 소통이 이루어 질 수 있는 구조의 유기 박막 트랜지스터 및 이를 구비하는 평판 디스플레이 장치를 제공함을 목적으로 한다. Disclosure of Invention An object of the present invention is to solve the above problems and to provide an organic thin film transistor having a structure capable of smooth communication with a source / drain electrode and a flat panel display device having the same.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일면에 따르면, In order to achieve the above object, according to one aspect of the invention,

기판; Board;

상기 기판의 일면 상에 형성된 소스/드레인 전극; A source / drain electrode formed on one surface of the substrate;

상기 소스/드레인 전극과 접하는 유기 반도체 층; An organic semiconductor layer in contact with the source / drain electrode;

상기 유기 반도체 층과 절연되는 게이트 전극;을 포함하며,A gate electrode insulated from the organic semiconductor layer;

상기 소스/드레인 전극은 외부 전기 요소와 전기적 소통을 이루되, The source / drain electrodes are in electrical communication with an external electrical element,

상기 소스/드레인 전극과 상기 외부 전기 요소의 전기적 소통은 보조 도전층을 통하여 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.Electrical communication between the source / drain electrodes and the external electrical element is provided through an auxiliary conductive layer.

상기 본 발명의 유기 박막 트랜지스터에 따르면, 상기 보조 도전층은 게이트 전극과 동일층일 수도 있다.According to the organic thin film transistor of the present invention, the auxiliary conductive layer may be the same layer as the gate electrode.

상기 본 발명의 유기 박막 트랜지스터에 따르면, 상기 소스/드레인 전극은 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중의 하나 이상을 포함할 수도 있다.According to the organic thin film transistor of the present invention, the source / drain electrode may include at least one of aluminum (Al), molybdenum (Mo), molybdenum-tungsten (MoW).

상기 본 발명의 유기 박막 트랜지스터에 따르면, 상기 유기 반도체 층과 상기 게이트 전극 사이에 개재되는 게이트 절연층은, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 중 하나 이상의 재료를 포함하는 하나 이상의 층을 구비할 수도 있다.According to the organic thin film transistor of the present invention, the gate insulating layer interposed between the organic semiconductor layer and the gate electrode, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, polymethylmethacrylate (PMMA), polystyrene (PS), Phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene, and their It may be provided with one or more layers comprising one or more materials of the compound comprising one or more.

상기 본 발명의 유기 박막 트랜지스터에 따르면, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수도 있다.According to the organic thin film transistor of the present invention, the organic semiconductor layer is, pentacene (tetracene), tetracene (tetracene), atracene (anthracene), naphthalene (alpha) -6- thiophene, perylene (perylene) ) And its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dihydride ( perylene tetracarboxylic dianhydride) and derivatives thereof, polythiophene and derivatives thereof, polyparaphenylenevinylene and derivatives thereof, polyparaphenylene and derivatives thereof, polyfluorene and derivatives thereof, copolymers of polyfluorene-oligothiophene And derivatives thereof, polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes of naphthalene and derivatives thereof, oligothiophenes of alpha-5-thiophene, and Derivatives of these, phthalocyanine and derivatives thereof with or without metals, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives and per At least one of relenetetracarboxylic diimide and derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof.

본 발명의 다른 일면에 따르면, According to another aspect of the present invention,

기판; 상기 기판의 일면 상에 형성된 소스/드레인 전극; 상기 소스/드레인 전극과 접하는 유기 반도체 층; 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 유기 반도체 층과,Board; A source / drain electrode formed on one surface of the substrate; An organic semiconductor layer in contact with the source / drain electrode; An organic semiconductor layer comprising a gate electrode insulated from the organic semiconductor layer;

상기 유기 반도체 층과 전기적 소통을 이루며, 하나 이상의 화소를 구비하는 화소부를 구비하며,A pixel portion in electrical communication with the organic semiconductor layer, the pixel portion including one or more pixels;

상기 화소부는 상기 소스/드레인 전극과 전기적 소통을 이루는 하나 이상의 전극층을 구비하되,The pixel portion includes one or more electrode layers in electrical communication with the source / drain electrodes,

상기 전극층과 상기 소스/드레인 전극 사이의 전기적 소통은 보조 도전층을 통하여 이루어지는 것을 특징으로 하는 평판 디스플레이 장치를 제공한다.An electrical communication between the electrode layer and the source / drain electrodes is provided through an auxiliary conductive layer.

상기 본 발명의 평판 디스플레이 장치에 따르면, 상기 보조 도전층은 게이트 전극과 동일층일 수도 있다.According to the flat panel display of the present invention, the auxiliary conductive layer may be the same layer as the gate electrode.

상기 본 발명의 평판 디스플레이 장치에 따르면, 상기 소스/드레인 전극은 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중의 하나 이상을 포함할 수도 있다.According to the flat panel display device of the present invention, the source / drain electrodes may include at least one of aluminum (Al), molybdenum (Mo), and molybdenum-tungsten (MoW).

상기 본 발명의 평판 디스플레이 장치에 따르면, 상기 유기 반도체 층과 상기 게이트 전극 사이에 개재되는 게이트 절연층은, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 중 하나 이상의 재료를 포함하는 하나 이상의 층을 구비할 수도 있다.According to the flat panel display device of the present invention, the gate insulating layer interposed between the organic semiconductor layer and the gate electrode, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, polymethylmethacrylate (PMMA), polystyrene (PS), Phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene, and their It may be provided with one or more layers comprising one or more materials of the compound comprising one or more.

상기 본 발명의 평판 디스플레이 장치에 따르면, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하 이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함할 수도 있다.According to the flat panel display device of the present invention, the organic semiconductor layer may include a pentacene, tetracene, atracene, naphthalene, alpha-6-thiophene, and perylene. ) And its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dihydride (perylene tetracarboxylic dianhydride) and its derivatives, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, air of polyfluorene-oligothiophene Copolymers and derivatives thereof, polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes of alpha-5-thiophene and Derivatives of these, phthalocyanine and derivatives thereof with or without metals, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives and per At least one of relenetetracarboxylic diimide and derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof.

상기 본 발명의 평판 디스플레이 장치에 따르면, 상기 화소부는 제 1 전극층, 제 2 전극층 및 이들 전극층 사이에 개재되는 유기 전계 발광부를 포함할 수도 있다.According to the flat panel display device of the present invention, the pixel portion may include a first electrode layer, a second electrode layer, and an organic electroluminescent portion interposed between the electrode layers.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다 . Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a에는 본 발명의 일실시예에 따른 유기 전계 발광 디스플레이 장치의 개략적인 사시도가 도시되어 있다. 기판(110)의 일면 상부에는 하나 이상의 화소들로 구성되는 디스플레이 영역(200)이 형성되고, 디스플레이 영역(200)의 외곽으로 적어도 일측에는 하나 이상의 단자로 구성되는 패드부(600)가 배치된다. 디스플레 이 영역(200)과 패드부(600) 사이에는 기판(110)과 밀봉 기판(400)은 밀봉재(301)를 통하여 적어도 디스플레이 영역(200)을 밀봉시킨다. 밀봉재(301)를 통하여 기판(110) 및 밀봉 기판(400)에 의하여 형성되는 밀봉 공간에는 흡습층(미도시)이 구비되는데, 이는 디스플레이 영역(200)이 밀봉 공간 내에 침투한 습기 등으로 인하여 열화되는 것을 저감 내지 방지할 수 있다. 도 2a에는 디스플레이 영역(200)을 밀봉시키기 위한 부재로서, 밀봉 기판(400)이 도시되었으나, 본 발명이 이에 국한되는 것은 아니다. 즉, 디스플레이 영역(200)을 밀봉시키기 위한 부재로서, 하나 이상의 층으로 구성되는 밀봉층이 구비될 수도 있다.2A is a schematic perspective view of an organic electroluminescent display device according to an embodiment of the present invention. The display area 200 including one or more pixels is formed on one surface of the substrate 110, and the pad part 600 including one or more terminals is disposed on at least one side of the display area 200. The substrate 110 and the sealing substrate 400 seal at least the display area 200 through the sealing material 301 between the display area 200 and the pad part 600. The sealing space formed by the substrate 110 and the sealing substrate 400 through the sealing material 301 is provided with a moisture absorbing layer (not shown), which is deteriorated due to moisture or the like in which the display area 200 penetrates into the sealing space. Can be reduced or prevented. Although FIG. 2A illustrates a sealing substrate 400 as a member for sealing the display area 200, the present invention is not limited thereto. That is, a sealing layer composed of one or more layers may be provided as a member for sealing the display area 200.

흡습층(미도시)은 투명 흡습층으로, 바륨, 활성 알루미나, 산화 칼륨 또는 산화 바륨과 같은 알칼리 토류 과산화물을 포함할 수도 있다. 흡습층(미도시)은 스크린 프린팅, 스프레이 코팅 등과 같은 도포법에 의하여 형성될 수도 있고, 증착법과 같은 방법을 통하여 형성될 수도 있다. 경우에 따라서는, 흡습층이 형성된 후, UV 조사 및 열조사 등과 같은 에너지 조사에 의한 경화 과정을 거칠 수도 있다. The moisture absorbing layer (not shown) is a transparent moisture absorbing layer and may include alkaline earth peroxides such as barium, activated alumina, potassium oxide or barium oxide. The moisture absorbing layer (not shown) may be formed by a coating method such as screen printing or spray coating, or may be formed through a method such as a vapor deposition method. In some cases, after the moisture absorption layer is formed, it may be subjected to a curing process by energy irradiation such as UV irradiation and heat irradiation.

또한, 본 발명에 따른 유기 전계 발광 디스플레이 영역(200)에 전기적 신호를 제공하는 전기 소자, 예를 들어 디스플레이 영역(200)을 구성하는 화소로 스캔 신호 및/또는 데이터 신호를 전달하는 스캔 드라이버/데이터 드라이버와 같은 수직/수평 구동 회로부가, 디스플레이 영역(200)과 밀봉부 사이로 밀봉 영역에 배치될 수도 있고, 도 2a에 도시된 수평 구동 회로부(500)와 같이 밀봉 영역 외측에 배치될 수도 있는데, 이러한 수직/수평 구동 회로부는 COG의 형태나, FPC 등을 통한 외 부 전기 요소로 구성될 수도 있는 등, 다양한 구성을 취할 수 있다.In addition, a scan driver / data for transmitting a scan signal and / or a data signal to an electric element for providing an electrical signal to the organic electroluminescent display area 200 according to the present invention, for example, a pixel constituting the display area 200. Vertical / horizontal drive circuitry, such as a driver, may be disposed in the sealing area between the display area 200 and the sealing part, or may be disposed outside the sealing area, such as the horizontal driving circuit part 500 shown in FIG. 2A. The vertical / horizontal drive circuitry may take a variety of configurations, such as in the form of COG or may be comprised of external electrical elements via FPC or the like.

한편, 도 2b에는 도 2a의 도면 부호 "A"로 지시된 일화소에 대한 개략적인 회로도가 도시되어 있다. 여기서, 일화소는 두 개의 유기 박막 트랜지스터(OTFT1, OTFT2)와 한 개의 커패시터(C)를 구비하는 것으로 도시되었는데, 이는 본 발명의 일예로서 이에 국한되지는 않는다. On the other hand, FIG. 2B shows a schematic circuit diagram of one pixel indicated by the symbol “A” of FIG. 2A. Here, one pixel is illustrated as having two organic thin film transistors OTFT1 and OTFT2 and one capacitor C, which is not limited thereto.

스캔 라인으로부터 전기적 신호가 인가되는 경우, 전기적 신호는 제 1 유기 박막 트랜지스터(OTFT1)의 게이트 전극으로 전달되고, 게이트 전극의 온/오프 작동에 따라, 전기적 신호가 데이터 라인으로부터 제 1 유기 박막 트랜지스터(OTFT1)의 소스/드레인 전극을 거쳐 전달된다. 제 1 유기 박막 트랜지스터(OTFT1)의 드레인 전극을 통하여 전달된 신호는 커패시터와 제 2 유기 박막 트랜지스터(OTFT2)의 게이트 전극으로 전달되어, 제 2 유기 박막 트랜지스터(OTFT2)를 통하여 구동 라인(Vdd 라인)으로부터의 전기적 신호가 유기 전계 발광 소자(OLED)로 전달되도록 한다. When an electrical signal is applied from the scan line, the electrical signal is transmitted to the gate electrode of the first organic thin film transistor OTFT1, and according to the on / off operation of the gate electrode, the electrical signal is transmitted from the data line to the first organic thin film transistor ( It is delivered via the source / drain electrodes of OTFT1). The signal transmitted through the drain electrode of the first organic thin film transistor OTFT1 is transferred to the capacitor and the gate electrode of the second organic thin film transistor OTFT2, and the driving line Vdd line through the second organic thin film transistor OTFT2. Electrical signals from the substrate to the organic electroluminescent device (OLED).

도 2c에는 도 2b의 제 2 유기 박막 트랜지스터(OTFT2) 및 유기 전계 발광 소자(OLED)에 대한 개략적인 부분 단면도가 도시되어 있다. 기판(110)은 글래스 재일 수도 있고, 예를 들어 폴리에틸렌 테리프탈레이트(polyethylene terephthalate: PET), 폴리에틸렌 타프탈레이트(polyethylene naphthalate: PEN), 폴리에테르 술폰(polyether sulfone: PES), 폴리에테르 이미드(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등과 같은 플라스틱 재일 수도 있다. FIG. 2C is a schematic partial cross-sectional view of the second organic thin film transistor OTFT2 and the organic EL device OLED of FIG. 2B. The substrate 110 may be a glass material, for example, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), polyether imide ), Polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propinonate (CAP) Plastic ash), and the like.

소스/드레인 전극(220a,b)은 다양한 도전성 재료로 형성될 수 있으나, 하부 기판(110)과의 밀착성을 고려하여 알루미늄, 몰리브덴, 몰리브덴-텅스텐 등과 같은 금속층으로 이루어지는 것이 바람직하다. 경우에 따라서는, 소스/드레인 전극(220a,b)을 형성하는 과정에서 발생 가능한 하부 기판(110)의 손상을 방지하기 위하여 버퍼층(111)이 더 구비될 수도 있다.The source / drain electrodes 220a and b may be formed of various conductive materials. However, the source / drain electrodes 220a and b may be formed of metal layers such as aluminum, molybdenum, molybdenum-tungsten, etc. in consideration of adhesion to the lower substrate 110. In some cases, the buffer layer 111 may be further provided to prevent damage to the lower substrate 110 that may occur in the process of forming the source / drain electrodes 220a and b.

소스/드레인 전극(220a,b)이 형성된 후, 소스/드레인 전극(220a,b)의 일면 상에는 유기 반도체 층(230)이 전면 형성된다. 유기 반도체 층(230)은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유 도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것이 바람직하다. After the source / drain electrodes 220a and b are formed, the organic semiconductor layer 230 is entirely formed on one surface of the source / drain electrodes 220a and b. The organic semiconductor layer 230 may include pentacene, tetratracene, atracene, naphthalene, alpha-6-thiophene, perylene and derivatives thereof, and rubrene ( rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives, Polythiophene and derivatives thereof, polyparaphenylenevinylene and derivatives thereof, polyparaphenylene and derivatives thereof, polyfluorene and derivatives thereof, copolymers of polyfluorene-oligothiophene and derivatives thereof, polythiophenevinyl Enes and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, with or without metals Talocyanine and derivatives thereof, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives thereof and perylenetetracarboxylic diimides And derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic acid dianhydride and derivatives thereof.

유기 반도체 층(230)이 형성된 후에는, 그 일면 상에는 차후 형성될 게이트 전극(250)과의 절연을 위한 게이트 절연층(240)이 형성된다. 게이트 절연층(240)은, 예를 들어 화학 기상 증착 이나 스퍼터링 과정에 의한 SiO2, SiNx, Al2O3, Ta2O5, BST, PZT 등과 같은 무기 절연층으로 구성될 수도 있고, 일반 범용 고분자로서의 PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 등과 같은 고분자 재료에 의한 유기 절연층으로 구성될 수도 있으며, 경우에 따라서는 복수의 층으로 형성될 수도 있는 등 다양한 구성이 가능한데, 절연 특성과 함께 유전율이 우수하고 기판과 열팽창률이 같거나 비슷한 재료로 선택되는 것이 바람직하다. After the organic semiconductor layer 230 is formed, a gate insulating layer 240 for insulating the gate electrode 250 to be formed later is formed on one surface thereof. The gate insulating layer 240 may be composed of, for example, an inorganic insulating layer such as SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, or PZT by chemical vapor deposition or sputtering, and may be a polymethylmethacrylate (PMMA) as a general general polymer. , PS (polystyrene), phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, p-xylene polymer, vinyl alcohol polymer, parylene ( parylene), and an organic insulating layer made of a polymer material such as a compound containing one or more thereof, and in some cases, may be formed of a plurality of layers. It is preferred that the material be selected from a material which is excellent in the same or similar thermal expansion coefficient as the substrate.

게이트 절연층(240)이 형성된 후에는, 그 상부에 게이트 전극(250)이 형성된다. 게이트 전극(250)으로는 MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머가 사용될 수도 있는데, 기판 (110)과의 밀착성, 게이트 전극(250) 상부에 형성되는 박막들의 평탄성, 패턴화를 위한 가공성, 및 후속 공정시 사용되는 화학 물질에 대한 내성 등을 고려하여 적절한 물질이 선택되어야 한다.After the gate insulating layer 240 is formed, the gate electrode 250 is formed thereon. The gate electrode 250 may be a conductive metal such as MoW, Al, Cr, Al / Cr, conductive polyaniline, conductive poly pirrole, conductive polythiopjene, polyethylene deoxythiophene, or polyethylene. Various conductive polymers such as dioxythiophene (PEDOT) and polystyrene sulfonic acid (PSS) may be used, such as adhesion to the substrate 110, flatness of the thin films formed on the gate electrode 250, processability for patterning, and subsequent processing. Appropriate materials should be selected in consideration of resistance to the chemicals used.

게이트 전극(250)의 형성 후에는, 그 상부에 유기 박막 트랜지스터 또는 유기 박막 트랜지스터부(201)를 절연 및/또는 평탄화시키기 위한 페시베이션 층 및/또는 평탄화 층과 같은 보호층(260)이 형성된다. 보호층(260)의 일면 상에는 화소부(300)가 구비된다. 도 2c에 도시된 본 발명의 일실시예로서의 전기 소자, 즉 평판 디스플레이 장치에 구비되는 화소부의 일예로서, 유기 전계 발광 소자가 구비된다. 유기 전계 발광 소자로서의 화소부(300)는 제 1 전극층(310), 제 2 전극층(340) 및 이들 전극층 사이에 개재되는 유기 전계 발광부(330)로 구성된다. After formation of the gate electrode 250, a protective layer 260, such as a passivation layer and / or a planarization layer for insulating and / or planarizing the organic thin film transistor or the organic thin film transistor unit 201, is formed thereon. . The pixel part 300 is provided on one surface of the protective layer 260. As an example of an electric element as an embodiment of the present invention illustrated in FIG. 2C, that is, a pixel unit included in the flat panel display device, an organic electroluminescent element is provided. The pixel portion 300 as an organic electroluminescent element is composed of a first electrode layer 310, a second electrode layer 340, and an organic electroluminescent portion 330 interposed between these electrode layers.

절연층으로서의 보호층(260)의 일면 상에는 제 1 전극층(310)이 형성되는데, 제 1 전극층(310)은 보호층(260)에 형성되는 비아홀(261)을 통하여 유기 박막 트랜지스터부(201)와 전기적 소통을 이룬다. The first electrode layer 310 is formed on one surface of the protective layer 260 as the insulating layer, and the first electrode layer 310 is formed of the organic thin film transistor unit 201 through the via hole 261 formed in the protective layer 260. Electrical communication is achieved.

제 1 전극층(310)은 다양한 구성이 가능한데, 예를 들어, 제 1 전극층(310)이 애노드 전극으로 작동하고 배면 발광형인 경우, 제 1 전극층(310)은 ITO, IZO, ZnO 또는 In2O3 등과 같은 투명 도전성 물질로 이루어진 투명 전극일 수도 있고, 전면 발광형인 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물을 포함하는 반사 전극과, 그 위에 형성되는 투명 전극으로 구성될 수도 있으며, 제 1 전극층(310)은 단일층, 이중층에 한정되지 않고 , 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다. The first electrode layer 310 can be configured in various ways. For example, when the first electrode layer 310 operates as an anode and is a bottom emission type, the first electrode layer 310 is transparent such as ITO, IZO, ZnO, or In 2 O 3. A transparent electrode made of a conductive material may be used, and in the case of a top emission type, a reflective electrode including Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and a compound thereof, and a transparent electrode formed thereon It may be composed of an electrode, the first electrode layer 310 is not limited to a single layer, a double layer, and various modifications, such as may be composed of multiple layers are possible.

제 1 전극층(310)이 형성된 후, 상부에는 화소 개구부를 정의하기 위한 화소 정의층(320)이 형성된다. 화소 정의층(320)이 형성된 후, 적어도 화소 개구부를 포함한 영역에 유기 전계 발광부(330)가 구비된다. 유기 전계 발광부(330)로는 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.After the first electrode layer 310 is formed, a pixel defining layer 320 for defining a pixel opening is formed on the top. After the pixel defining layer 320 is formed, the organic light emitting unit 330 is provided in at least a region including the pixel opening. As the organic electroluminescent unit 330, a low molecular or polymer organic film may be used. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) are emitted. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. 상기와 같은 유기 전계 발광부를 구성하는 유기막들은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing. The organic layers constituting the organic electroluminescent unit are not necessarily limited thereto, and various embodiments may be applied.

제 2 전극층(340)도, 제 1 전극층(310)의 경우에 마찬가지로 전극층의 극성 및 발광 유형에 따라 다양한 구성이 가능하다. 즉, 제 2 전극층(340)이 캐소드 전 극으로 작동하고 발광 유형이 배면 발광형인 경우, 제 2 전극층(340)은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물과 같이 일함수가 작은 재료로 하나 이상의 층으로 구성될 수도 있고, 전면 발광형인 경우, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물로 유기 전계 발광부(330)의 일면 상에 일함수를 맞추기 위한 전극을 형성한 후, 그 위에 ITO, IZO, ZnO, In2O3 등의 투명 전극을 형성할 수도 있으며, 제 2 전극층(340)은 전면 형성될 수도 있으나, 이에 국한되지 않고 다양한 구성을 취할 수도 있다. 한편, 상기 실시예에서는 제 1 전극층(310)이 애노드 전극으로, 그리고 제 2 전극층(340)이 캐소드 전극으로 작동하는 경우에 대하여 기술되었으나, 서로 반대의 극성을 구비할 수도 있는 등 다양한 구성이 가능하다. Similarly, in the case of the first electrode layer 310, the second electrode layer 340 may have various configurations depending on the polarity and the light emission type of the electrode layer. That is, when the second electrode layer 340 operates as a cathode electrode and the light emission type is a bottom emission type, the second electrode layer 340 may be Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and these. It may be composed of one or more layers of a material having a small work function, such as a compound of, or in the case of a top emission type, organic electroluminescence with Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg, and compounds After forming an electrode for matching a work function on one surface of the unit 330, a transparent electrode such as ITO, IZO, ZnO, In 2 O 3, or the like may be formed thereon, and the second electrode layer 340 may be formed on the entire surface. However, the present invention is not limited thereto, and may have various configurations. Meanwhile, in the above embodiment, the first electrode layer 310 serves as an anode electrode and the second electrode layer 340 serves as a cathode electrode, but various configurations are possible, such as having opposite polarities. Do.

도면에는 도시되지 않았으나, 기판(110) 상에 형성된 박막 트랜지스터 및 부화소들로 구성되는 디스플레이 영역은 밀봉 부재에 의하여 밀봉된다. 즉, 제 2 전극층(340)의 상부에 밀봉 기판이 개재되어, 적어도 부화소들로 구성되는 디스플레이 영역을 밀봉시킬 수도 있고, 제 2 전극층의 일면 상에 하나 이상의 층을 구비하는 박막 형태의 밀봉층이 형성될 수도 있는 등, 밀봉 구조는 어느 특정 형태에 한정되는 것은 아니다. Although not shown in the drawings, the display area including the thin film transistor and the subpixels formed on the substrate 110 is sealed by a sealing member. That is, the sealing substrate may be interposed on the second electrode layer 340 to seal the display area including at least subpixels, and the sealing layer in the form of a thin film having one or more layers on one surface of the second electrode layer may be formed. The sealing structure, such as may be formed, is not limited to any particular form.

한편, 본 발명에 따르면, 유기 박막 트랜지스터부와 외부 전기 요소 간의 전기적 소통은 보조 도전층을 통하여 이루어진다. 즉, 도 2c에 도시된 바와 같이, 유기 박막 트랜지스터부(201)의 소스/드레인 전극(220a,b)과 화소부(300)의 제 1 전극층(310) 간의 전기적 소통은 보조 도전층(251)을 통하여 이루어진다. Meanwhile, according to the present invention, electrical communication between the organic thin film transistor unit and the external electric element is made through the auxiliary conductive layer. That is, as illustrated in FIG. 2C, electrical communication between the source / drain electrodes 220a and b of the organic thin film transistor unit 201 and the first electrode layer 310 of the pixel unit 300 is performed by the auxiliary conductive layer 251. It is through.

보조 도전층(251)은 게이트 전극(250)의 형성과 동시에 이루어질 수 있는데, 먼저, 기판(110)의 일면 상에 소스/드레인 전극(220a,b)을 형성한 후, 상부에 유기 반도체 층(230) 및 게이트 절연층(240)을 형성 시, 각각의 층에 콘택홀(252)을 형성한다. 그런 후, 콘택홀(252)을 통하여 드레인 전극(220b)과 직접 접촉하는 보조 도전층(251)을 형성한다. The auxiliary conductive layer 251 may be formed at the same time as the formation of the gate electrode 250. First, source / drain electrodes 220a and b are formed on one surface of the substrate 110, and then an organic semiconductor layer ( When forming the 230 and the gate insulating layer 240, a contact hole 252 is formed in each layer. Thereafter, an auxiliary conductive layer 251 is formed in direct contact with the drain electrode 220b through the contact hole 252.

보조 도전층(251)은 게이트 전극(250)과 동일한 층으로 이루어질 수도 있고, 개별적인 도전층을 형성될 수도 있다. 보조 도전층(251)이 게이트 전극(250)과 동일층으로 형성되는 경우, 보조 도전층(251)은 게이트 전극(250)과 마찬가지로, MoW, Al, Cr, Al/Cr 등과 같은 도전성 금속이나, 도전성 폴리아닐린(polyaniline), 도전성 폴리 피롤(poly pirrole), 도전성 폴리티오펜(polythiopjene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene:PEDOT)과 폴리스티렌 술폰산(PSS) 등 다양한 도전성 폴리머로 구성될 수도 있다. The auxiliary conductive layer 251 may be formed of the same layer as the gate electrode 250 or may be formed of a separate conductive layer. When the auxiliary conductive layer 251 is formed of the same layer as the gate electrode 250, the auxiliary conductive layer 251, like the gate electrode 250, may be a conductive metal such as MoW, Al, Cr, Al / Cr, or the like. It may be composed of various conductive polymers such as conductive polyaniline, conductive poly pirrole, conductive polythiopjene, polyethylene dioxythiophene (PEDOT) and polystyrene sulfonic acid (PSS).

상기한 실시예들은 본 발명을 설명하기 위한 일예들로서, 본 발명이 이에 한정되지는 않고, 본 발명에 따른 박막 트랜지스터는 유기 전계 발광 디스플레이 장치이외에도 액정 디스플레이 장치에도 적용 가능하며, 평판 디스플레이 장치 이외에도 화상이 구현되지 않는 드라이버 회로에도 장착 가능한 등, 다양한 변형예를 고려할 수도 있다. The above embodiments are examples for describing the present invention, and the present invention is not limited thereto. The thin film transistor according to the present invention may be applied to a liquid crystal display device as well as an organic electroluminescent display device, and an image may be displayed in addition to a flat panel display device. Various modifications may be considered, such as mounting to a driver circuit not implemented.

상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 구비할 수 있다.According to the present invention as described above, the following effects can be provided.

첫째, 본 발명에 따른 박막 트랜지스터는 톱 게이트 구조의 유기 박막 트랜 지스터로서 공정시 유기 반도체 층의 손상을 방지함과 동시에, 드레인 전극과 평판 디스플레이 장치 화소부의 전극층과 같은 외부 전기 요소와의 사이에 보조 도전층을 경유시킴으로써, 외부 전기 요소와 유기 박막 트랜지스터 간의 접촉 불량을 제거하여, 작동 불량을 방지할 수 있는 구조의 유기 박막 트랜지스터를 제공할 수 있다. First, the thin film transistor according to the present invention is an organic thin film transistor having a top gate structure, which prevents damage to the organic semiconductor layer during the process and assists between the drain electrode and an external electrical element such as an electrode layer of the pixel portion of the flat panel display device. By passing through the conductive layer, it is possible to provide an organic thin film transistor having a structure in which contact failure between an external electric element and an organic thin film transistor can be eliminated and an operation failure can be prevented.

둘째, 본 발명에 따른 유기 박막 트랜지스터의 보조 도전층은 게이트 전극의 형성과 동시에 형성됨으로써, 개별적인 층 형성 단계를 구비하지 않고 간단하게 배치될 수 있는 구조의 유기 박막 트랜지스터를 제공할 수도 있다.Second, the auxiliary conductive layer of the organic thin film transistor according to the present invention may be formed at the same time as the formation of the gate electrode, thereby providing an organic thin film transistor having a structure that can be simply arranged without having a separate layer forming step.

셋째, 상기한 바와 같은 구조의 유기 박막 트랜지스터를 구비함으로써, 접촉 저항의 증대 및 접촉 불량 등으로 인한 불량 화소의 발생을 방지하여 우수한 화면 품질을 구비하는 평판 디스플레이 장치를 제공할 수도 있다.Third, by providing an organic thin film transistor having a structure as described above, it is possible to provide a flat panel display device having excellent screen quality by preventing generation of defective pixels due to an increase in contact resistance and poor contact.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Therefore, the true scope of protection of the present invention should be defined only by the appended claims.

Claims (11)

기판; Board; 상기 기판의 일면 상에 형성된 소스/드레인 전극; A source / drain electrode formed on one surface of the substrate; 상기 소스/드레인 전극과 접하는 유기 반도체 층; An organic semiconductor layer in contact with the source / drain electrode; 상기 유기 반도체 층과 절연되는 게이트 전극;을 포함하며,A gate electrode insulated from the organic semiconductor layer; 상기 소스/드레인 전극은 외부 전기 요소와 전기적 소통을 이루되, The source / drain electrodes are in electrical communication with an external electrical element, 상기 소스/드레인 전극과 상기 외부 전기 요소의 전기적 소통은 보조 도전층을 통하여 이루어지고,Electrical communication between the source / drain electrodes and the external electrical element is via an auxiliary conductive layer, 상기 보조 도전층은 게이트 전극과 동일층인 유기 박막 트랜지스터.And the auxiliary conductive layer is the same layer as the gate electrode. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 소스/드레인 전극은 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중의 하나 이상을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.And the source / drain electrode comprises at least one of aluminum (Al), molybdenum (Mo), and molybdenum-tungsten (MoW). 제 1항에 있어서,The method of claim 1, 상기 유기 반도체 층과 상기 게이트 전극 사이에 개재되는 게이트 절연층은, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 중 하나 이상의 재료를 포함하는 하나 이상의 층을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.The gate insulating layer interposed between the organic semiconductor layer and the gate electrode may include SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, PZT, PMMA (poly methylmethacrylate), PS (polystyrene), phenolic polymer, acrylic polymer, polyimide ( one or more materials of an imide polymer such as polyimide, an arylether polymer, an amide polymer, a fluorine polymer, a p-xylene polymer, a vinyl alcohol polymer, parylene, and a compound including one or more thereof Organic thin film transistor comprising one or more layers comprising a. 제 1항에 있어서, The method of claim 1, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The organic semiconductor layer may include pentacene, tetracene, atracene, naphthalene, alpha-6-thiophene, perylene and derivatives thereof, rubrene And derivatives thereof, coronene and derivatives thereof, perylene tetracarboxylic diimide and derivatives thereof, perylene tetracarboxylic dianhydride and derivatives thereof, polyti Offen and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, copolymers and derivatives of polyfluorene-oligothiophene, polythiophenevinylene and Derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes of naphthalene and derivatives thereof, oligothiophenes of alpha-5-thiophene and derivatives thereof, with or without metals Talocyanine and derivatives thereof, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives thereof, and perylenetetracarboxylic diimides and An organic thin film transistor comprising at least one of derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic acid dianhydride and derivatives thereof. 기판; 상기 기판의 일면 상에 형성된 소스/드레인 전극; 상기 소스/드레인 전극과 접하는 유기 반도체 층; 상기 유기 반도체 층과 절연되는 게이트 전극을 포함하는 유기 박막 트랜지스터와,Board; A source / drain electrode formed on one surface of the substrate; An organic semiconductor layer in contact with the source / drain electrode; An organic thin film transistor including a gate electrode insulated from the organic semiconductor layer; 상기 유기 박막 트랜지스터와 전기적 소통을 이루며, 하나 이상의 화소를 구비하는 화소부를 구비하며,A pixel portion in electrical communication with the organic thin film transistor, the pixel portion including one or more pixels; 상기 화소부는 상기 소스/드레인 전극과 전기적 소통을 이루는 하나 이상의 전극층을 구비하되,The pixel portion includes one or more electrode layers in electrical communication with the source / drain electrodes, 상기 전극층과 상기 소스/드레인 전극 사이의 전기적 소통은 보조 도전층을 통하여 이루어지고, Electrical communication between the electrode layer and the source / drain electrodes is via an auxiliary conductive layer, 상기 보조 도전층은 게이트 전극과 동일층인 것을 특징으로 하는 평판디스플레이장치.The auxiliary conductive layer is a flat panel display device, characterized in that the same layer as the gate electrode. 삭제delete 제 6항에 있어서,The method of claim 6, 상기 소스/드레인 전극은 알루미늄(Al), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 중의 하나 이상을 포함하는 것을 특징으로 하는 평판 디스플레이 장치.And the source / drain electrodes include at least one of aluminum (Al), molybdenum (Mo), and molybdenum-tungsten (MoW). 제 6항에 있어서,The method of claim 6, 상기 유기 반도체 층과 상기 게이트 전극 사이에 개재되는 게이트 절연층은, SiO2, SiNx, Al2O3, Ta2O5, BST, PZT, PMMA(poly methylmethacrylate), PS(polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드(polyimide)와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene), 및 이들의 하나 이상을 포함하는 화합물 중 하나 이상의 재료를 포함하는 하나 이상의 층을 구비하는 것을 특징으로 하는 평판 디스플레이 장치.The gate insulating layer interposed between the organic semiconductor layer and the gate electrode may include SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, BST, PZT, PMMA (poly methylmethacrylate), PS (polystyrene), phenolic polymer, acrylic polymer, polyimide ( one or more materials of an imide polymer such as polyimide, an arylether polymer, an amide polymer, a fluorine polymer, a p-xylene polymer, a vinyl alcohol polymer, parylene, and a compound including one or more thereof Flat panel display device comprising one or more layers comprising a. 제 6항에 있어서, The method of claim 6, 상기 유기 반도체 층은, 펜타센(pentacene), 테트라센(tetracene), 아트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리플로렌-올리고티오펜의 공중합체 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도 체 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디이미드 및 이들의 유도체, 나프탈렌 테트라카르복시산 디안하이드라이드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.The organic semiconductor layer may include pentacene, tetracene, atracene, naphthalene, alpha-6-thiophene, perylene and derivatives thereof, rubrene And derivatives thereof, coronene and derivatives thereof, perylene tetracarboxylic diimide and derivatives thereof, perylene tetracarboxylic dianhydride and derivatives thereof, polyti Offen and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, copolymers and derivatives of polyfluorene-oligothiophene, polythiophenevinylene and Derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes of naphthalene and derivatives thereof, oligothiophenes of alpha-5-thiophene and derivatives thereof, with or without metals Talocyanine and derivatives thereof, pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, perylenetetracarboxylic acid dianhydrides and derivatives thereof and perylenetetracarboxylic diimides And derivatives thereof, naphthalene tetracarboxylic acid diimide and derivatives thereof, naphthalene tetracarboxylic acid dianhydride and derivatives thereof. 제 6항에 있어서,The method of claim 6, 상기 화소부는 제 1 전극층, 제 2 전극층 및 이들 전극층 사이에 개재되는 유기 전계 발광부를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.And the pixel portion includes a first electrode layer, a second electrode layer, and an organic electroluminescent portion interposed between the electrode layers.
KR1020040097513A 2004-11-25 2004-11-25 Organic thin film transistor and flat panel display device having same Expired - Lifetime KR100683713B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097513A KR100683713B1 (en) 2004-11-25 2004-11-25 Organic thin film transistor and flat panel display device having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097513A KR100683713B1 (en) 2004-11-25 2004-11-25 Organic thin film transistor and flat panel display device having same

Publications (2)

Publication Number Publication Date
KR20060058455A KR20060058455A (en) 2006-05-30
KR100683713B1 true KR100683713B1 (en) 2007-02-15

Family

ID=37153528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097513A Expired - Lifetime KR100683713B1 (en) 2004-11-25 2004-11-25 Organic thin film transistor and flat panel display device having same

Country Status (1)

Country Link
KR (1) KR100683713B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016127372A1 (en) * 2015-02-12 2016-08-18 深圳市柔宇科技有限公司 Top-gate thin-film transistor, array substrate and manufacturing method therefor, and tft device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
KR20010111841A (en) * 2000-06-13 2001-12-20 구본준, 론 위라하디락사 method for fabricating a Transflective liquid crystal display device and the same
KR20030010136A (en) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 Active-Matrix Organic Electroluminescent Device and Method for Fabricating the same
JP2003309268A (en) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc Organic transistor element and manufacturing method thereof
KR20040049110A (en) * 2002-12-05 2004-06-11 삼성전자주식회사 Organic thin film transistor array panel and manufacturing method thereof
KR20050046164A (en) * 2003-11-13 2005-05-18 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate and manufacturing method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09292626A (en) * 1996-04-24 1997-11-11 Sharp Corp Liquid crystal display device and its production
KR20010111841A (en) * 2000-06-13 2001-12-20 구본준, 론 위라하디락사 method for fabricating a Transflective liquid crystal display device and the same
KR20030010136A (en) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 Active-Matrix Organic Electroluminescent Device and Method for Fabricating the same
JP2003309268A (en) * 2002-02-15 2003-10-31 Konica Minolta Holdings Inc Organic transistor element and manufacturing method thereof
KR20040049110A (en) * 2002-12-05 2004-06-11 삼성전자주식회사 Organic thin film transistor array panel and manufacturing method thereof
KR20050046164A (en) * 2003-11-13 2005-05-18 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate and manufacturing method of the same

Also Published As

Publication number Publication date
KR20060058455A (en) 2006-05-30

Similar Documents

Publication Publication Date Title
KR100603349B1 (en) Thin film transistor, method of manufacturing same and flat panel display device having same
US8222631B2 (en) Organic thin film transistor and flat display device having the same
KR100683766B1 (en) Flat panel display and manufacturing method
KR100659061B1 (en) Organic thin film transistor and flat panel display device having same
KR100768199B1 (en) Organic thin film transistor and organic light emitting display device having same
US20060091785A1 (en) Organic thin film transistor and organic electroluminescent device using the same
KR20060055762A (en) Thin film transistor and flat panel display device using same
JP2006253675A (en) Organic thin film transistor and flat panel display device including the same
KR100544144B1 (en) Thin film transistor and flat panel display device having same
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
KR100683713B1 (en) Organic thin film transistor and flat panel display device having same
KR100659096B1 (en) Organic thin film transistor, flat panel display having same, manufacturing method of organic thin film transistor
KR100659119B1 (en) Organic thin film transistor, flat panel display device having same, manufacturing method of organic thin film transistor
KR100696489B1 (en) Thin film transistor, method for manufacturing same and flat panel display device having same
KR100592277B1 (en) Thin film transistor, method of manufacturing same and flat panel display device having same
KR100730181B1 (en) Organic thin film transistor and flat panel display device having same
KR100708736B1 (en) Organic light emitting display device
KR100669801B1 (en) Organic thin film transistor, flat panel display device having same and manufacturing method of organic thin film transistor
KR100659122B1 (en) Organic thin film transistor, flat panel display device having same, manufacturing method of organic thin film transistor
KR100626065B1 (en) Thin Film Transistor and Flat Panel Display
KR100730180B1 (en) Organic thin film transistor and flat panel display device having same
KR101137382B1 (en) Flat panel display apparatus
KR20050110726A (en) Tft and flat panel display therewith

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041125

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060828

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070209

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100127

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120130

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130205

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150130

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180201

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190129

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20200203

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210201

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220127

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20250525

Termination category: Expiration of duration