KR100682578B1

KR100682578B1 - 프로브카드용 인쇄회로기판의 제조방법

Info

Publication number: KR100682578B1
Application number: KR1020050082048A
Authority: KR
Inventors: 서재환
Original assignee: (주)디오
Priority date: 2005-09-05
Filing date: 2005-09-05
Publication date: 2007-02-15
Anticipated expiration: 2025-09-05

Abstract

본 발명은 반도체검사용 프로브카드에 사용되는 인쇄회로기판을 평탄하게 제조하는 방법에 관한 것으로서, 표면에 회로패턴을 가지는 다수의 내층PCB와 최외층의 동박을 층간접착제를 개재한 후 소정 온도에서 압착하여 적층하는 단계; 표면연마를 통해 상기 최외층의 동박과 층간접착제의 일부를 제거하고 표면을 평탄화시키는 단계; 상기 평탄화된 최외층에 층간접착제를 개재하여 동박을 부착하는 단계; 상기 최외층의 동박과 내부의 내층PCB를 관통하는 관통홀을 형성하고, 상기 관통홀의 내벽에 상기 내층PCB의 회로패턴과 전기적으로 연결되는 도금층을 형성하는 단계; 상기 최외층에 부착된 동박을 처리하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

본 발명에 따르면, 인쇄회로기판의 표면평탄도를 높임으로써 반도체소자를 검사하는 프로브카드의 성능을 향상시킬 수 있게 된다.

프로브카드

Description

프로브카드용 인쇄회로기판의 제조방법{Manufacturing method of printed circuit board for probe card}

도 1은 프로브카드용 인쇄회로기판의 사시도

도 2a 내지 도 2f는 종래 프로브카드용 인쇄회로기판의 제작공정도

도 3a 내지 도 3h는 본 발명의 실시예에 따른 프로브카드용 인쇄회로기판의 제작공정도

도 4는 본 발명의 실시예에 따른 프로브카드용 인쇄회로기판의 제작 흐름도

도 5a 및 도 5b는 임피던스 고정용 보조플레이트를 삽입하여 인쇄회로기판을 제작하는 과정을 나타낸 도면

*도면의 주요부분에 대한 부호의 설명*

2 : 에폭시수지 4 : 동박

4' : 회로패턴 10 : 원판

10' : 내층PCB 20 : 층간접착제

30 : 관통홀 40 : 도금층

50 : 보조플레이트 100 : 프로브카드용 인쇄회로기판

본 발명은 인쇄회로기판(PCB)의 제조방법에 관한 것으로서, 보다 구체적으로는 반도체 검사용 프로브카드에 사용되는 인쇄회로기판의 제조방법에 관한 것이다.

일반적으로 반도체소자는 웨이퍼에 회로패턴을 형성하는 패브리케이션 공정과 패턴이 형성된 웨이퍼를 분할하여 각각의 칩으로 조립하는 어셈블리공정을 거쳐서 제조되는데, 이때 패브리케이션 공정과 어셈블리공정 사이에는 웨이퍼를 구성하는 각 칩의 전기적 특성을 검사하여 불량여부를 판단하는 EDS(Electric Die Sorting) 검사를 거치게 된다.

EDS 검사는 웨이퍼를 구성하는 각 칩에 전기적 신호를 인가시켜 체크되는 신호를 이용하여 불량여부를 판단하며, 이때 양품으로 판단된 칩에 대해서만 후속공정이 진행되고 불량으로 판단된 칩은 폐기처분 된다.

이러한 EDS 검사를 위해서는 웨이퍼상의 각 칩에 검사장치의 전기적 신호를 인가할 수 있어야 하는데, 이를 위해 사용되는 것이 프로브 카드(probe card)이다.

본 발명은 이러한 프로브카드에 사용되는 인쇄회로기판의 제조방법에 관한 것으로서, 프로브카드용 인쇄회로기판(100)은 도 1에 도시된 바와 같이 표면에 소정의 회로패턴과 다수의 관통홀을 구비하고 있으며, 상기 인쇄회로기판(100)에 다수의 탐침용 니들(needle)과 주변 부품을 결합함으로써 프로브카드가 완성된다.

이하에서는 프로브카드용 인쇄회로기판(100)의 제작공정을 도 2a 내지 도 2f를 참조하여 설명한다.

일반적으로 프로브카드용 인쇄회로기판(100)은 복잡한 회로패턴을 가지기 때문에 단층구조 보다는 다수의 내층PCB를 적층한 다층구조로 제작되므로, 프로브카드용 인쇄회로기판(100)을 제작하기 위해서는 먼저 각 내층PCB 부터 제조하여야 한다.

각 내층PCB는 에폭시수지(2)의 양면에 동박(4)이 입혀진 원판(10)을 소정 크기로 재단하고(도 2a), 원판(10)의 양면에 회로영상이 인쇄된 감광필름을 부착한 다음 노광, 현상 및 에칭 공정을 거쳐 외층의 동박을 소정의 회로패턴(4')으로 가공함으로써 제작된다. 이때 다음 공정에서 층간접착제와의 접착력을 향상시키기 위하여 동박 회로패턴(4')을 산화시키는 산화공정을 거치기도 한다.(도 2b)

프로브카드용 인쇄회로기판(100)을 제조하기 위해서는 이렇게 제조된 내층PCB(10')를 프리프레그(prepreg) 등의 층간접착제(20)를 이용하여 다수개 적층하며, 최외층에는 역시 층간접착제(20)를 이용하여 동박(4)을 부착한다. 적층된 내층PCB(10')와 동박(4)을 약 180℃ 정도의 고온에서 압착하면, 층간접착제(20)가 녹으면서 상하의 내층PCB(10')와 동박(4)이 견고하게 접합된다.(도 2c)

다음으로 내부에 적층된 내층PCB(10')의 회로패턴(4')과 외부에 형성될 회로패턴을 전기적으로 연결하기 위하여 인쇄회로기판(100)의 상하를 관통하는 관통홀(30)을 형성하고(도 2d), 관통홀(30)의 내측벽에 동도금을 통해 도금층(40)을 형성한다. 상기 동도금은 통상적으로 무전해동도금과 전기동도금의 순으로 진행된다.( 도 2e)

이때까지 인쇄회로기판(100)의 최외층에는 동박(4)이 부착되어 있으므로, 최외층의 동박(4)에 감광필름을 부착한 후 노광, 현상 및 에칭공정을 거쳐 소정의 회로패턴(4')을 형성한다. 이때 최외층의 회로패턴(4')과 내층PCB(10')의 회로패턴(4')은 관통홀(30) 내벽의 도금층(40)을 통해 전기적으로 연결된 상태이다.(도 2f)

이후에는 회로패턴의 전기적 성능을 검사하고 표면을 클리닝 하는 등의 마무리 공정을 거치게 되고, 이를 통해 프로브카드용 인쇄회기판(100)이 완성된다.

이러한 방식으로 제조된 인쇄회로기판(100)에 다수의 검사용 니들과 주변부품을 부착함으로써 프로브카드가 완성되는데, 프로브카드는 웨이퍼 상태에 있는 반도체 칩의 전기적 특성을 검사하는 장치이므로 검사용 니들이 각 반도체 칩의 미세한 패드에 정확하게 접촉할 수 있어야 한다.

따라서 검사용 니들이 부착되는 인쇄회로기판(100)을 평탄하게 제작하는 것이 아주 중요하다.

그런데 인쇄회로기판(100)을 구성하는 각 내층PCB(10')의 회로패턴(4')은 인쇄회로기판(100)의 전면에 고르게 분포하는 것이 아니라 일부분에 편중되는 경우가 빈번하며, 이와 같이 회로패턴(4')이 편중된 상태에서 층간접착제(20)를 개재하여 고온의 적층공정을 거치면 열소성에 의해 인쇄회로기판(100)이 휘어지는 경우가 종종 발생한다.

특히 인쇄회로기판(100)은 열소성에 의해 일단 변형되면 변형된 상태를 유지 하려는 성질이 있기 때문에 외력을 가하여 평탄도를 회복하는 것이 용이하지 않다는 문제점이 있다.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 인쇄회로기판의 평탄도를 향상시킬 수 있는 방안을 제공하는데 그 목적이 있다.

본 발명은 상기와 같은 목적을 달성하기 위해서, 표면에 회로패턴을 가지는 다수의 내층PCB와 최외층의 동박을 층간접착제를 개재한 후 소정 온도에서 압착하여 적층하는 단계; 표면연마를 통해 상기 최외층의 동박과 층간접착제의 일부를 제거하고 표면을 평탄화시키는 단계; 상기 평탄화된 최외층에 층간접착제를 개재하여 동박을 부착하는 단계; 상기 최외층의 동박과 내부의 내층PCB를 관통하는 관통홀을 형성하고, 상기 관통홀의 내벽에 상기 내층PCB의 회로패턴과 전기적으로 연결되는 도금층을 형성하는 단계; 상기 최외층에 부착된 동박을 처리하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법을 제공한다.

상기 다수의 내층PCB와 최외층의 동박을 적층하는 단계에는, 최외층 동박의 내측에 상기 내측PCB와 상기 최외층 동박과 전기적으로 절연되는 임피던스 매칭용 보조플레이트가 더 삽입될 수도 있다.

이때 상기 보조플레이트에서 상기 관통홀에 대응되는 위치에는 상기 관통홀 보다 큰 직경의 홀이 형성될 수 있다.

이하에서는 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 3a 내지 도 3h는 본 발명의 실시예에 따른 인쇄회로기판(100)의 제조방법을 나타낸 공정순서도이고 도 4는 흐름도를 나타낸 것이다.

종래와 마찬가지로 먼저 에폭시수지(2)의 양면에 동박(4)이 입혀진 원판(10)을 소정 크기로 재단하고(도 3a, ST10), 원판(10)의 양면에 회로영상이 인쇄된 감광필름을 부착한 다음 노광, 현상 및 에칭 공정을 거쳐 외층의 동박을 소정의 회로패턴(4')으로 가공하여 내층PCB(10')를 제작하며, 이때 다음 공정에서 층간접착제와의 접착력을 향상시키기 위하여 동박 회로패턴(4')을 산화시키는 산화공정을 거칠 수도 있다.(도 2b, ST20)

이렇게 제조된 다수의 내층PCB(10')를 프리프레그(prepreg) 등의 층간접착제(20)를 이용하여 적층하고, 최외층에도 층간접착제(20)를 이용하여 동박(4)을 부착한다. 이어서 약 180℃ 정도의 고온에서 적층된 내층PCB(10')와 동박(4)을 압착하면 층간접착제(20)가 녹으면서 각 내층PCB(10')와 동박(4)이 견고하게 접합된다.(도 2c, ST30)

본 발명은 이와 같은 고온의 적층공정에서 회로패턴의 편중 현상으로 인해 저하된 평탄도를 향상시키기 위해서, 적층공정 이후에 표면연마공정을 거치는 점에 특징이 있다.

적층공정을 마친 인쇄회로기판(100)의 최외층에는 동박(4)이 적층되어 있는 상태이므로, 표면연마공정에서는 평면연마기 또는 벨트연마기를 이용하여 최외층의 동박(4)을 제거하는 한편 층간접착제(20)의 일부를 평탄하게 연마해낸다.

일단 고온의 적층공정을 통해 열소성된 PCB는 더 이상 변형이 발생하지 않으므로 표면연마공정을 통해서 평탄한 표면을 형성하게 되면, 이후에 다시 고온공정을 거치게 되더라도 평탄한 상태를 유지하게 된다.

일반적으로 동박(4)은 17-35㎛ 정도의 두께를 가지고, 그 하부의 층간접착제는 0.18 내지 0.36mm, 또는 그 이상의 두께를 가지므로 평탄작업을 통해 동박(4)을 완전히 제거하고 층간접착제(20)의 표면을 평탄하게 연마하는 것이 가능하다.(도 3d, ST40)

이와 같이 표면연마공정을 거친 다음에는 다시 최외층의 평탄면에 회로패턴을 형성하기 위한 동박(4)을 부착한다.(도 3e, ST50)

다음으로 내부에 적층된 내층PCB(10')의 회로패턴(4')과 외부에 형성될 회로패턴을 전기적으로 연결하기 위하여 인쇄회로기판(100)의 상하를 관통하는 관통홀(30)을 형성하고, 관통홀(30)의 내측벽에 동도금을 실시하여 도금층(40)을 형성한다. 동도금은 통상적으로 무전해동도금과 전기동도금의 순으로 진행된다.(도 3f, 도 3g, ST60)

이때 인쇄회로기판(100)의 최외층에는 동박(4)이 부착되어 있으므로, 최외층의 동박(4)에 감광필름을 부착한 후 노광, 현상 및 에칭공정을 거쳐 최외층에 소정의 회로패턴(4')을 형성한다.(도 3h, ST70)

이후에는 회로패턴의 전기적 성능을 검사하고 표면을 클리닝 하는 등의 마무리 공정을 거치게 되고, 이를 통해 프로브카드용 인쇄회기판(100)이 완성된다.(ST80)

한편, 이와 같이 내층PCB(10')와 동박(4)을 적층한 다음 표면연마공정을 거침으로써 인쇄회로기판(100)의 평탄도를 향상시킬 수는 있으나, 표면연마공정에서 층간접착제(20)를 연마해냄으로써 인쇄회로기판(100)의 임피던스가 달라지는 경우도 있다.

일반적으로 프로브카드용 인쇄회로기판(100)은 검사장치의 전기적 신호를 검사용 니들을 거쳐 반도체칩의 소정 패드로 전달하고 체크된 신호를 검사장치로 전달하는 역할을 하므로, 소정의 임피던스 값(예를 들어, 50Ω)을 가지도록 제조된다.

이러한 임피던스는 상기 내층PCB(10')를 구성하는 에폭시수지의 유전율, 회로패턴(4')의 폭과 높이, 절연체 역할을 하는 층간접착제(20)의 높이 등에 의해 결정된다. 따라서 이러한 요소 중의 하나에 변화가 발생하면 인쇄회로기판(100)의 전체 임피던스가 달라질 수밖에 없다.

전술한 바에 의하면 본 발명의 인쇄회로기판 제조방법에서는 표면연마공정에서 층간접착제(20)의 일부까지 연마하게 되는데, 이 과정에서 층간접착제의 층간높이가 불균일해지는 현상이 나타날 수 있으며 이와 같이 불균일해진 층간접착제의 층간높이는 임피던스 값을 변화시키는 원인이 된다.

따라서 본 발명은 이를 방지하기 위해, 다수의 내층PCB(10')와 동박(4)을 결합하는 적층공정(도 3c)에서, 도 5a에 도시된 바와 같이, 최외층 동박(4)의 내측에 임피던스 매칭용 보조플레이트(50)를 함께 적층하는 방법을 제안한다.

상기 보조플레이트(50)는 동박을 이용할 수도 있으나 반드시 이에 한정되는 것은 아니며, 보조플레이트(50)와 최외층 동박(4) 사이에 개재되는 층간접착제(20)는 이후의 표면연마공정에서 연마되는 부위이므로 이를 감안하여 충분한 두께로 도포되어야 한다.

이때 상기 보조플레이트(50)는 인쇄회로기판(100)의 회로를 구성하는 것은 아니므로, 관통홀(30)을 통해 다른 내층PCB(10')와 전기적으로 연결되어서는 아니된다. 따라서 보조플레이트(50)에서 이후에 관통홀(30)이 지나게 될 위치에는 상기 관통홀(30) 보다 큰 직경의 홀(52)을 형성하여 보조플레이트(50)와 관통홀(30) 내벽의 도금층(40)을 서로 절연시켜야 한다.

이러한 보조플레이트(50)가 삽입된 경우에도 고온압착을 통해 적층공정을 수행하며, 이후에 도 5b에 도시된 바와 같이 최외층 동박(4)과 그 하부의 층간접착제(20) 일부를 제거하는 표면연마공정을 통해 표면을 평탄화시킨다.

이후의 공정은 전술한 바와 동일하게 진행되며, 따라서 도 3e 내지 도 3h에 도시된 바와 같이, 최외층에 회로패턴을 형성하기 위한 동박(4)을 부착하고, 관통홀(30)과 도금층(40)을 형성한 다음, 최외층의 동박(4)을 처리하여 회로패턴(4')을 형성한다.

이와 같이 임피던스 매칭용 보조플레이트(50)를 삽입하게 되면 표면연마공정 에서 층간접착제(20)를 비교적 균일하게 연마할 수 있게 되며, 따라서 층간접착제(20)의 층간높이의 편차를 최소화하여 임피던스 값의 변화를 방지할 수 있다.

이상에서는 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 당업자에 의하여 다양하게 변형 내지 수정되어 실시될 수 있으며 이와 같이 변형 내지 수정되어 실시되는 방법이라 하더라도 후술하는 특허청구범위에 기재된 본 발명의 기술적 사상을 바탕으로 하는 것이라면 본 발명의 권리범위에 속함은 당연하다.

Claims

표면에 회로패턴을 가지는 다수의 내층PCB와 최외층의 동박을 층간접착제를 개재한 후 소정 온도에서 압착하여 적층하는 단계;

표면연마를 통해 상기 최외층의 동박과 층간접착제의 일부를 제거하고 표면을 평탄화시키는 단계;

상기 평탄화된 최외층에 층간접착제를 개재하여 동박을 부착하는 단계;

상기 최외층의 동박과 내부의 내층PCB를 관통하는 관통홀을 형성하고, 상기 관통홀의 내벽에 상기 내층PCB의 회로패턴과 전기적으로 연결되는 도금층을 형성하는 단계;

상기 최외층에 부착된 동박을 처리하여 회로패턴을 형성하는 단계

를 포함하는 인쇄회로기판의 제조방법
제1항에 있어서,

상기 다수의 내층PCB와 최외층의 동박을 적층하는 단계에는, 최외층 동박의 내측에 상기 내측PCB와 상기 최외층 동박과 전기적으로 절연되는 임피던스 매칭용 보조플레이트가 더 삽입되는 것을 특징으로 하는 인쇄회로기판의 제조방법
제2항에 있어서,

상기 보조플레이트에서 상기 관통홀에 대응되는 위치에는 상기 관통홀보다 큰 직경의 홀이 형성되는 인쇄회로기판의 제조방법